CN110189997A - 堆叠纳米片环栅晶体管及其制备方法 - Google Patents
堆叠纳米片环栅晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110189997A CN110189997A CN201910351601.XA CN201910351601A CN110189997A CN 110189997 A CN110189997 A CN 110189997A CN 201910351601 A CN201910351601 A CN 201910351601A CN 110189997 A CN110189997 A CN 110189997A
- Authority
- CN
- China
- Prior art keywords
- support portion
- grid
- substrate
- layer
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000003491 array Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 146
- 239000011810 insulating material Substances 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 14
- 230000035755 proliferation Effects 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 4
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 239000012774 insulation material Substances 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- NTWSIWWJPQHFTO-AATRIKPKSA-N (2E)-3-methylhex-2-enoic acid Chemical compound CCC\C(C)=C\C(O)=O NTWSIWWJPQHFTO-AATRIKPKSA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种堆叠纳米片环栅晶体管及其制备方法。该制备方法包括以下步骤：提供衬底，衬底的一侧具有支撑部，沿支撑部的延伸方向在支撑部上交替层叠设置有牺牲层与沟道层，支撑部、牺牲层与沟道层构成鳍结构；对支撑部的两侧表面进行掺杂形成第一掺杂区；形成跨鳍结构的假栅，在位于假栅两侧的鳍结构中形成源/漏区，源/漏区与第一掺杂区的掺杂类型相反；依次去除假栅以及位于源/漏区之间的牺牲层，以使沟道层中位于源/漏区之间的部分表面裸露，具有裸露表面的沟道层构成纳米片阵列，绕纳米片阵列中各纳米片的外周形成栅堆叠结构。上述制备得到的器件中栅堆叠结构不会受到栅堆叠结构的控制，有效避免了对器件开关特性的影响。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种堆叠纳米片环栅晶体管及其制备方法。
背景技术
集成电路特征尺寸持续微缩，传统三栅或双栅的鳍型场效应晶体管(FinFET)在5nm以下节点受到限制，与高k金属栅FinFET工艺兼容的环栅晶体管(GAA)将是实现尺寸微缩的下一代关键结构，其沟道结构包括纳米线与纳米片两种选择。
在常规的纳米片堆叠FinFET的集成制造工艺中，通过沉积和刻蚀工艺在衬底上形成交替层叠的沟道层和牺牲层，同时衬底的一侧表面形成支撑上述交替叠层的支撑部，然后通过去除牺牲层中的部分区域，使上述沟道层中与其对应的部分表面裸露，得到堆叠的纳米片。
然而，在上述器件的制造工艺中，位于沟道底部的支撑部易存在寄生沟道，由于制造工艺会导致该支撑部表面同样覆盖有高k金属栅堆叠结构(HKMG)，使寄生沟道同样受到HKMG的控制，从而为器件开关特性带来严重的影响。
发明内容
本发明的主要目的在于提供一种堆叠纳米片环栅晶体管及其制备方法，以解决现有技术中环栅晶体管的制备工艺对器件开关特性造成影响的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种堆叠纳米片环栅晶体管的制备方法，包括以下步骤：S1，提供衬底，衬底的一侧具有支撑部，沿支撑部的延伸方向在支撑部上交替层叠设置有牺牲层与沟道层，支撑部、牺牲层与沟道层构成鳍结构；S2，对支撑部的两侧表面进行掺杂形成第一掺杂区；S3，形成跨鳍结构的假栅，在位于假栅两侧的鳍结构中形成源/漏区，源/漏区与第一掺杂区的掺杂类型相反；S4，依次去除假栅以及位于源/漏区之间的牺牲层，以使沟道层中位于源/漏区之间的部分表面裸露，具有裸露表面的沟道层构成纳米片阵列，绕纳米片阵列中各纳米片的外周形成栅堆叠结构。
进一步地，步骤S1包括以下步骤：S11，在衬底表面依次交替形成牺牲预备层和沟道预备层；S12，采用图形转移工艺去除牺牲预备层、沟道预备层以及衬底中所欲形成的鳍结构以外的部分，以得到牺牲层、沟道层与支撑部。
进一步地，步骤S2包括以下步骤：在衬底上沉积第一掺杂绝缘材料并刻蚀，以形成覆盖支撑部两侧表面的第一浅槽隔离层；使第一浅槽隔离层中的掺杂元素横向扩散，以对支撑部的两侧表面进行掺杂。
进一步地，步骤S2包括以下步骤：在衬底上顺序沉积第二掺杂绝缘材料和非掺杂绝缘材料，第二掺杂绝缘材料覆盖鳍结构，非掺杂绝缘材料覆盖第二掺杂绝缘材料；顺序刻蚀非掺杂绝缘材料和第二掺杂绝缘材料，以使鳍结构中除支撑部之外的部分表面裸露，形成沿远离衬底的方向顺序层叠的掺杂绝缘层和第二浅槽隔离层；使掺杂绝缘层中的掺杂元素横向扩散，以对支撑部的两侧表面进行掺杂。
进一步地，步骤S2还包括以下步骤：对沟道层的两侧表面进行选择性掺杂形成第二掺杂区。
进一步地，步骤S4包括以下步骤：S41，在衬底上沉积第一层间绝缘介质并进行平坦化处理，以使第一层间绝缘介质覆盖源/漏区，且假栅的上表面裸露；S42，依次刻蚀去除假栅以及位于假栅下方的部分牺牲层，以使沟道层中位于源/漏区之间的部分表面裸露形成纳米片阵列；S43，绕各纳米片的外周形成环栅结构，各环栅结构构成栅堆叠结构。
进一步地，在步骤S4之后，制备方法还包括以下步骤：在衬底上沉积覆盖栅堆叠结构以及第一层间绝缘介质的第二层间绝缘介质；形成分别与源/漏区和栅堆叠结构接触的接触孔，并在接触孔中形成导电通道。
进一步地，形成沟道层的材料包括Si、Ge、Si1-xGex、In1-xGaxAs和In1-xAlxAs中的任一种，其中，各材料中的相互独立，且1＞x≥0.2。
根据本发明的另一方面，提供了一种堆叠纳米片环栅晶体管，包括：衬底，衬底的一侧具有掺杂的支撑部；纳米片阵列，位于衬底上，包括多个纳米片；栅堆叠结构，环绕纳米片阵列中的纳米片设置；以及源/漏区，与纳米片阵列连接，且源/漏区与支撑部的掺杂类型相反。
进一步地，堆叠纳米片环栅晶体管还包括掺杂绝缘层，掺杂绝缘层覆盖于支撑部的两侧表面。
进一步地，栅堆叠结构包括环绕各纳米片外周设置的多个环栅结构。
进一步地，堆叠纳米片环栅晶体管还包括导电通道，导电通道分别与源/漏区和栅堆叠结构接触。
应用本发明的技术方案，提供了一种堆叠纳米片环栅晶体管的制备方法，该制备方法中通过对位于沟道层底部的支撑部进行掺杂，在制备得到器件后能够抑制上述支撑部中寄生沟道的产生，从而使制备得到的器件中栅堆叠结构不会受到栅堆叠结构的控制，进而有效避免了对器件开关特性的影响。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的堆叠纳米片环栅晶体管的制备方法中，提供衬底后的基体立体结构示意图；
图2示出了图1所示的基体在A-A′方向的剖面结构示意图；
图3示出了在图2所示的衬底上沉积第一掺杂绝缘材料后的基体剖面结构示意图；
图4示出了刻蚀图3所示的第一掺杂绝缘材料并使形成的第一浅槽隔离层横向扩散后的基体立体结构示意图；
图5示出了图4所示的基体在A-A′方向的剖面结构示意图；
图6示出了在图5所示的衬底上顺序沉积第二掺杂绝缘材料和非掺杂绝缘材料第一掺杂绝缘材料后的基体剖面结构示意图；
图7示出了刻蚀图6所示的掺杂绝缘层和第二浅槽隔离层并使掺杂绝缘层横向扩散后的基体剖面结构示意图；
图8示出了在图7所示的基体中分别形成假栅、侧墙和源/漏区后的基体立体结构示意图；
图9示出了在图8所示的衬底上沉积第一层间绝缘介质并进行平坦化处理，并依次刻蚀去除假栅以及位于假栅下方的部分牺牲层，以得到纳米片阵列后的基体立体结构示意图；
图10示出了图9所示的基体在A-A′方向的剖面结构示意图；
图11示出了绕图10所示的纳米片阵列中各纳米片的外周形成栅堆叠结构后的基体剖面结构示意图；
图12示出了在图7所示的基体中形成源/漏区之后去除位于源/漏区之间的牺牲层以得到纳米片阵列后的基体剖面结构示意图；
图13示出了绕图12所示的纳米片阵列中各纳米片的外周形成栅堆叠结构后的基体剖面结构示意图；
图14示出了在图12所示的衬底上沉积第二层间绝缘介质并形成导电通道后的基体立体结构示意图；
图15示出了本发明实施方式所提供的一种堆叠纳米片环栅晶体管的剖面结构示意图；
图16示出了本发明实施方式所提供的一种形成有第一掺杂区的堆叠纳米片环栅晶体管中的剖面结构示意图；
图17示出了本发明实施方式所提供的另一种形成有第一掺杂区的堆叠纳米片环栅晶体管的剖面结构示意图；
图18示出了本发明实施方式所提供的一种具有导电通道的堆叠纳米片环栅晶体管的结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；100、源/漏区；110、支撑部；111、第一掺杂区；20、牺牲层；30、沟道层；310、纳米片；410、第一浅槽隔离层；411、第一掺杂绝缘材料；420、掺杂绝缘层；421、第二掺杂绝缘材料；50、第二浅槽隔离层；510、非掺杂绝缘材料；60、环栅结构；610、高K介质层；620、功函数层；630、栅极；70、导电通道；80、假栅；90、侧墙；201、第一层间绝缘介质；202、第二层间绝缘介质。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，在常规的纳米片堆叠FinFET的集成制造工艺中，位于沟道底部的支撑部易存在寄生沟道，由于制造工艺会导致该支撑部表面同样覆盖有高k金属栅堆叠结构(HKMG)，使寄生沟道同样受到HKMG的控制，从而为器件开关特性带来严重的影响。
本发明的发明人针对上述问题进行研究，提出了一种堆叠纳米片环栅晶体管的制备方法，如图1至图14所示，包括以下步骤：S1，提供衬底10，衬底10的一侧具有支撑部110，沿支撑部110的延伸方向在支撑部110上交替层叠设置有牺牲层20与沟道层30，支撑部110、牺牲层20与沟道层30构成鳍结构；S2，对支撑部110的两侧表面进行掺杂形成第一掺杂区111；S3，形成跨鳍结构的假栅80，在位于假栅80两侧的鳍结构中形成源/漏区100，源/漏区100与第一掺杂区111为反型掺杂；S4，依次去除假栅80以及位于源/漏区100之间的牺牲层20，以使沟道层30中位于源/漏区100之间的部分表面裸露，具有裸露表面的沟道层30构成纳米片阵列，绕纳米片阵列中各纳米片310的外周形成栅堆叠结构。
上述制备方法中通过对位于沟道层底部的支撑部进行掺杂，在制备得到器件后能够抑制上述支撑部中寄生沟道的产生，从而使制备得到的器件中栅堆叠结构不会受到栅堆叠结构的控制，进而有效避免了对器件开关特性的影响。
下面将更详细地描述根据本发明提供的堆叠纳米片环栅晶体管的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，执行步骤S1：提供衬底10，衬底10的一侧具有支撑部110，沿支撑部110的延伸方向在支撑部110上交替层叠设置有牺牲层20与沟道层30，支撑部110、牺牲层20与沟道层30构成鳍结构，如图1和图2所示。上述衬底10可以是硅基衬底，例如体硅、SOI、应变硅、GeSi中的一种，也可以采用三五族材料。
在一种优选的实施方式中，上述步骤S1包括以下步骤：S11，在衬底10表面依次交替形成牺牲预备层和沟道预备层；S12，采用图形转移工艺去除牺牲预备层、沟道预备层以及衬底10中所欲形成的鳍结构以外的部分，以得到牺牲层20、沟道层30与支撑部110。
在上述优选的实施方式中，图形转移工艺可以包括：在牺牲预备层和沟道预备层组成的多层结构表面涂覆一层光刻胶，然后在该光刻胶上方设置掩膜板，通过曝光显影去除部分该光刻胶后得到光刻窗口，最后通过光刻窗口刻蚀去除衬底10上未被光刻胶覆盖的各牺牲预备层的部分和各沟道预备层的部分，得到上述牺牲层20和沟道层30。
形成上述牺牲预备层的材料不同于形成上述沟道预备层的材料，但形成牺牲预备层的材料与形成沟道预备层的材料间晶格失配度控制在较小范围内10％以内，以保证形成高质量交替层叠的沟道层30与牺牲层20。形成上述沟道预备层的材料可以包括Si、Si1-xGex(x≥0.2)和InGaAs中的任一种；并且，形成上述牺牲预备层的材料可以包括Si1-xGex(x≥0.2)、GaAs、InP和AlGaAs中的任一种或多种，本领域技术人员可以根据现有技术对形成上述沟道预备层与牺牲预备层的材料进行合理选取，其它能够用于形成上述沟道预备层和牺牲预备层的半导体材料还包括GaAs、GaN、GaSb、InAs、InP、InSb、IV族半导体材料如Si、Ge、SiC、II-VI族半导体材料如CdSe、CdS、CdTe、ZnSe、ZnS、ZnTe和氧化物半导体材料等，在一种优选的组合方式中，形成上述沟道预备层的材料为Si，形成上述牺牲预备层的材料为SiGe。
在执行完步骤S1之后，执行步骤S2：对支撑部110的两侧表面进行掺杂形成第一掺杂区111，如图3至图7所示。
在一种优选的实施方式中，上述步骤S2包括以下步骤：在衬底10上沉积第一掺杂绝缘材料411并刻蚀，以形成覆盖支撑部110两侧表面的第一浅槽隔离层410；使第一浅槽隔离层410中的掺杂元素横向扩散，以对支撑部110的两侧表面进行掺杂，如图3至图5所示。
在上述优选的实施方式中，第一浅槽隔离层410(STI)的材料优选为掺杂的低温氧化物，掺杂元素为B、P或As等。沉积第一掺杂绝缘材料411后，受薄膜生长温度影响，第一掺杂绝缘材料411中的部分杂质扩散到支撑部110表面(形成第一掺杂区111)，从而实现了第一浅槽隔离层410中掺杂元素的初步横向扩散，在后续源漏掺杂并高温快速退火时，第一浅槽隔离层410中以及扩散到支撑部110表面的掺杂元素会继续进行横向扩散，上述退火工艺可以包括RTA、激光退火等手段。
在另一种优选的实施方式中，上述步骤S2包括以下步骤：在衬底10上顺序沉积第二掺杂绝缘材料421和非掺杂绝缘材料510，第二掺杂绝缘材料421覆盖鳍结构，非掺杂绝缘材料510覆盖第二掺杂绝缘材料421；顺序刻蚀非掺杂绝缘材料510和第二掺杂绝缘材料421，以使鳍结构中除支撑部110之外的部分表面裸露，形成沿远离衬底10的方向顺序层叠的掺杂绝缘层420和第二浅槽隔离层50；使掺杂绝缘层420横向扩散，以对支撑部110的两侧表面进行掺杂，如图6和图7所示。
在上述优选的实施方式中，掺杂绝缘层420(STI Liner)优选为掺杂的热氧或氮化硅垫层，掺杂元素为B、P或As等。沉积第二掺杂绝缘材料421后，受薄膜生长温度影响，第二掺杂绝缘材料421中的部分杂质扩散到支撑部110表面(即第一掺杂区111)，从而实现了掺杂绝缘层420中掺杂元素的初步横向扩散，在后续源漏掺杂并高温快速退火时，掺杂绝缘层420中以及扩散到支撑部110表面的掺杂元素会继续进行横向扩散，上述退火工艺可以包括RTA、激光退火等手段。
优选地，上述步骤S2还包括以下步骤：对沟道层30的两侧表面进行选择性掺杂形成第二掺杂区。
由于第一浅槽隔离层410还覆盖于位于鳍结构两侧的衬底10表面，在上述第一浅槽隔离层410中的掺杂元素横向扩散形成第一掺杂区111的过程中，衬底10上方的第一掺杂绝缘材料411中的部分杂质也会扩散到衬底10表面，从而使第一掺杂区111延伸至衬底10中靠近表面的区域，如图5和图7所示。
上述步骤S2可以包括以下步骤：在衬底10上沉积第一掺杂绝缘材料411，以形成覆盖鳍结构上表面和两侧表面的第一浅槽隔离层410；使第一掺杂绝缘材料411中的掺杂材料横向扩散，以同时对鳍结构裸露表面以及衬底10的部分表面进行掺杂，从而得到位于具有支撑部110的衬底10中的第一掺杂区111以及位于沟道层30中的第二掺杂区，然后刻蚀第一掺杂绝缘材料411，以形成覆盖支撑部110两侧表面的第一浅槽隔离层410。
为了得到上述第二掺杂区，在另一种优选的实施方式中，上述步骤S2包括以下步骤：在衬底10上顺序沉积第二掺杂绝缘材料421和非掺杂绝缘材料510，第二掺杂绝缘材料421覆盖鳍结构，非掺杂绝缘材料510覆盖第二掺杂绝缘材料421；使第二掺杂绝缘材料421横向扩散，以同时对支撑部110和沟道层30的两侧表面以及沟道层30的上表面进行掺杂，从而得到位于具有支撑部110中的衬底10中的第一掺杂区111，然后顺序刻蚀非掺杂绝缘材料510和第二掺杂绝缘材料421，以使鳍结构中除支撑部110之外的部分表面裸露，形成沿远离衬底10的方向顺序层叠的掺杂绝缘层420和第二浅槽隔离层50；
在执行完步骤S2之后，执行步骤S3：形成跨鳍结构的假栅80，在位于假栅80两侧的鳍结构中形成源/漏区100，源/漏区100与第一掺杂区111为反型掺杂，如图8所示。
在形成形成源/漏区100的步骤之前，上述步骤S3还包括以下步骤：形成位于假栅80两侧且跨鳍结构的侧墙90，如图8所示。上述侧墙90用于在后续工艺中保护假栅80不被刻蚀。
形成上述假栅80的步骤可以包括：在具有鳍结构的衬底10上沉积假栅材料并刻蚀，以形成位于鳍体段上方的凸起部；形成覆盖该凸起部的掩膜层，刻蚀去除假栅材料中位于掩膜层两侧的部分，以使鳍体段两端的表面裸露，去除上述掩膜层，剩余的假栅材料构成跨鳍体段的假栅80。上述假栅材料可以为非晶硅，本领域技术人员可以根据现有技术对形成上述假栅预备层的材料进行合理选取，在此不再赘述。
在形成上述假栅80的步骤之后，在假栅80的两侧形成上述的源/漏区100，如图8所示。可以直接对鳍结构中位于假栅80两侧的裸露端部进行原位掺杂，以形成上述源/漏极40，还可以采用自对准刻蚀工艺去除鳍结构中位于假栅80两侧的裸露端部，剩余的鳍体段被假栅80覆盖且两侧端面裸露，采用半导体材料在鳍体段的两侧端面上外延形成源/漏极80。本领域技术人员可以根据现有技术对上述原位掺杂和上述自对准刻蚀工艺的工艺步骤及工艺条件进行合理设定，在此不再赘述。
在执行完步骤S3之后，执行步骤S4：依次去除假栅80以及位于源/漏区100之间的牺牲层20，以使沟道层30中位于源/漏区100之间的部分表面裸露，具有裸露表面的沟道层30构成纳米片阵列，绕纳米片阵列中各纳米片310的外周形成栅堆叠结构，如图9至图13所示。
在一种优选的实施方式中，上述步骤S4包括以下步骤：S41，在衬底10上沉积第一层间绝缘介质201并进行平坦化处理，以使第一层间绝缘介质201覆盖源/漏区100，且假栅80的上表面裸露；S42，依次刻蚀去除假栅80以及位于假栅80下方的部分牺牲层20，以使沟道层30中位于源/漏区100之间的部分表面裸露形成纳米片阵列，纳米片阵列中的各纳米片310沿远离衬底10的方向顺序排列，如图9和图10所示；S43，绕各纳米片310的外周形成环栅结构60，各环栅结构60构成栅堆叠结构，优选顺序绕纳米片310的外周形成界面氧化层、高K介质层610、阻挡层、功函数层620和栅极630，从而构成环栅结构60，如图11至图13所示。
在上述步骤S42中，为了提高对上述假栅80以及位于假栅80下方的牺牲层20的刻蚀效率；优选地，上述牺牲层20为GeSi，上述沟道层30为Si，此时，采用高温HCl气体(500～600℃)选择性腐蚀去除GeSi而不腐蚀Si；或者，采用体积比为HF(6％)∶H2O2(30％)∶CH3COOH(99.8％)＝1∶2∶3的混合溶液进行GeSi刻蚀而不损伤硅。优选地，采用TMHA溶液选择性腐蚀去除假栅80。
在上述步骤S43中，优选地，顺序绕纳米片的外周形成高K介质层和栅极，高K介质层和栅极构成环栅结构。形成上述高K介质层的高K介质材料可以包括HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3等。形成上述栅极的金属栅材料可以为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、Cr、Au、Cu、Ag、HfRu和RuOx等，本领域技术人员可以根据现有技术对上述高K介质与金属栅材料的种类进行合理选取。
在步骤S4之后，优选地，上述制备方法还包括以下步骤：在衬底10上沉积覆盖栅堆叠结构以及第一层间绝缘介质201的第二层间绝缘介质202；形成分别与源/漏区100和栅堆叠结构接触的接触孔，并在接触孔中形成导电通道70，如图14所示。
根据本发明的领域方面，还提供了一种堆叠纳米片环栅晶体管，如图15所示，包括衬底10、纳米片阵列、栅堆叠结构和源/漏区100，衬底10的一侧具有掺杂的支撑部110；纳米片阵列位于衬底10上，包括多个纳米片310；栅堆叠结构环绕纳米片阵列中的纳米片310设置；源/漏区100与纳米片阵列连接，且源/漏区100与支撑部110为反型掺杂。
本发明的上述堆叠纳米片环栅晶体管中通过对位于沟道层底部的支撑部进行掺杂，在制备得到器件后能够抑制上述支撑部中寄生沟道的产生，从而使制备得到的器件中栅堆叠结构不会受到栅堆叠结构的控制，进而有效避免了对器件开关特性的影响。
在本发明的上述堆叠纳米片环栅晶体管中，具有支撑部110的衬底10中形成有第一掺杂区111，至少部分第一掺杂区111位于使支撑部110中，从而使支撑部110掺杂，如图16所示；本发明的上述堆叠纳米片环栅晶体管还可以包括掺杂绝缘层420，掺杂绝缘层420覆盖于支撑部110的两侧表面，上述掺杂绝缘层420用于在制备工艺中对具有支撑部110的衬底10进行横向掺杂，以形成上述第一掺杂区111，从而得到掺杂的支撑部110，如图17所示。
在本发明的上述堆叠纳米片环栅晶体管中，栅堆叠结构可以包括界面氧化层、高K介质层610、阻挡层、功函数层620和栅极630，如图16和图17所示，界面氧化层/高K介质层610环绕纳米片310的外周设置，阻挡层/功函数层620环绕高K介质层610设置，栅极630环绕功函数层620外周设置。本领域技术人员可以根据现有技术对上述高K介质层610与栅极630的种类进行合理选取。
本发明的上述堆叠纳米片环栅晶体管还可以包括导电通道70，导电通道70分别与源/漏区100和栅堆叠结构接触，如图18所示。本领域技术人员可以根据现有技术对上述导电通道70的种类进行合理选取。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
本发明的上述制备方法中通过对位于沟道层底部的支撑部进行掺杂，在制备得到器件后能够抑制上述支撑部中寄生沟道的产生，从而使制备得到的器件中栅堆叠结构不会受到栅堆叠结构的控制，进而有效避免了对器件开关特性的影响。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种堆叠纳米片环栅晶体管的制备方法，其特征在于，包括以下步骤：
S1，提供衬底(10)，所述衬底(10)的一侧具有支撑部(110)，沿所述支撑部(110)的延伸方向在所述支撑部(110)上交替层叠设置有牺牲层(20)与沟道层(30)，所述支撑部(110)、所述牺牲层(20)与所述沟道层(30)构成鳍结构；
S2，对所述支撑部(110)的两侧表面进行掺杂形成第一掺杂区(111)；
S3，形成跨所述鳍结构的假栅(80)，在位于所述假栅(80)两侧的所述鳍结构中形成源/漏区(100)，所述源/漏区(100)与所述第一掺杂区(111)的掺杂类型相反；
S4，依次去除所述假栅(80)以及位于所述源/漏区(100)之间的所述牺牲层(20)，以使所述沟道层(30)中位于所述源/漏区(100)之间的部分表面裸露，具有裸露表面的所述沟道层(30)构成纳米片阵列，绕所述纳米片阵列中各纳米片(310)的外周形成栅堆叠结构。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S1包括以下步骤：
S11，在所述衬底(10)表面依次交替形成牺牲预备层和沟道预备层；
S12，采用图形转移工艺去除所述牺牲预备层、所述沟道预备层以及所述衬底(10)中所欲形成的所述鳍结构以外的部分，以得到所述牺牲层(20)、所述沟道层(30)与所述支撑部(110)。
3.根据权利要求1所述的制备方法，其特征在于，所述步骤S2包括以下步骤：
在所述衬底(10)上沉积第一掺杂绝缘材料(411)并刻蚀，以形成覆盖所述支撑部(110)两侧表面的第一浅槽隔离层(410)；
使所述第一浅槽隔离层(410)中的掺杂元素横向扩散，以对所述支撑部(110)的两侧表面进行掺杂。
4.根据权利要求1所述的制备方法，其特征在于，所述步骤S2包括以下步骤：
在所述衬底(10)上顺序沉积第二掺杂绝缘材料(421)和非掺杂绝缘材料(510)，所述第二掺杂绝缘材料(421)覆盖所述鳍结构，所述非掺杂绝缘材料(510)覆盖所述第二掺杂绝缘材料(421)；
顺序刻蚀所述非掺杂绝缘材料(510)和所述第二掺杂绝缘材料(421)，以使所述鳍结构中除所述支撑部(110)之外的部分表面裸露，形成沿远离所述衬底(10)的方向顺序层叠的掺杂绝缘层(420)和第二浅槽隔离层(50)；
使所述掺杂绝缘层(420)中的掺杂元素横向扩散，以对所述支撑部(110)的两侧表面进行掺杂。
5.根据权利要求1至4中任一项所述的制备方法，其特征在于，所述步骤S2还包括以下步骤：
对所述沟道层(30)的两侧表面进行选择性掺杂形成第二掺杂区。
6.根据权利要求1所述的制备方法，其特征在于，所述步骤S4包括以下步骤：
S41，在所述衬底(10)上沉积第一层间绝缘介质(201)并进行平坦化处理，以使所述第一层间绝缘介质(201)覆盖所述源/漏区(100)，且所述假栅(80)的上表面裸露；
S42，依次刻蚀去除所述假栅(80)以及位于所述假栅(80)下方的部分所述牺牲层(20)，以使所述沟道层(30)中位于所述源/漏区(100)之间的部分表面裸露形成纳米片阵列；
S43，绕各所述纳米片(310)的外周形成环栅结构(60)，各所述环栅结构(60)构成所述栅堆叠结构。
7.根据权利要求6所述的制备方法，其特征在于，在所述步骤S4之后，所述制备方法还包括以下步骤：
在所述衬底(10)上沉积覆盖所述栅堆叠结构以及所述第一层间绝缘介质(201)的第二层间绝缘介质(202)；
形成分别与所述源/漏区(100)和所述栅堆叠结构接触的接触孔，并在所述接触孔中形成导电通道(70)。
8.根据权利要求1或2所述的制备方法，其特征在于，形成所述沟道层(30)的材料包括Si、Ge、Si1-xGex、In1-xGaxAs和In1-xAlxAs中的任一种，其中，各材料中的相互独立，且1＞x≥0.2。
9.一种堆叠纳米片环栅晶体管，其特征在于，包括：
衬底(10)，所述衬底(10)的一侧具有掺杂的支撑部(110)；
纳米片阵列，位于所述衬底(10)上，包括多个纳米片(310)；
栅堆叠结构，环绕所述纳米片阵列中的纳米片(310)设置；以及
源/漏区(100)，与所述纳米片阵列连接，且所述源/漏区(100)与所述支撑部(110)的掺杂类型相反。
10.根据权利要求9所述的堆叠纳米片环栅晶体管，其特征在于，所述堆叠纳米片环栅晶体管还包括掺杂绝缘层(420)，所述掺杂绝缘层(420)覆盖于所述支撑部(110)的两侧表面。
11.根据权利要求9所述的堆叠纳米片环栅晶体管，其特征在于，所述栅堆叠结构包括环绕各所述纳米片(310)外周设置的多个环栅结构(60)。
12.根据权利要求9所述的堆叠纳米片环栅晶体管，其特征在于，所述堆叠纳米片环栅晶体管还包括导电通道(70)，所述导电通道(70)分别与所述源/漏区(100)和所述栅堆叠结构接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910351601.XA CN110189997B (zh) | 2019-04-28 | 2019-04-28 | 堆叠纳米片环栅晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910351601.XA CN110189997B (zh) | 2019-04-28 | 2019-04-28 | 堆叠纳米片环栅晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110189997A true CN110189997A (zh) | 2019-08-30 |
| CN110189997B CN110189997B (zh) | 2022-07-12 |
Family
ID=67715255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910351601.XA Active CN110189997B (zh) | 2019-04-28 | 2019-04-28 | 堆叠纳米片环栅晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110189997B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111048588A (zh) * | 2019-11-29 | 2020-04-21 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该半导体器件的电子设备 |
| CN111106176A (zh) * | 2019-11-29 | 2020-05-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该半导体器件的电子设备 |
| CN112151386A (zh) * | 2020-09-27 | 2020-12-29 | 中国科学院微电子研究所 | 堆叠纳米线环栅器件及其制作方法 |
| CN112151616A (zh) * | 2020-08-20 | 2020-12-29 | 中国科学院微电子研究所 | 一种堆叠mos器件及其制备方法 |
| CN112349591A (zh) * | 2020-10-27 | 2021-02-09 | 中国科学院微电子研究所 | 改善寄生沟道效应的ns-fet及其制备方法 |
| CN112349590A (zh) * | 2020-10-27 | 2021-02-09 | 中国科学院微电子研究所 | 改善寄生沟道效应的ns-fet及其制备方法 |
| CN113327978A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
| CN113394295A (zh) * | 2021-06-10 | 2021-09-14 | 上海集成电路制造创新中心有限公司 | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204368A (zh) * | 2016-03-16 | 2017-09-26 | 台湾积体电路制造股份有限公司 | 半导体元件结构 |
| JPWO2017104396A1 (ja) * | 2015-12-18 | 2018-04-19 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 柱状半導体装置の製造方法 |
| TW201830693A (zh) * | 2016-11-14 | 2018-08-16 | 日商東京威力科創股份有限公司 | 奈米線及奈米平板處理用之本體矽電荷轉移之預防方法 |
| US20180248004A1 (en) * | 2015-09-18 | 2018-08-30 | Intel Corporation | Deuterium-based passivation of non-planar transistor interfaces |
-
2019
- 2019-04-28 CN CN201910351601.XA patent/CN110189997B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180248004A1 (en) * | 2015-09-18 | 2018-08-30 | Intel Corporation | Deuterium-based passivation of non-planar transistor interfaces |
| JPWO2017104396A1 (ja) * | 2015-12-18 | 2018-04-19 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 柱状半導体装置の製造方法 |
| CN107204368A (zh) * | 2016-03-16 | 2017-09-26 | 台湾积体电路制造股份有限公司 | 半导体元件结构 |
| TW201830693A (zh) * | 2016-11-14 | 2018-08-16 | 日商東京威力科創股份有限公司 | 奈米線及奈米平板處理用之本體矽電荷轉移之預防方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111048588B (zh) * | 2019-11-29 | 2021-08-03 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该半导体器件的电子设备 |
| CN111106176A (zh) * | 2019-11-29 | 2020-05-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该半导体器件的电子设备 |
| CN111048588A (zh) * | 2019-11-29 | 2020-04-21 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该半导体器件的电子设备 |
| CN111106176B (zh) * | 2019-11-29 | 2021-09-14 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该半导体器件的电子设备 |
| WO2021103854A1 (zh) * | 2019-11-29 | 2021-06-03 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该半导体器件的电子设备 |
| CN113327978B (zh) * | 2020-02-28 | 2022-12-16 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
| CN113327978A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
| CN112151616A (zh) * | 2020-08-20 | 2020-12-29 | 中国科学院微电子研究所 | 一种堆叠mos器件及其制备方法 |
| CN112151386A (zh) * | 2020-09-27 | 2020-12-29 | 中国科学院微电子研究所 | 堆叠纳米线环栅器件及其制作方法 |
| CN112151386B (zh) * | 2020-09-27 | 2023-01-06 | 中国科学院微电子研究所 | 堆叠纳米线环栅器件及其制作方法 |
| CN112349590A (zh) * | 2020-10-27 | 2021-02-09 | 中国科学院微电子研究所 | 改善寄生沟道效应的ns-fet及其制备方法 |
| CN112349591A (zh) * | 2020-10-27 | 2021-02-09 | 中国科学院微电子研究所 | 改善寄生沟道效应的ns-fet及其制备方法 |
| CN112349590B (zh) * | 2020-10-27 | 2022-12-30 | 中国科学院微电子研究所 | 改善寄生沟道效应的ns-fet及其制备方法 |
| CN113394295A (zh) * | 2021-06-10 | 2021-09-14 | 上海集成电路制造创新中心有限公司 | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 |
| CN113394295B (zh) * | 2021-06-10 | 2023-12-19 | 上海集成电路制造创新中心有限公司 | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110189997B (zh) | 2022-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110189997A (zh) | 堆叠纳米片环栅晶体管及其制备方法 | |
| US10679904B2 (en) | Stacked vertical devices | |
| US11776852B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| US10566430B2 (en) | Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts | |
| US10340363B2 (en) | Fabrication of vertical field effect transistors with self-aligned bottom insulating spacers | |
| US10243079B2 (en) | Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning | |
| US20230411215A1 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| CN109599335A (zh) | 环栅纳米线晶体管及其制备方法 | |
| US20230253483A1 (en) | Semiconductor device structure with metal gate stack | |
| US11785760B2 (en) | Gate-all-around semiconductor device with dielectric-all-around capacitor and method for fabricating the same | |
| US10879180B2 (en) | FinFET with etch-selective spacer and self-aligned contact capping layer | |
| CN108133960A (zh) | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 | |
| US20240136418A1 (en) | Semiconductor device | |
| US11581410B2 (en) | Semiconductor device and method | |
| US20230387272A1 (en) | Semiconductor devices and methods of manufacturing thereof | |
| US20230139258A1 (en) | Transistor Gate Structures and Methods of Forming the Same | |
| TW202324749A (zh) | 自對準混合基板堆疊式閘極全環電晶體 | |
| WO2023024681A1 (en) | Independent gate length tunability for stacked transistors | |
| US20230402536A1 (en) | Field effect transistor with gate isolation structure and method | |
| CN108231584A (zh) | 环栅纳米线场效应晶体管及其制备方法 | |
| US20240038867A1 (en) | Isolation pillar structures for stacked device structures | |
| US20240063217A1 (en) | Semiconductor structures with back side transistor devices | |
| US11476191B2 (en) | Low resistance interconnect structure for semiconductor device | |
| US20220328650A1 (en) | Metal gates and methods of forming the same | |
| US20220344508A1 (en) | Semiconductor device and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |