CN109599335A - 环栅纳米线晶体管及其制备方法 - Google Patents
环栅纳米线晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109599335A CN109599335A CN201811616188.7A CN201811616188A CN109599335A CN 109599335 A CN109599335 A CN 109599335A CN 201811616188 A CN201811616188 A CN 201811616188A CN 109599335 A CN109599335 A CN 109599335A
- Authority
- CN
- China
- Prior art keywords
- layer
- body section
- fin body
- fin
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 81
- 239000002070 nanowire Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 218
- 238000005530 etching Methods 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 13
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 6
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- 238000000407 epitaxy Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- NTWSIWWJPQHFTO-AATRIKPKSA-N (2E)-3-methylhex-2-enoic acid Chemical compound CCC\C(C)=C\C(O)=O NTWSIWWJPQHFTO-AATRIKPKSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000013270 controlled release Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种环栅纳米线晶体管及其制备方法。该制备方法包括以下步骤：提供表面设置有鳍结构的衬底，鳍结构包括沿远离衬底的方向依次交替层叠设置的牺牲层与沟道层；形成跨鳍结构的假栅，鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅覆盖第二鳍体段，并去除第一鳍体段和第二鳍体段，以使第二鳍体段的两侧端面裸露；采用半导体材料在第二鳍体段的两侧端面上外延形成释放停止层，并形成分别与释放停止层连接的源/漏极；去除假栅以及第二鳍体段中的牺牲层，以使沟道层的表面裸露得到纳米线阵列，并绕纳米线阵列中各纳米线的外周形成栅堆叠结构。上述环栅纳米线晶体管的制备方法工艺简单且易于实施。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种环栅纳米线晶体管及其制备方法。
背景技术
现有技术中的环栅纳米线晶体管(GAA-NWFET)由于其具有的优异的栅控能力和工艺兼容性，使其在CMOS电路中具有广阔的应用前景。
为了在相同面积衬底上获得尽可能高的驱动电流，通常需要在垂直衬底方向上堆叠多个GAA-NWFET，然而，在上述纳米线堆叠的GAA-NWFET实施工艺中，通常需要顺序层叠牺牲层和沟道层，然后通过将牺牲层释放以形成纳米线，而为了让牺牲层进行可控释放，通常需要做内侧墙，从而需要对牺牲层进行精确的选择性刻蚀。
现有技术中的侧墙工艺通常包括腐蚀步骤，腐蚀方式通常包括以下两种：(1)H2O2、CH3COOH和HF的混合液进行腐蚀；(2)高温气态HCl进行热反应腐蚀。然而，上述的侧墙工艺对腐蚀精度要求，且工艺步骤复杂。
并且，现有的纳米线堆叠的GAA-NWFET实施工艺中，需要沿着栅侧墙和内侧墙技术形成的纳米线沟道的端口进行外延生长以形成源/漏极。然而，该技术要求沟道的端口基本为无损的结构，且对源漏外延工艺有较高的要求。
发明内容
本发明的主要目的在于提供一种环栅纳米线晶体管及其制备方法，以解决现有技术中环栅纳米线晶体管的制备工艺复杂的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种环栅纳米线晶体管的制备方法，包括以下步骤：S1，提供表面设置有鳍结构的衬底，鳍结构包括沿远离衬底的方向依次交替层叠设置的牺牲层与沟道层；S2，形成跨鳍结构的假栅，鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅覆盖第二鳍体段，并去除第一鳍体段和第二鳍体段，以使第二鳍体段的两侧端面裸露；S3，采用半导体材料在第二鳍体段的两侧端面上外延形成释放停止层，并形成分别与释放停止层连接的源/漏极；S4，去除假栅以及第二鳍体段中的牺牲层，以使沟道层的表面裸露得到纳米线阵列，并绕纳米线阵列中各纳米线的外周形成栅堆叠结构。
进一步地，步骤S1包括以下步骤：S11，在衬底表面依次交替形成牺牲预备层和沟道预备层；S12，采用图形转移工艺去除各牺牲预备层中所欲形成的沟道层以外的部分和各沟道预备层中所欲形成的牺牲层以外的部分，得到沟道层和牺牲层。
进一步地，在步骤S1与步骤S2之间，制备方法还包括以下步骤：在衬底上形成刻蚀停止层，刻蚀停止层覆盖于鳍结构的长度方向的两侧表面以及鳍结构的上表面，优选对鳍结构进行热氧化，以得到刻蚀停止层，在步骤S2中，形成跨刻蚀停止层的假栅。
进一步地，形成假栅的步骤包括：S21，在刻蚀后的衬底上沉积假栅材料，以形成假栅预备层，假栅预备层的上表面高于鳍结构的上表面；S22，刻蚀假栅预备层中高于鳍结构且位于第二鳍体段两侧的部分，以形成位于第二鳍体段上方的凸起部，凸起部的朝向远离衬底的延伸方向垂直于鳍结构的长度方向；S23，形成包裹凸起部的掩膜层，掩膜层具有覆盖于凸起部两侧表面的第一侧墙；S24，继续刻蚀去除假栅预备层中位于第二鳍体段两侧的剩余部分，以形成覆盖第二鳍体段的假栅。
进一步地，在去除第一鳍体段和第二鳍体段的步骤之前，步骤S2还包括以下步骤：形成位于假栅两侧且跨鳍结构的第二侧墙。
进一步地，在形成假栅之后，在步骤S2中，采用自对准刻蚀工艺去除第一鳍体段和第二鳍体段，以使第二鳍体段的两侧端面裸露。
进一步地，释放停止层的厚度为0.1～10nm，优选为3nm。
进一步地，步骤S4包括以下步骤：S41，在衬底上沉积第一层间绝缘介质并进行平坦化处理，以使第一层间绝缘介质包裹源/漏极，并使假栅对应第二鳍体段的表面裸露；S42，依次刻蚀去除假栅以及第二鳍体段中的牺牲层，以使第二鳍体段中的沟道层表面裸露形成纳米线阵列，纳米线阵列中的各纳米线沿第二鳍体段的高度方向顺序排列；S43，绕各纳米线的外周形成环栅结构，各环栅结构构成栅堆叠结构，优选顺序绕纳米线的外周形成高K介质层和栅极，高K介质层和栅极构成环栅结构。
进一步地，在步骤S4之后，制备方法还包括以下步骤：在衬底上沉积形成覆盖栅堆叠结构以及第一层间绝缘介质的第二层间绝缘介质；形成分别与源/漏极和栅堆叠结构接触的接触孔，并在接触孔中形成导电通道。
进一步地，形成沟道层的材料包括Si、Si1-xGex和InGaAs中的任一种，其中，x≥0.2。
进一步地，形成牺牲层的材料不同于形成沟道层的材料，且形成牺牲层的材料包括Si1-xGex、GaAs、InP和AlGaAs中的任一种或多种，其中，x≥0.2。
根据本发明的另一方面，提供了一种环栅纳米线晶体管，包括：衬底；纳米线阵列，位于衬底上，包括多个纳米线；栅堆叠结构，环绕纳米线阵列中的纳米线设置；释放停止层，位于纳米线阵列以及栅堆叠结构的沿纳米线长度方向的两端；以及源/漏极，与释放停止层连接。
进一步地，栅堆叠结构包括高K介质层和栅极，高K介质层环绕纳米线的外周设置，栅极环绕高K介质层设置。
应用本发明的技术方案，提供了一种环栅纳米线晶体管的制备方法，该制备方法采用外延出纳米线释放停止层的方法，通过在形成第二鳍体段的两侧端面上外延形成释放停止层，在释放第二鳍体段中牺牲层的步骤中，由于牺牲层被沟道层和释放停止层包裹，从而无需较高的腐蚀精度即能够将上述牺牲层释放；并且，源/漏极形成于上述释放停止层的表面，从而无需对沟道层的端面以及外延工艺有较高的要求，进而使上述环栅纳米线晶体管的制备方法工艺简单且易于实施。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的环栅纳米线晶体管的制备方法中，在衬底表面依次交替形成牺牲预备层和沟道预备层后的基体剖面结构示意图；
图2示出了采用图形转移工艺去除图1所示的牺牲预备层中所欲形成的沟道层以外的部分和各沟道预备层中所欲形成的牺牲层以外的部分后的基体剖面结构示意图；
图3示出了在图2所示的衬底上形成刻蚀停止层后的基体剖面结构示意图；
图4示出了形成跨图3所示的刻蚀停止层的假栅后的基体剖面结构示意图；
图5示出了形成位于图4所示的假栅两侧且跨鳍结构的第二侧墙后的基体剖面结构示意图；
图6示出了采用自对准刻蚀工艺去除图5所示的第一鳍体段和第二鳍体段后的基体剖面结构示意图；
图7示出了采用半导体材料在图6所示的第二鳍体段的两侧端面上外延形成释放停止层后的基体剖面结构示意图；
图8示出了形成分别与图7所示的释放停止层连接的源/漏极后的基体剖面结构示意图；
图9示出了在图8所示的衬底上沉积第一层间绝缘介质并进行平坦化处理后的基体剖面结构示意图；
图10示出了图9所示的基体在A-A′方向的断面结构示意图；
图11示出了依次刻蚀去除图9所示的假栅以及第二鳍体段中的牺牲层后的基体剖面结构示意图；
图12示出了图11所示的基体在A-A′方向的断面结构示意图；
图13示出了绕图11所示的各纳米线的外周形成环栅结构后的基体剖面结构示意图；
图14示出了图13所示的基体在A-A′方向的断面结构示意图；
图15示出了图13所示的基体在B-B′方向的断面结构示意图；
图16示出了本发明实施方式所提供的一种环栅纳米线晶体管的结构示意图；
图17示出了图16所示的环栅纳米线晶体管在A-A′方向的断面结构示意图；
图18示出了图16所示的环栅纳米线晶体管在B-B′方向的断面结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；101、底层硅；102、埋氧层；103、顶层硅；20、牺牲层；201、牺牲预备层；30、沟道层；301、沟道预备层；310、纳米线阵列；40、假栅；50、释放停止层；60、刻蚀停止层；70、侧墙；80、源/漏极；90、栅堆叠结构；110、第一层间绝缘介质；120、第二层间绝缘介质；130、导电通道。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有的纳米线堆叠的GAA-NWFET实施工艺中，需要沿着栅侧墙和内侧墙技术形成的纳米线沟道的端口进行外延生长以形成源/漏极。然而，该技术要求沟道的端口基本为无损的结构，且对源漏外延工艺有较高的要求。
本发明的发明人针对上述问题进行研究，提出了一种环栅纳米线晶体管的制备方法，如图1至图15所示，包括以下步骤：S1，提供表面设置有鳍结构的衬底10，鳍结构包括沿远离衬底10的方向依次交替层叠设置的牺牲层20与沟道层30；S2，形成跨鳍结构的假栅40，鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅40覆盖第二鳍体段，并去除第一鳍体段和第二鳍体段，以使第二鳍体段的两侧端面裸露；S3，采用半导体材料在第二鳍体段的两侧端面上外延形成释放停止层50，并形成分别与释放停止层50连接的源/漏极80；S4，去除假栅40以及第二鳍体段中的牺牲层20，以使沟道层30的表面裸露得到纳米线阵列310，并绕纳米线阵列310中各纳米线的外周形成栅堆叠结构90。
上述制备方法中由于采用外延出纳米线释放停止层的方法，通过在形成第二鳍体段的两侧端面上外延形成释放停止层，在释放第二鳍体段中牺牲层的步骤中，由于牺牲层被沟道层和释放停止层包裹，从而无需较高的腐蚀精度即能够将上述牺牲层释放；并且，源/漏极形成于上述释放停止层的表面，从而无需对沟道层的端面以及外延工艺有较高的要求，进而使上述环栅纳米线晶体管的制备方法工艺简单且易于实施。
下面将更详细地描述根据本发明提供的环栅纳米线晶体管的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，执行步骤S1：提供表面设置有鳍结构的衬底10，鳍结构包括沿远离衬底10的方向依次交替层叠设置的牺牲层20与沟道层30。上述衬底10可以是硅基衬底，例如体硅、SOI、应变硅、GeSi中的一种，也可以采用三五族材料，优选为SOI，包括顺序层叠的底层硅101、埋氧层102和顶层硅103。
在一种优选的实施方式中，上述步骤S1包括以下步骤：S11，在衬底10表面依次交替形成牺牲预备层201和沟道预备层301，如图1所示；S12，采用图形转移工艺去除各牺牲预备层201中所欲形成的沟道层30以外的部分和各沟道预备层301中所欲形成的牺牲层20以外的部分，得到沟道层30和牺牲层20，如图2所示。
具体地，上述图形转移工艺可以包括：在牺牲预备层201和沟道预备层301组成的多层结构表面涂覆一层光刻胶，然后在该光刻胶上方设置掩膜板，通过曝光显影去除部分该光刻胶后得到光刻窗口，最后通过光刻窗口刻蚀去除衬底10上未被光刻胶覆盖的各牺牲预备层201的部分和各沟道预备层301的部分，得到上述牺牲层20和沟道层30。当上述衬底10为SOI时，刻蚀到埋氧层102为止，埋氧层102、底层硅101以及位于底层硅101下方的部分仍作为衬底10。
形成上述牺牲预备层201的材料不同于形成上述沟道预备层301的材料，但形成牺牲预备层201的材料与形成沟道预备层301的材料间晶格失配度控制在较小范围内10％以内，以保证形成高质量交替层叠的沟道层30与牺牲层20。形成上述沟道预备层301的材料可以包括Si、Si1-xGex x≥0.2和InGaAs中的任一种；并且，形成上述牺牲预备层201的材料可以包括Si1-xGex x≥0.2、GaAs、InP和AlGaAs中的任一种或多种，本领域技术人员可以根据现有技术对形成上述沟道预备层301与牺牲预备层201的材料进行合理选取，其它能够用于形成上述沟道预备层301和牺牲预备层201的半导体材料还包括GaAs、GaN、GaSb、InAs、InP、InSb、IV族半导体材料如Si、Ge、SiC、II-VI族半导体材料如CdSe、CdS、CdTe、ZnSe、ZnS、ZnTe和氧化物半导体材料等，在一种优选的组合方式中，形成上述沟道预备层301的材料为Si，形成上述牺牲预备层201的材料为SiGe。
在执行完步骤S1之后，执行步骤S2：形成跨鳍结构的假栅40，鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅40覆盖第二鳍体段，并去除第一鳍体段和第二鳍体段，以使第二鳍体段的两侧端面裸露。
在上述步骤S1与上述步骤S2之间，优选地，本发明的上述制备方法还包括以下步骤：在衬底10上形成刻蚀停止层60，刻蚀停止层60覆盖于鳍结构的长度方向的两侧表面以及鳍结构的上表面，如图3所示；此时，在上述步骤S2中，形成跨刻蚀停止层60的假栅40，如图4所示。上述刻蚀停止层60用于在形成假栅40的过程中保护鳍结构不被刻蚀。优选地，对鳍结构进行热氧化，以得到上述刻蚀停止层60。
在一种优选的实施方式中，形成上述假栅40的步骤包括：S21，在刻蚀后的衬底10上沉积假栅材料，以形成假栅预备层，假栅预备层的上表面高于鳍结构的上表面；S22，刻蚀假栅预备层中高于鳍结构且位于第二鳍体段两侧的部分，以形成位于第二鳍体段上方的凸起部，凸起部的朝向远离衬底10的延伸方向垂直于鳍结构的长度方向；S23，形成包裹凸起部的掩膜层，掩膜层具有覆盖于凸起部两侧表面的第一侧墙；S24，继续刻蚀去除假栅预备层中位于第二鳍体段两侧的剩余部分，以形成覆盖第二鳍体段的假栅40，如图3所示。
在去除上述第一鳍体段和上述第二鳍体段的步骤之前，优选地，上述步骤S2还包括以下步骤：形成位于假栅40两侧且跨鳍结构的第二侧墙70，如图5所示。上述第二侧墙70用于在后续工艺中保护假栅40不被刻蚀。
在形成假栅40之后，在上述步骤S2中，优选地，采用自对准刻蚀工艺去除第一鳍体段和第二鳍体段，以使第二鳍体段的两侧端面裸露，如图6所示。本领域技术人员可以根据现有技术对上述自对准刻蚀工艺的工艺步骤及工艺条件进行合理设定，在此不再赘述。
在执行完步骤S2之后，执行步骤S3：采用半导体材料在第二鳍体段的两侧端面上外延形成释放停止层50，并形成分别与释放停止层50连接的源/漏极80，如图7和图8所示。
本领域技术人员可以根据现有技术对形成上述释放停止层50的半导体材料进行合理选取，如Si、SiC、GaN等等。由于牺牲层的材料通常为GeSi，因此采用上述材料能够在后续采用选择性腐蚀牺牲层以释放纳米线的同时，保证释放停止层50不被刻蚀；上述半导体材料可以与形成沟道层30的材料相同，也可以与形成源/漏极80的材料相同；或者，上述释放停止层50、上述沟道层30以及上述源/漏极80均采用相同的半导体材料形成。
在一种优选的实施方式中，上述牺牲层20为GeSi，上述沟道层30为Si，通过在GeSi/Si叠层的单晶断面上外延生长Si，以形成上述释放停止层50，即形成释放停止层50的材料为与沟道层30相同的Si材料。更为优选地，上述释放停止层50的厚度为0.1～10nm，进一步优选为3nm。
在形成上述释放停止层50的步骤之后，在位于两侧的释放停止层50的裸露表面进行外延生长并掺杂，以形成分别与两侧的释放停止层50连接的源/漏极80，如图8所示。由于形成释放停止层50的材料与形成沟道层30的材料均为半导体材料，从而使释放停止层50还能够作为源漏材料。
在执行完步骤S3之后，执行步骤S4：去除假栅40以及第二鳍体段中的牺牲层20，以使沟道层30的表面裸露得到纳米线阵列310，并绕纳米线阵列310中各纳米线的外周形成栅堆叠结构90。
在一种优选的实施方式中，上述步骤S4包括以下步骤：S41，在衬底10上沉积第一层间绝缘介质110并进行平坦化处理，以使第一层间绝缘介质110包裹源/漏极80，并使假栅40对应第二鳍体段的表面裸露，如图9和图10所示；S42，依次刻蚀去除假栅40以及第二鳍体段中的牺牲层20，以使第二鳍体段中的沟道层30表面裸露形成纳米线阵列310，纳米线阵列310中的各纳米线沿第二鳍体段的高度方向顺序排列，如图11和图12所示；S43，绕各纳米线的外周形成环栅结构，各环栅结构构成栅堆叠结构90，如图13至图15所示。
在上述步骤S42中，为了提高对上述假栅40以及第二鳍体段中的牺牲层20的刻蚀效率；优选地，上述牺牲层20为GeSi，上述沟道层30为Si，此时，采用高温HCl气体(500～600℃)选择性腐蚀去除GeSi而不腐蚀Si；或者，采用体积比为HF(6％)∶H2O2(30％)∶CH3COOH(99.8％)＝1∶2∶3的混合溶液进行GeSi刻蚀而不损伤硅。优选地，采用TMHA溶液选择性腐蚀去除假栅40。
在上述步骤S43中，优选地，顺序绕纳米线的外周形成高K介质层和栅极，高K介质层和栅极构成环栅结构。形成上述高K介质层的高K介质材料可以包括HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3等。形成上述栅极的金属栅材料可以为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、Cr、Au、Cu、Ag、HfRu和RuOx等，本领域技术人员可以根据现有技术对上述高K介质与金属栅材料的种类进行合理选取。
在上述步骤S4之后，优选地，上述制备方法还包括以下步骤：在衬底10上沉积形成覆盖栅堆叠结构90以及第一层间绝缘介质110的第二层间绝缘介质120；形成分别与源/漏极80和栅堆叠结构90接触的接触孔，并在接触孔中形成导电通道130，如图13至图15所示。
根据本发明的领域方面，还提供了一种环栅纳米线晶体管，如图16至图18所示，包括衬底10、纳米线阵列310、栅堆叠结构90、释放停止层50以及源/漏极80，其中，纳米线阵列310位于衬底10上，包括多个纳米线；栅堆叠结构90环绕纳米线阵列310中的纳米线设置；释放停止层50位于纳米线阵列310以及栅堆叠结构90的沿纳米线长度方向的两端；源/漏极80，与释放停止层50连接。
在本发明的上述环栅纳米线晶体管中，栅堆叠结构90包括高K介质层和栅极，高K介质层环绕纳米线的外周设置，栅极环绕高K介质层设置。本领域技术人员可以根据现有技术对上述高K介质与金属栅材料的种类进行合理选取。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
上述制备方法采用外延出纳米线释放停止层的方法，通过在形成第二鳍体段的两侧端面上外延形成释放停止层，在释放第二鳍体段中牺牲层的步骤中，由于牺牲层被沟道层和释放停止层包裹，从而无需较高的腐蚀精度即能够将上述牺牲层释放；并且，源/漏极形成于上述释放停止层的表面，从而无需对沟道层的端面以及外延工艺有较高的要求，进而使上述环栅纳米线晶体管的制备方法工艺简单且易于实施。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种环栅纳米线晶体管的制备方法，其特征在于，包括以下步骤：
S1，提供表面设置有鳍结构的衬底(10)，所述鳍结构包括沿远离所述衬底(10)的方向依次交替层叠设置的牺牲层(20)与沟道层(30)；
S2，形成跨所述鳍结构的假栅(40)，所述鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，所述假栅(40)覆盖所述第二鳍体段，并去除所述第一鳍体段和所述第二鳍体段，以使所述第二鳍体段的两侧端面裸露；
S3，采用半导体材料在所述第二鳍体段的两侧端面上外延形成释放停止层(50)，并形成分别与所述释放停止层(50)连接的源/漏极(80)；
S4，去除所述假栅(40)以及所述第二鳍体段中的所述牺牲层(20)，以使所述沟道层(30)的表面裸露得到纳米线阵列(310)，并绕所述纳米线阵列(310)中各纳米线的外周形成栅堆叠结构(90)。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S1包括以下步骤：
S11，在所述衬底(10)表面依次交替形成牺牲预备层(201)和沟道预备层(301)；
S12，采用图形转移工艺去除各所述牺牲预备层(201)中所欲形成的所述沟道层(30)以外的部分和各所述沟道预备层(301)中所欲形成的所述牺牲层(20)以外的部分，得到所述沟道层(30)和所述牺牲层(20)。
3.根据权利要求1所述的制备方法，其特征在于，在所述步骤S1与所述步骤S2之间，所述制备方法还包括以下步骤：
在所述衬底(10)上形成刻蚀停止层(60)，所述刻蚀停止层(60)覆盖于所述鳍结构的长度方向的两侧表面以及所述鳍结构的上表面，优选对所述鳍结构进行热氧化，以得到所述刻蚀停止层(60)，
在所述步骤S2中，形成跨所述刻蚀停止层(60)的所述假栅(40)。
4.根据权利要求1所述的制备方法，其特征在于，形成所述假栅(40)的步骤包括：
S21，在刻蚀后的所述衬底(10)上沉积假栅材料，以形成假栅预备层，所述假栅预备层的上表面高于所述鳍结构的上表面；
S22，刻蚀所述假栅预备层中高于所述鳍结构且位于所述第二鳍体段两侧的部分，以形成位于所述第二鳍体段上方的凸起部，所述凸起部的朝向远离所述衬底(10)的延伸方向垂直于所述鳍结构的长度方向；
S23，形成包裹所述凸起部的掩膜层，所述掩膜层具有覆盖于所述凸起部两侧表面的第一侧墙；
S24，继续刻蚀去除所述假栅预备层中位于所述第二鳍体段两侧的剩余部分，以形成覆盖所述第二鳍体段的所述假栅(40)。
5.根据权利要求1所述的制备方法，其特征在于，在去除所述第一鳍体段和所述第二鳍体段的步骤之前，所述步骤S2还包括以下步骤：
形成位于所述假栅(40)两侧且跨所述鳍结构的第二侧墙(70)。
6.根据权利要求1至5中任一项所述的制备方法，其特征在于，在形成所述假栅(40)之后，在所述步骤S2中，采用自对准刻蚀工艺去除所述第一鳍体段和所述第二鳍体段，以使所述第二鳍体段的两侧端面裸露。
7.根据权利要求1至5中任一项所述的制备方法，其特征在于，所述释放停止层(50)的厚度为0.1～10nm，优选为3nm。
8.根据权利要求1至5中任一项所述的制备方法，其特征在于，所述步骤S4包括以下步骤：
S41，在所述衬底(10)上沉积第一层间绝缘介质(110)并进行平坦化处理，以使所述第一层间绝缘介质(110)包裹所述源/漏极(80)，并使所述假栅(40)对应所述第二鳍体段的表面裸露；
S42，依次刻蚀去除所述假栅(40)以及所述第二鳍体段中的所述牺牲层(20)，以使所述第二鳍体段中的沟道层(30)表面裸露形成纳米线阵列(310)，所述纳米线阵列(310)中的各所述纳米线沿所述第二鳍体段的高度方向顺序排列；
S43，绕各所述纳米线的外周形成环栅结构，各所述环栅结构构成所述栅堆叠结构(90)，优选顺序绕所述纳米线的外周形成高K介质层和栅极，所述高K介质层和所述栅极构成所述环栅结构。
9.根据权利要求8所述的制备方法，其特征在于，在所述步骤S4之后，所述制备方法还包括以下步骤：
在所述衬底(10)上沉积形成覆盖所述栅堆叠结构(90)以及所述第一层间绝缘介质(110)的第二层间绝缘介质(120)；
形成分别与所述源/漏极(80)和所述栅堆叠结构(90)接触的接触孔，并在所述接触孔中形成导电通道(130)。
10.根据权利要求1或2所述的制备方法，其特征在于，形成所述沟道层(30)的材料包括Si、Si1-xGex和InGaAs中的任一种，其中，x≥0.2。
11.根据权利要求1或2所述的制备方法，其特征在于，形成所述牺牲层(20)的材料不同于形成所述沟道层(30)的材料，且形成所述牺牲层(20)的材料包括Si1-xGex、GaAs、InP和AlGaAs中的任一种或多种，其中，x≥0.2。
12.一种环栅纳米线晶体管，其特征在于，包括：
衬底(10)；
纳米线阵列(310)，位于所述衬底(10)上，包括多个纳米线；
栅堆叠结构(90)，环绕所述纳米线阵列(310)中的纳米线设置；
释放停止层(50)，位于所述纳米线阵列(310)以及所述栅堆叠结构(90)的沿所述纳米线长度方向的两端；以及
源/漏极(80)，与所述释放停止层(50)连接。
13.根据权利要求12所述的环栅纳米线晶体管，其特征在于，所述栅堆叠结构(90)包括高K介质层和栅极，所述高K介质层环绕所述纳米线的外周设置，所述栅极环绕所述高K介质层设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811616188.7A CN109599335A (zh) | 2018-12-27 | 2018-12-27 | 环栅纳米线晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811616188.7A CN109599335A (zh) | 2018-12-27 | 2018-12-27 | 环栅纳米线晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109599335A true CN109599335A (zh) | 2019-04-09 |
Family
ID=65963708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811616188.7A Pending CN109599335A (zh) | 2018-12-27 | 2018-12-27 | 环栅纳米线晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109599335A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349592A (zh) * | 2020-10-27 | 2021-02-09 | 中国科学院微电子研究所 | 避免寄生沟道效应的ns-fet及其制备方法 |
| WO2022151044A1 (zh) * | 2021-01-13 | 2022-07-21 | 华为技术有限公司 | 一种存储器、环栅场效应晶体管以及制备方法 |
| CN115831876A (zh) * | 2022-11-30 | 2023-03-21 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| WO2023044870A1 (zh) * | 2021-09-26 | 2023-03-30 | 华为技术有限公司 | 环栅晶体管、其制备方法、cmos晶体管及电子设备 |
| WO2023168570A1 (zh) * | 2022-03-07 | 2023-09-14 | 复旦大学 | 形成电介质隔离的方法、器件的制备方法、器件及设备 |
| WO2024114560A1 (zh) * | 2022-11-30 | 2024-06-06 | 中国科学院微电子研究所 | 消除环栅纳米片沟道损伤的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104658897A (zh) * | 2013-11-19 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105051905A (zh) * | 2013-03-15 | 2015-11-11 | 英特尔公司 | 具有底层蚀刻停止的纳米线晶体管 |
| US9570551B1 (en) * | 2016-02-05 | 2017-02-14 | International Business Machines Corporation | Replacement III-V or germanium nanowires by unilateral confined epitaxial growth |
| CN108878277A (zh) * | 2017-05-08 | 2018-11-23 | 三星电子株式会社 | 栅极环绕纳米片场效应晶体管及其制造方法 |
-
2018
- 2018-12-27 CN CN201811616188.7A patent/CN109599335A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105051905A (zh) * | 2013-03-15 | 2015-11-11 | 英特尔公司 | 具有底层蚀刻停止的纳米线晶体管 |
| CN104658897A (zh) * | 2013-11-19 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US9570551B1 (en) * | 2016-02-05 | 2017-02-14 | International Business Machines Corporation | Replacement III-V or germanium nanowires by unilateral confined epitaxial growth |
| CN108878277A (zh) * | 2017-05-08 | 2018-11-23 | 三星电子株式会社 | 栅极环绕纳米片场效应晶体管及其制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349592A (zh) * | 2020-10-27 | 2021-02-09 | 中国科学院微电子研究所 | 避免寄生沟道效应的ns-fet及其制备方法 |
| CN112349592B (zh) * | 2020-10-27 | 2022-07-19 | 中国科学院微电子研究所 | 避免寄生沟道效应的ns-fet及其制备方法 |
| WO2022151044A1 (zh) * | 2021-01-13 | 2022-07-21 | 华为技术有限公司 | 一种存储器、环栅场效应晶体管以及制备方法 |
| WO2023044870A1 (zh) * | 2021-09-26 | 2023-03-30 | 华为技术有限公司 | 环栅晶体管、其制备方法、cmos晶体管及电子设备 |
| WO2023168570A1 (zh) * | 2022-03-07 | 2023-09-14 | 复旦大学 | 形成电介质隔离的方法、器件的制备方法、器件及设备 |
| CN115831876A (zh) * | 2022-11-30 | 2023-03-21 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| CN115831876B (zh) * | 2022-11-30 | 2024-04-19 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| WO2024114560A1 (zh) * | 2022-11-30 | 2024-06-06 | 中国科学院微电子研究所 | 消除环栅纳米片沟道损伤的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109599335A (zh) | 环栅纳米线晶体管及其制备方法 | |
| CN110189997A (zh) | 堆叠纳米片环栅晶体管及其制备方法 | |
| US10340363B2 (en) | Fabrication of vertical field effect transistors with self-aligned bottom insulating spacers | |
| US11855168B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20240213313A1 (en) | Semiconductor device | |
| US20200044052A1 (en) | Gate cut in rmg | |
| CN107799516A (zh) | 具有纳米线的半导体器件及制造其的方法 | |
| CN108573925A (zh) | 半导体器件及用于制造其的方法 | |
| CN107749421A (zh) | 垂直堆叠的环栅纳米线晶体管及其制备方法 | |
| US20190319119A1 (en) | Formation of inserted-oxide fin field-effect transistors | |
| US20230170352A1 (en) | Self-aligned hybrid substrate stacked gate-all-around transistors | |
| CN107845684B (zh) | 垂直堆叠的环栅纳米线晶体管及其制备方法 | |
| TW201727892A (zh) | 用於ｉｉｉ－ｖ族奈米線穿隧ｆｅｔ之方法及結構 | |
| KR102414339B1 (ko) | 반도체 디바이스 구조체 및 그 형성 방법 | |
| US11923440B2 (en) | Semiconductor devices and methods of manufacturing thereof | |
| CN109712892A (zh) | Mos器件的制作方法 | |
| CN108133960A (zh) | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 | |
| US11855215B2 (en) | Semiconductor device structure with high contact area | |
| US11289582B2 (en) | Single-crystal hexagonal boron nitride layer and method forming same | |
| CN108288647A (zh) | 环栅纳米线场效应晶体管及其制备方法 | |
| CN108288642A (zh) | 隧穿场效应晶体管及其制备方法 | |
| US10872961B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11757045B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN108962750A (zh) | 纳米线围栅mos器件及其制备方法 | |
| CN108565218A (zh) | 环栅纳米线场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190409 |
|
| RJ01 | Rejection of invention patent application after publication |