CN115831876A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN115831876A
CN115831876A CN202211533953.5A CN202211533953A CN115831876A CN 115831876 A CN115831876 A CN 115831876A CN 202211533953 A CN202211533953 A CN 202211533953A CN 115831876 A CN115831876 A CN 115831876A
Authority
CN
China
Prior art keywords
substrate
fin
layer
dielectric layer
dummy gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211533953.5A
Other languages
English (en)
Other versions
CN115831876B (zh
Inventor
李俊杰
刘恩序
周娜
高建峰
李俊峰
李永亮
罗军
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202211533953.5A priority Critical patent/CN115831876B/zh
Publication of CN115831876A publication Critical patent/CN115831876A/zh
Priority to PCT/CN2023/134324 priority patent/WO2024114575A1/zh
Application granted granted Critical
Publication of CN115831876B publication Critical patent/CN115831876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制备方法，制备方法包括：提供衬底；在衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜；刻蚀衬底，以形成凹槽，凹槽位于鳍的正下方并穿过第二侧墙；采用绝缘介质材料在凹槽内形成填充层，填充层相对的两外侧面分别与对应的第二侧墙的外侧面平齐，绝缘介质材料的导热率高于衬底的导热率；刻蚀掉第二侧墙；刻蚀多个牺牲层相对两端，以形成预定长度的填充空隙；填充填充空隙，以形成内侧墙；在衬底上选择外延出源极和漏极；介质沉积形成第一介质层；平坦化第一介质层，以露出假栅；去除假栅并进行导电纳米片的沟道释放；形成环绕式栅极。本发明能够消除CMOS器件中的寄生的沟道，并避免热聚集效应的产生。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
CMOS(互补金属氧化物半导体)器件在沿着摩尔定律继续微缩的过程中，量产已经步入5～3nm技术节点。其中，采用环栅(GAA，全环绕栅极晶体管)器件形式能有效抑制短沟道效应。
但是，对CMOS器件而言，其衬底1本身会产生一个寄生的沟道，而该寄生的沟道将会对整体CMOS器件的漏电等表现产生不利影响。如图1所示，其中，图1中沿水平方向的虚线穿过的纳米堆叠结构4为标准沟道01，即是环栅沟道；而沿水平方向的虚线穿过的纳米堆叠结构4为寄生的沟道02，即为非环栅沟道。但非环栅沟道其栅控表现不如环栅，从而容易出现漏电的情况，影响CMOS器件的质量。
为了抑制寄生的沟道02，业界有学者提出了SiO2隔离的方式达到完全消除寄生沟道效应的目的。具体的，如图2所示，该方式是在衬底1的上表面以SiO2为材料沉积一层隔离层03，并将鳍7与源极2、漏极3和栅极设置在隔离层03的上方。但是，由于SiO2的热导率很低，其导热系数仅为7.9W/mK，且相比于导热系数为150W/mK的Si，SiO2的热导率要低很多，因此将会降低CMOS器件的散热效率，而如果CMOS器件在使用过程中产生的热量无法通过衬底1方向进行扩散并进行散热，热聚集效应将导致CMOS器件的特性及可靠性受影响。
因此，如何既能够消除CMOS器件中的寄生的沟道02，又能够避免热聚集效应的产生成为目前亟需解决的难题。
发明内容
为解决上述问题，本发明提供的半导体器件及其制备方法，通过在鳍与衬底之间形成填充层能够消除CMOS器件中的寄生的沟道，并避免热聚集效应的产生。
第一方面，本发明提供一种半导体器件的制备方法，包括：
提供衬底；
在衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜，鳍包括：纳米堆叠结构和多个牺牲层，纳米堆叠结构包括多个导电纳米片，多个导电纳米片与衬底的表面平行，多个导电纳米片和多个牺牲层沿垂直于衬底的方向交替堆叠，鳍与假栅相交，鳍中与衬底接触的层结构为牺牲层，假栅位于鳍远离衬底的表面上，第一侧墙位于假栅相对的两侧，第一侧墙的外侧面与鳍的外侧面平齐，硬掩膜位于假栅背离衬底的一侧，硬掩膜覆盖假栅和第一侧墙；
在衬底的一表面上形成第二侧墙，第二侧墙位于鳍和第一侧墙的相对两侧；
刻蚀衬底，以形成凹槽，凹槽位于鳍的正下方并垂直穿过第二侧墙；
采用绝缘介质材料在凹槽内形成填充层，填充层相对的两外侧面分别与对应的第二侧墙的外侧面平齐，绝缘介质材料的导热率高于衬底的导热率；
刻蚀掉第二侧墙；
刻蚀多个牺牲层相对两端，以形成预定长度的填充空隙；
填充填充空隙，以形成内侧墙；
在衬底上选择外延出源极和漏极；
介质沉积形成第一介质层，第一介质层覆盖源极、漏极和假栅；
平坦化第一介质层，以去除硬掩膜并露出假栅；
去除假栅并进行导电纳米片的沟道释放，以去除牺牲层；
形成环绕式栅极，环绕式栅极环绕于多个复合式纳米片的周侧。
可选地，刻蚀衬底，以形成凹槽的步骤包括：
根据鳍的宽度确定凹槽的宽度，并在衬底的上表面选择性各向同性刻蚀衬底，以形成凹槽。
可选地，采用绝缘介质材料在凹槽内形成填充层的步骤包括：
采用绝缘介质材料在已形成的结构表面生长预备层，预备层填充凹槽并覆盖第二侧墙和硬掩膜的侧面；
采用等离子各向异性回刻预备层，以形成填充层。
可选地，刻蚀掉第二侧墙的步骤进一步包括：
刻蚀掉位于第二侧墙正下方的填充层，以使刻蚀后的填充层相对的两外侧面分别与鳍上相应的外侧面平齐。
可选地，在衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜的步骤进一步包括：
在衬底的一表面上形成鳍之后，在衬底的一表面上形成浅槽隔离，浅槽隔离位于鳍的相对两侧，假栅位于浅槽隔离的上方并与浅槽隔离接触；
在鳍上形成氧化介质层，氧化介质层位于假栅和鳍之间并与浅槽隔离接触。
可选地，形成环绕式栅极的步骤包括：
在去除假栅和氧化介质层所形成的栅空腔的内壁上生长高K介电层；
通过栅极材料填充栅空间中剩余的空间，以形成环绕式栅极。
可选地，在形成环绕式栅极的步骤之后，制备方法还包括：
沉积介质材料，以形成第二介质层，第二介质层覆盖第一介质层和环绕式栅极；
对第一介质层和第二介质层进行刻蚀，以形成接触孔并露出源极、环绕式栅极和漏极；
在接触孔内填充导电材料，引出接触电极。
可选地，绝缘介质材料包括：氮化铝、氮化硼和碳化硅中的至少一种。
第二方面，本发明提供一种采用如上任一项中的制备方法制备的半导体器件，包括：衬底；
纳米堆叠结构，纳米堆叠结构设置在衬底的上方；纳米堆叠结构包括多个导电纳米片，多个导电纳米片与衬底的表面平行；
环绕式栅极，环绕式栅极环绕于多个导电纳米片的周侧；
第一侧墙，第一侧墙位于纳米堆叠结构上方；
内侧墙，多个内侧墙与多个导电纳米片沿垂直于衬底的方向交替堆叠，内侧墙和第一侧墙均位于环绕式栅极相对的两侧；
源极和漏极，源极和漏极分别位于纳米堆叠结构的相对的两侧与衬底相接触，多个导电纳米片分别与源极和漏极电接触；
以及填充层，填充层位于纳米堆叠结构的下方并与衬底相接触，内侧墙与填充层相接触。
可选地，半导体器件还包括：保护介质层和三组接触电极；
保护介质层覆盖源极、漏极和环绕式栅极，接触电极贯穿保护介质层，三组接触电极分别与源极、漏极和环绕式栅极电接触。
本发明实施例提供的半导体器件及其制备方法，在鳍与衬底之间形成填充层，其中，制备填充层的绝缘介质材料的导热率高于衬底的导热率，如此不但能够消除CMOS器件中的寄生的沟道，同时还能够避免热聚集效应的产生。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的半导体器件在沿鳍线方向上的示意性剖面结构图；
图2为现有技术中的半导体器件在沿鳍线方向上的示意性剖面结构图；
图3为本申请一实施例的半导体器件的制备方法的示意性流程图；
图4a至图4f分别为本申请一实施例的半导体器件过程中各阶段沿鳍线方向上的示意性剖面结构图；
图5为本申请一实施例的半导体器件的制备方法的示意性流程图；
图6a至图6c分别为本申请一实施例的在形成鳍、假栅、第一侧墙和硬掩膜的过程中不同方向上的示意性结构图，其中，图6a为立体图，图6b为沿图6a中沿a-a方向进行截面的示意性截面图，图6c为沿图6a中沿b-b方向进行截面的示意性截面图；
图7a至图7b分别为本申请一实施例的在形成第二侧墙的过程中不同方向上的示意性结构图，其中，图7a为立体图，图7b为沿图7a中沿a-a方向进行截面的示意性截面图；
图8a至图8c分别为本申请一实施例的在形成凹槽的过程中不同方向上的示意性结构图，其中，图8a为立体图，图8b为沿图8a中沿a-a方向进行截面的示意性截面图，图8c为沿图8a中沿b-b方向进行截面的示意性截面图；
图9为本申请一实施例的在形成预备层的过程中沿包含鳍线方向的竖直平面进行截面的示意性截面图；
图10a至图10b分别为本申请一实施例的在形成填充层的过程中不同方向上的示意性结构图，其中，图10a为沿包含鳍线方向的竖直平面进行截面的示意性截面图，图10b为沿包含垂直鳍线方向的竖直平面进行截面的示意性截面图；
图11为本申请一实施例的在形成预备层的过程中沿包含鳍线方向的竖直平面进行截面的示意性截面图；
图12为本申请一实施例的半导体器件沿包含鳍线方向的竖直平面进行截面的示意性截面图。
需要说明的是，在上述各图中a-a方向上的截面与鳍线方向平行或重合，b-b方向上的截面与垂直鳍线方向平行或重合。
附图标记
01、标准沟通；02、寄生的沟道；03、隔离层；1、衬底；11、凹槽；12、浅槽隔离；2、源极；3、漏极；4、纳米堆叠结构；41、导电纳米片；5、环绕式栅极；61、高K介电层；62、保护介质层；623、接触孔；63、接触电极；641、第一侧墙；642、第二侧墙；643、内侧墙；65、氧化介质层；66、假栅；7、鳍；71、牺牲层；8、预备层；81、填充层；9、硬掩膜。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
需要说明的是，当元件被称为“固定连接”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
第一方面，本实施例提供一种CMOS器件的制备方法，参见图3，该制备方法包括步骤S101至步骤S113：
步骤S101：提供衬底。
其中，衬底1的材料为硅。
步骤S102：在衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜。
结合图4a，其中，鳍7包括：纳米堆叠结构4和多个牺牲层71；硬掩膜9包括：SiO2和/或SiN。
纳米堆叠结构4包括多个导电纳米片41。多个导电纳米片41与衬底1的表面平行，多个导电纳米片41和多个牺牲层71沿垂直于衬底1的方向交替堆叠。鳍7中与衬底1接触的层结构为牺牲层71。
需要说明的是，鳍7的长度方向为鳍7线方向，假栅66与鳍7正交。在本实施例中，定义X方向为沿鳍7线方向，Y方向为同一水平面上的垂直鳍7线方向；导电纳米片41的材料为硅，牺牲层71的材料为硅锗；硬掩膜9自上而下包括：上层膜、中层膜和下层膜，上层膜的材料为SiO2，中层膜的材料为SiN，下层膜的材料为SiO2，但并不限于此。
假栅66位于鳍7远离衬底1的表面上。第一侧墙641沿X方向位于假栅66相对的两侧，第一侧墙641的外侧面与鳍7的在X方向的外侧面平齐，硬掩膜9位于假栅66的正上方，硬掩膜9沿X方向位的两端分别与相应的第一侧墙641的外表面平齐，硬掩膜9覆盖假栅66和第一侧墙641。
在一种可选的实施例中，在衬底1的一表面上形成鳍7、假栅66、第一侧墙641和硬掩膜9的步骤进一步包括：
在衬底1的一表面上形成鳍7之后，在衬底1的一表面上形成浅槽隔离12。浅槽隔离12沿Y方向位于鳍7的相对两侧，且鳍7沿Y方向的两侧面与相邻的两浅槽隔离12的相对的表面平齐。假栅66位于浅槽隔离12的上方，假栅66的底端与浅槽隔离12接触。
在鳍7上形成氧化介质层65，之后形成假栅66和硬掩膜9。氧化介质层65位于假栅66和鳍7之间并沿Y方向覆盖鳍7，以将鳍7在Y方向上与假栅66隔离，氧化介质层65的底部与浅槽隔离12接触。其中，氧化介质层65的材料为氧化硅。
步骤S103：在衬底的一表面上形成第二侧墙。
结合图4b，第二侧墙642沿X方向位于鳍7和第一侧墙641的相对两侧，第二侧墙642的上表面与硬掩膜9的上表面平齐。
步骤S104：刻蚀衬底，以形成凹槽。
结合图4c，凹槽11位于鳍7的正下方并沿X方向垂直穿过第二侧墙642。其中，在进行衬底1的选择性各向同性刻蚀的过程中，可用TMAH(四甲基氢氧化铵)选择性各向同性刻蚀，或者用NF3，SF6等离子刻蚀进行，直至贯穿第二侧墙642下方的衬底1，使得鳍7相对于衬底1处于悬空的状态。需要说明的是，由于第二侧墙642与浅槽隔离12相连，所以鳍7不会出现坍塌的问题。
在一种可选的实施例中，刻蚀衬底1，以形成凹槽11的步骤包括：
根据鳍7的宽度确定凹槽11的宽度，并在衬底1的上表面选择性各向同性刻蚀衬底1，以形成凹槽11。其中，凹槽11的宽度与鳍7的宽度下相同。
步骤S105：采用绝缘介质材料在凹槽内形成填充层。
结合图4d至图4f，填充层81相对的两外侧面分别与对应的第二侧墙642的外侧面平齐，绝缘介质材料的导热率高于衬底1的导热率。绝缘介质材料包括：氮化铝、氮化硼和碳化硅中的至少一种。在本实施例中，绝缘介质材料为氮化铝。
在一种可选的实施例中，采用绝缘介质材料在凹槽11内形成填充层81的步骤包括：采用绝缘介质材料在已形成的结构表面生长预备层8；采用等离子各向异性回刻预备层8，以形成填充层81。
其中，可采用ALD(原子层沉积)法生长预备层8；预备层8填充凹槽11并覆盖第二侧墙642和硬掩膜9的侧面。
步骤S106：刻蚀掉第二侧墙。
在一种可选的实施例中，刻蚀掉第二侧墙642的步骤进一步包括：刻蚀掉位于第二侧墙642正下方的填充层81，以使刻蚀后的填充层81沿X方向相对的两外侧面分别与鳍7上相应的外侧面平齐。
步骤S107：刻蚀多个牺牲层相对两端，以形成预定长度的填充空隙。
本实施例对预定长度不作具体限定。
步骤S108：填充填充空隙，以形成内侧墙。
步骤S109：在衬底上选择外延出源极和漏极。
步骤S110：介质沉积形成第一介质层，第一介质层覆盖源极、漏极和假栅。
在本实施例中，第一介质层为氧化硅，但并不限于此。
步骤S111：平坦化第一介质层，以去除硬掩膜并露出假栅。
步骤S112：去除假栅并进行导电纳米片的沟道释放，以去除牺牲层。
步骤S113：形成环绕式栅极，环绕式栅极环绕于多个复合式纳米片的周侧。
在本实施例中，源极2和漏极3的材料均为硅锗，环绕式栅极5的材料为铝或钨等，但并不限于此。
在一种可选的实施例中，形成环绕式栅极5的步骤包括：在去除假栅66和氧化介质层65所形成的栅空腔的内壁上生长高K介电层61；通过栅极材料填充栅空间中剩余的空间，以形成环绕式栅极5。
在一种可选的实施例中，在形成环绕式栅极5的步骤之后，制备方法还包括：沉积介质材料，以形成第二介质层，第二介质层覆盖第一介质层和环绕式栅极5；对第一介质层和第二介质层进行刻蚀，以形成接触孔623并露出源极2、环绕式栅极5和漏极3；在接触孔623内填充导电材料，引出接触电极63。
需要说明的是，其中第二介质层与第一介质层的材料相同，且第二介质层与第一介质层共同构成保护介质层62。
该半导体器件的制备方法，操作简单，通过各向同性刻蚀衬底1，以在鳍7与衬底1之间形成凹槽11，并在凹槽11内填充导热率高于衬底1的导热率的绝缘介质材料，如此不但能够消除CMOS器件中的寄生的沟道，同时还能够避免热聚集效应的产生。其中，通过形成第二侧墙642能够有效的避免在形成凹槽11的过程中出现鳍7坍塌的问题。需要说明的是，对于步骤S101、步骤S102、步骤S107至步骤S113的操作过程，可通过现有方式进行实现或改进，本实施例不做具体限定。
第二方面，本实施例提供一种CMOS器件的制备方法，参见图5，基于第一方面所提供的制备方法，本实施例中的制备方法包括步骤S201至步骤S210：
步骤S201：提供衬底1。
步骤S202：结合图6a至图6c，在衬底1的一表面上形成鳍7、浅槽隔离12、氧化介质层65、假栅66、第一侧墙641和硬掩膜9。
步骤S203：结合图7a至图7b，在衬底1的一表面上形成沿X方向位于鳍7和第一侧墙641相对两侧的第二侧墙642。
步骤S204：结合图8a至图8c，在衬底1的上表面沿X方向刻蚀衬底1，以形成凹槽11。
其中，步骤S204相当于刻蚀与鳍7相邻的两个浅槽隔离12之间的衬底1部分，以形成凹槽11。
步骤S205：结合图9，采用绝缘介质材料在已形成的结构表面生长预备层8。
步骤S206：结合图10，采用等离子各向异性回刻预备层8，以形成填充层81。
步骤S207：结合图11，刻蚀掉位于第二侧墙642正下方的填充层81，以使刻蚀后的填充层81沿X方向相对的两外侧面分别与鳍7上相应的外侧面平齐。
步骤S208：在衬底1的一表面上形成、内侧墙643、源极2、漏极3和第一介质层，并在去除假栅66和氧化介质层65之后形成高K介电层61和环绕式栅极5。
步骤S209：沉积介质材料，以形成第二介质层，并对第一介质层和第二介质层进行刻蚀，以形成接触孔623并露出源极2、环绕式栅极5和漏极3。
步骤S210：在接触孔623内填充导电材料，引出接触电极63。
第三方面，本实施例提供一种采用如上任一方面中的制备方法制备的半导体器件，参见图12，该半导体器件包括：衬底1；
纳米堆叠结构4，纳米堆叠结构4设置在衬底1的上方；纳米堆叠结构4包括多个导电纳米片41，多个导电纳米片41与衬底1的表面平行；
环绕式栅极5，环绕式栅极5环绕于多个导电纳米片41的周侧；
第一侧墙641，第一侧墙641位于纳米堆叠结构4上方；
内侧墙643，多个内侧墙643与多个导电纳米片41沿垂直于衬底1的方向交替堆叠，内侧墙643和第一侧墙641均位于环绕式栅极5相对的两侧；
源极2和漏极3，源极2和漏极3分别位于纳米堆叠结构4的相对的两侧与衬底1相接触，多个导电纳米片41分别与源极2和漏极3电接触；
以及填充层81，填充层81位于纳米堆叠结构4的下方并与衬底1相接触，内侧墙643位于与填充层81相接触。
进一步的，半导体器件还包括：保护介质层62和三组接触电极63。
保护介质层62覆盖源极2、漏极3和环绕式栅极5，接触电极63贯穿保护介质层62，三组接触电极63分别与源极2、漏极3和环绕式栅极5电接触。需要说明的是，在本实施例中保护介质层62包括上述的第一介质层和第二介质层，其材料为二氧化硅。
该半导体器件在鳍7与衬底1之间形成填充层81，其中，制备填充层81的绝缘介质材料的导热率高于衬底1的导热率，如此不但能够消除CMOS器件中的寄生的沟道，同时还能够避免热聚集效应的产生。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜，所述鳍包括：纳米堆叠结构和多个牺牲层，所述纳米堆叠结构包括多个导电纳米片，多个所述导电纳米片与衬底的表面平行，多个所述导电纳米片和多个所述牺牲层沿垂直于所述衬底的方向交替堆叠，所述鳍与所述假栅相交，所述鳍中与所述衬底接触的层结构为所述牺牲层，所述假栅位于所述鳍远离所述衬底的表面上，所述第一侧墙位于所述假栅相对的两侧，所述第一侧墙的外侧面与所述鳍的外侧面平齐，所述硬掩膜位于所述假栅背离所述衬底的一侧，所述硬掩膜覆盖所述假栅和所述第一侧墙；
在所述衬底的一表面上形成第二侧墙，所述第二侧墙位于所述鳍和所述第一侧墙的相对两侧；
刻蚀所述衬底，以形成凹槽，所述凹槽位于所述鳍的正下方并垂直穿过所述第二侧墙；
采用绝缘介质材料在所述凹槽内形成填充层，所述填充层相对的两外侧面分别与对应的所述第二侧墙的外侧面平齐，所述绝缘介质材料的导热率高于所述衬底的导热率；
刻蚀掉所述第二侧墙；
刻蚀多个所述牺牲层相对两端，以形成预定长度的填充空隙；
填充所述填充空隙，以形成所述内侧墙；
在所述衬底上选择外延出源极和漏极；
介质沉积形成第一介质层，所述第一介质层覆盖所述源极、漏极和所述假栅；
平坦化所述第一介质层，以去除硬掩膜并露出所述假栅；
去除所述假栅并进行导电纳米片的沟道释放，以去除所述牺牲层；
形成环绕式栅极，所述环绕式栅极环绕于多个所述复合式纳米片的周侧。
2.根据权利要求1所述的制备方法，其特征在于，所述刻蚀所述衬底，以形成凹槽的步骤包括：
根据所述鳍的宽度确定所述凹槽的宽度，并在所述衬底的上表面选择性各向同性刻蚀所述衬底，以形成所述凹槽。
3.根据权利要求1所述的制备方法，其特征在于，所述采用绝缘介质材料在所述凹槽内形成填充层的步骤包括：
采用所述绝缘介质材料在已形成的结构表面生长预备层，所述预备层填充所述凹槽并覆盖所述第二侧墙和所述硬掩膜的侧面；
采用等离子各向异性回刻所述预备层，以形成所述填充层。
4.根据权利要求1所述的制备方法，其特征在于，所述刻蚀掉所述第二侧墙的步骤进一步包括：
刻蚀掉位于所述第二侧墙正下方的所述填充层，以使刻蚀后的填充层相对的两外侧面分别与所述鳍上相应的外侧面平齐。
5.根据权利要求1所述的制备方法，其特征在于，在所述衬底的一表面上形成鳍、假栅、第一侧墙和硬掩膜的步骤进一步包括：
在所述衬底的一表面上形成鳍之后，在所述衬底的一表面上形成浅槽隔离，所述浅槽隔离位于所述鳍的相对两侧，所述假栅位于所述浅槽隔离的上方并与所述浅槽隔离接触；
在所述鳍上形成氧化介质层，所述氧化介质层位于所述假栅和所述鳍之间并与所述浅槽隔离接触。
6.根据权利要求5所述的制备方法，其特征在于，所述形成环绕式栅极的步骤包括：
在去除假栅和所述氧化介质层所形成的栅空腔的内壁上生长高K介电层；
通过栅极材料填充所述栅空间中剩余的空间，以形成所述环绕式栅极。
7.根据权利要求1所述的制备方法，其特征在于，在所述形成环绕式栅极的步骤之后，所述制备方法还包括：
沉积介质材料，以形成第二介质层，所述第二介质层覆盖所述第一介质层和所述环绕式栅极；
对所述第一介质层和所述第二介质层进行刻蚀，以形成接触孔并露出所述源极、所述环绕式栅极和漏极；
在所述接触孔内填充导电材料，引出接触电极。
8.根据权利要求1至7中任一项所述的制备方法，其特征在于，所述绝缘介质材料包括：氮化铝、氮化硼和碳化硅中的至少一种。
9.一种采用如权利要求1至8任一项所述的制备方法制备的半导体器件，其特征在于，包括：衬底；
纳米堆叠结构，所述纳米堆叠结构设置在所述衬底的上方；所述纳米堆叠结构包括多个导电纳米片，多个所述导电纳米片与衬底的表面平行；
环绕式栅极，所述环绕式栅极环绕于多个所述导电纳米片的周侧；
第一侧墙，所述第一侧墙位于所述纳米堆叠结构上方；
内侧墙，多个所述内侧墙与多个导电纳米片沿垂直于所述衬底的方向交替堆叠，所述内侧墙和所述第一侧墙均位于所述环绕式栅极相对的两侧；
源极和漏极，源极和漏极分别位于纳米堆叠结构的相对的两侧与所述衬底相接触，多个所述导电纳米片分别与源极和漏极电接触；
以及填充层，所述填充层位于所述纳米堆叠结构的下方并与所述衬底相接触，所述内侧墙与所述填充层相接触。
10.根据权利要求9所述的半导体器件，其特征在于，所述半导体器件还包括：保护介质层和三组接触电极；
所述保护介质层覆盖所述源极、所述漏极和所述环绕式栅极，所述接触电极贯穿所述保护介质层，三组所述接触电极分别与所述源极、所述漏极和所述环绕式栅极电接触。
CN202211533953.5A 2022-11-30 2022-11-30 半导体器件及其制备方法 Active CN115831876B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211533953.5A CN115831876B (zh) 2022-11-30 2022-11-30 半导体器件及其制备方法
PCT/CN2023/134324 WO2024114575A1 (zh) 2022-11-30 2023-11-27 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211533953.5A CN115831876B (zh) 2022-11-30 2022-11-30 半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN115831876A true CN115831876A (zh) 2023-03-21
CN115831876B CN115831876B (zh) 2024-04-19

Family

ID=85544813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211533953.5A Active CN115831876B (zh) 2022-11-30 2022-11-30 半导体器件及其制备方法

Country Status (2)

Country Link
CN (1) CN115831876B (zh)
WO (1) WO2024114575A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116487266A (zh) * 2023-04-25 2023-07-25 北京北方华创微电子装备有限公司 半导体器件的制造方法
WO2024114575A1 (zh) * 2022-11-30 2024-06-06 中国科学院微电子研究所 半导体器件及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400858A (zh) * 2013-08-02 2013-11-20 清华大学 绝缘体上三维半导体器件及其形成方法
CN103515430A (zh) * 2012-06-19 2014-01-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制造方法
US20140291752A1 (en) * 2013-03-26 2014-10-02 Tsinghua University Memory structure and method for forming same
US20150294921A1 (en) * 2014-04-10 2015-10-15 Lakshminarayan Viswanathan Semiconductor devices with a thermally conductive layer and methods of their fabrication
CN106298921A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应晶体管及其形成方法
CN107464840A (zh) * 2016-06-03 2017-12-12 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN109599335A (zh) * 2018-12-27 2019-04-09 中国科学院微电子研究所 环栅纳米线晶体管及其制备方法
CN110246899A (zh) * 2019-06-05 2019-09-17 华东师范大学 一种具有双层侧墙结构的纳米片环栅场效应晶体管
CN110277316A (zh) * 2018-03-13 2019-09-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110767607A (zh) * 2018-07-26 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20200388544A1 (en) * 2019-06-05 2020-12-10 International Business Machines Corporation Complementary metal oxide semiconductor device having fin field effect transistors with a common metal gate
CN114927555A (zh) * 2022-04-01 2022-08-19 中国科学院微电子研究所 一种半导体器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461114B2 (en) * 2014-12-05 2016-10-04 Samsung Electronics Co., Ltd. Semiconductor devices with structures for suppression of parasitic bipolar effect in stacked nanosheet FETs and methods of fabricating the same
CN115831876B (zh) * 2022-11-30 2024-04-19 中国科学院微电子研究所 半导体器件及其制备方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515430A (zh) * 2012-06-19 2014-01-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制造方法
US20140291752A1 (en) * 2013-03-26 2014-10-02 Tsinghua University Memory structure and method for forming same
CN103400858A (zh) * 2013-08-02 2013-11-20 清华大学 绝缘体上三维半导体器件及其形成方法
US20150294921A1 (en) * 2014-04-10 2015-10-15 Lakshminarayan Viswanathan Semiconductor devices with a thermally conductive layer and methods of their fabrication
CN106298921A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应晶体管及其形成方法
CN107464840A (zh) * 2016-06-03 2017-12-12 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN110277316A (zh) * 2018-03-13 2019-09-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110767607A (zh) * 2018-07-26 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109599335A (zh) * 2018-12-27 2019-04-09 中国科学院微电子研究所 环栅纳米线晶体管及其制备方法
CN110246899A (zh) * 2019-06-05 2019-09-17 华东师范大学 一种具有双层侧墙结构的纳米片环栅场效应晶体管
US20200388544A1 (en) * 2019-06-05 2020-12-10 International Business Machines Corporation Complementary metal oxide semiconductor device having fin field effect transistors with a common metal gate
CN114927555A (zh) * 2022-04-01 2022-08-19 中国科学院微电子研究所 一种半导体器件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024114575A1 (zh) * 2022-11-30 2024-06-06 中国科学院微电子研究所 半导体器件及其制备方法
CN116487266A (zh) * 2023-04-25 2023-07-25 北京北方华创微电子装备有限公司 半导体器件的制造方法
CN116487266B (zh) * 2023-04-25 2024-08-23 北京北方华创微电子装备有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
WO2024114575A1 (zh) 2024-06-06
CN115831876B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
CN109411352B (zh) 纳米片场效应晶体管中的内间隙壁形成
US10964823B2 (en) Semiconductor structure and method for forming same
CN115831876B (zh) 半导体器件及其制备方法
US20200343378A1 (en) Semiconductor devices
CN110277316A (zh) 半导体结构及其形成方法
JP2008166696A (ja) リセスチャネルを有するトランジスタ及びその製造方法
WO2022048135A1 (zh) 带自对准隔离部的纳米线/片器件及制造方法及电子设备
CN110600371A (zh) 多晶硅填充方法、半导体器件制作方法及半导体器件
TWI722790B (zh) 記憶體裝置
CN111755333A (zh) 一种纳米片场效应晶体管及其制备方法
TW202042292A (zh) 半導體裝置及其形成方法
KR20180051866A (ko) 반도체 장치 및 그 제조 방법
CN103839820A (zh) 半导体器件制造方法
TW201816896A (zh) 製造用於n7/n5及超出的鰭式電晶體之空氣空隙間隔壁的方法
KR20200137405A (ko) 반도체 장치
TWI820678B (zh) 半導體結構與其製作方法
WO2021213115A1 (zh) 具有u形结构的半导体器件及其制造方法及电子设备
US11217676B1 (en) Antenna-free high-k gate dielectric for a gate-all-around transistor and methods of forming the same
CN111952357B (zh) 半导体器件及其形成方法
CN111952367B (zh) 半导体结构及其形成方法
CN112071912A (zh) 一种半导体器件及其制造方法、电子设备
TWI831279B (zh) 半導體裝置及其形成方法
JP2011014750A (ja) 半導体装置及びその製造方法
WO2023137970A1 (zh) 半导体结构及其制备方法
CN112086355B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant