CN113964202B - 环栅器件制备的测试方法与系统 - Google Patents
环栅器件制备的测试方法与系统 Download PDFInfo
- Publication number
- CN113964202B CN113964202B CN202111196555.4A CN202111196555A CN113964202B CN 113964202 B CN113964202 B CN 113964202B CN 202111196555 A CN202111196555 A CN 202111196555A CN 113964202 B CN113964202 B CN 113964202B
- Authority
- CN
- China
- Prior art keywords
- stress
- raman
- test
- channel
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 238000010998 test method Methods 0.000 title claims description 9
- 238000012360 testing method Methods 0.000 claims abstract description 267
- 238000000034 method Methods 0.000 claims abstract description 121
- 238000001069 Raman spectroscopy Methods 0.000 claims abstract description 118
- 230000008569 process Effects 0.000 claims abstract description 95
- 230000008859 change Effects 0.000 claims abstract description 20
- 238000001237 Raman spectrum Methods 0.000 claims description 105
- 239000000463 material Substances 0.000 claims description 69
- 239000000758 substrate Substances 0.000 claims description 47
- 238000012545 processing Methods 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 16
- 230000035515 penetration Effects 0.000 claims description 16
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 9
- 239000002210 silicon-based material Substances 0.000 claims description 9
- 238000004458 analytical method Methods 0.000 abstract description 3
- 230000006872 improvement Effects 0.000 abstract description 3
- 238000000407 epitaxy Methods 0.000 abstract description 2
- 229910000861 Mg alloy Inorganic materials 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 17
- 239000002070 nanowire Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 14
- 238000001228 spectrum Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910008045 Si-Si Inorganic materials 0.000 description 7
- 229910006990 Si1-xGex Inorganic materials 0.000 description 7
- 229910007020 Si1−xGex Inorganic materials 0.000 description 7
- 229910006411 Si—Si Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种环栅器件制备的测试方法与系统，其中，将拉曼测试装置引入到环栅器件制备的工艺环节，进而，能够在生长外延层后、刻蚀鳍片后、源漏外延(且伪栅极被去除)、释放牺牲层后、HKMG包裹沟道后等至少之一时间点对沟道对应位置的应力进行测试，在此基础上，测试结果可反应出沟道对应位置应力随制备工艺环节的变化。其中，由于拉曼测试装置的测试光的光斑面积较小，进而，可在测试中表征出较小尺寸的结构应力，同时，该过程中，也不会对样品表面产生损伤。可见，本发明能够在无损的情况下准确对各工艺环节下沟道对应位置的应力进行测试与表征，为制备工艺的进一步分析与改进提供准确、充分的依据。
Description
技术领域
本发明涉及半导体器件的制备领域，尤其涉及一种环栅器件制备的测试方法与系统。
背景技术
晶体管，可理解为用半导体材料制作的电流开关结构。例如：源极(半导体)与漏极(半导体)之间，可设有栅极(金属)，进而，可利用栅极来控制电流在源极与漏极之间的通断。其中一种晶体管为GAA晶体管。GAA全称为Gate-All-Around，是一种环绕式栅极技术，GAA晶体管也可叫做GAAFET、环栅器件等。
现有相关技术中，在制备半导体器件的过程中，可采用XRD(即X-raydiffraction，可理解为X射线衍射仪技术)对应力进行测试，从而表征出应力水平，也可采用TEM(即Transmission Electron Microscope，可理解为透射电子显微镜)对应力进行测试，从而表征出应力水平。
然而，XRD的光斑面积较大，适用于较大范围的测量，但是，环栅器件(GAA)的特征尺寸远远小于XRD的光斑，因此XRD难以做到准确的测量。同时，TEM易于对测试对象造成损伤。可见，现有技术中，无法在无损的情况下准确对环栅器件中的应力(例如沟道应力)进行测试与表征。
发明内容
本发明提供一种环栅器件制备的测试方法与系统，以解决无法在无损的情况下准确对环栅器件中的应力(例如沟道应力)进行测试与表征的问题。
根据本发明的第一方面，提供了一种环栅器件制备的测试方法，包括以下至少之一：
在衬底上生长外延层之后，利用拉曼测试装置的测试光入射并测试所述外延层与所述衬底中至少部分位置的初始应变，得到初始应变信息；所述外延层包括层叠的牺牲材料层与沟道材料层；
在对所述衬底与所述外延层图案化，以形成鳍片后，利用拉曼测试装置的测试光入射并测试所述鳍片中至少部分位置的应力和/或应力变化，得到第一应力信息；所述鳍片包括牺牲层，以及纳米线形状的沟道层；
在所述鳍片被刻蚀出源区与漏区，源区与漏区外延出源区材料层与漏区材料层，且鳍片外的伪栅极被去除后，利用拉曼测试装置的测试光入射并测试剩余鳍片的应力和/或应力变化，得到第二应力信息；
在剩余鳍片中的牺牲层被释放，以利用所述沟道层作为沟道后，利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第三应力信息；
在栅介质层与金属栅包裹所述沟道后，利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第四应力信息。
可选的，利用拉曼测试装置的测试光入射并测试所述外延层与所述衬底中至少部分位置的初始应变，得到初始应变信息，包括：
利用所述拉曼测试装置的一种或多种不同波长的测试光分别入射生长所述外延层后形成的结构，并利用所述拉曼测试装置采集对应的一组初始拉曼光谱，其中，若采用不同波长的测试光，则不同波长的测试光的穿透深度不同；
基于所述初始拉曼光谱，确定所述初始应变信息。
可选的，利用拉曼测试装置的测试光入射并测试所述鳍片中至少部分位置的应力和/或应力变化，得到第一应力信息，包括：
利用拉曼测试装置面扫图案化之后所形成的结构，并对扫描结果进行成像，得到目标图像；
在所述目标图像中定位出所述鳍片的位置，得到目标位置信息；
根据所述目标位置信息，利用所述拉曼测试装置的一种或多种不同波长的测试光入射至所述鳍片的至少部分位置，并利用所述拉曼测试装置采集对应的一组第一拉曼光谱，其中，若采用不同波长的测试光，则不同波长的测试光的穿透深度不同；
基于所述第一拉曼光谱，确定所述第一应力信息。
可选的，基于所述第一拉曼光谱，确定所述第一应力信息，包括：
基于所述第一拉曼光谱，确定所述鳍片中对应位置的第一形变信息；
根据所述第一形变信息与所述初始形变信息，计算所述鳍片中对应位置的应力变化，得到所述第一应力信息的部分或全部内容。
可选的，利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第二应力信息，包括：利用所述拉曼测试装置的一种或多种不同波长的测试光入射至剩余鳍片的至少部分位置，并利用所述拉曼测试装置采集对应的一组第二拉曼光谱；基于所述第二拉曼光谱，确定所述第二应力信息；
利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第三应力信息，包括：利用所述拉曼测试装置的一种或多种不同波长的测试光入射至所述沟道的位置，并利用所述拉曼测试装置采集对应的一组第三拉曼光谱；基于所述第三拉曼光谱，确定所述第三应力信息；
利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第四应力信息，包括：利用所述拉曼测试装置的一种或多种不同波长的测试光入射至所述沟道，并利用所述拉曼测试装置采集对应的一组第四拉曼光谱；基于所述第四拉曼光谱，确定所述第四应力信息；
其中，若采用不同波长的测试光，则不同波长的测试光的穿透深度不同。
可选的，所述的测试方法，还包括：
基于所确定的应力信息，分析相应工艺环节对沟道应力的影响。
可选的，所述的测试方法，还包括：
获取采用不同工艺条件实施同一工艺环节后所确定的不同的应力信息；
比对所述不同的应力信息，分析不同工艺条件对沟道对应位置应力的影响。
可选的，所述沟道材料层为硅材料层，所述牺牲材料层为锗硅材料层，所述沟道层为硅层，所述牺牲层为锗硅层，所述衬底为硅衬底。
根据本发明的第二方面，提供了一种环栅器件制备的测试系统，包括：拉曼测试装置与数据处理装置；所述数据处理装置独立于所述拉曼测试装置，并与所述拉曼测试装置连接，或者：所述数据处理装置集成于所述拉曼测试装置；
所述拉曼测试装置用于实施以下至少之一：
在衬底上生长外延层之后，利用一种或多种不同波长的测试光分别入射生长所述外延层后形成的结构，并采集对应的一组初始拉曼光谱；所述外延层包括层叠的牺牲材料层与沟道材料层；
在对所述衬底与所述外延层图案化，以形成鳍片后，利用一种或多种不同波长的测试光入射至所述鳍片的至少部分位置，并采集对应的一组第一拉曼光谱；所述鳍片包括牺牲层，以及纳米线形状的沟道层；
在所述鳍片被刻蚀出源区与漏区，源区与漏区外延出源区材料层与漏区材料层，且鳍片外的伪栅极被去除后，利用拉曼测试装置的测试光入射剩余鳍片的至少部分位置，并利用所述拉曼测试装置采集对应的一组第二拉曼光谱；
在剩余鳍片中的牺牲层被释放，以利用所述沟道层作为沟道后，利用一种或多种不同波长的测试光入射至所述沟道的位置，并采集对应的一组第三拉曼光谱；
在栅介质层与金属栅包裹所述沟道后，利用一种或多种不同波长的测试光入射至所述沟道，并采集对应的一组第四拉曼光谱；
所述数据处理装置用于：
若所述拉曼测试装置采集到所述初始拉曼光谱，则：基于所述初始拉曼光谱，确定初始应变信息，所述初始应变信息匹配于所述外延层与所述衬底中至少部分位置的初始应变，得到初始应变信息；
若所述拉曼测试装置采集到所述第一拉曼光谱，则：基于所述第一拉曼光谱，确定第一应力信息，所述第一应力信息匹配于所述鳍片中至少部分位置的应力和/或应力变化；
若所述拉曼测试装置采集到所述第二拉曼光谱，则：基于所述第二拉曼光谱，确定第二应力信息，所述第二应力信息匹配于对应时刻剩余鳍片中至少部分位置的应力和/或应力变化；
若所述拉曼测试装置采集到所述第三拉曼光谱，则：基于所述第三拉曼光谱，确定第三应力信息，所述第三应力信息匹配于对应时刻所述沟道的应力和/或应力变化；
若所述拉曼测试装置采集到所述第四拉曼光谱，则：基于所述第四拉曼光谱，确定第四应力信息，所述第四应力信息匹配于对应时刻所述沟道的应力和/或应力变化。
可选的，所述拉曼测试装置还用于：
面扫所述衬底与所述外延层图案化之后所形成的结构，并对扫描结果进行成像，得到目标图像；
所述数据处理装置还用于：
在所述目标图像中定位出所述鳍片或沟道的位置，得到目标位置信息，并以所述目标位置信息作为所述拉曼测试装置入射测试光的依据。
可选的，所述数据处理装置还用于：
基于所述第一应力信息、所述第二应力信息、所述第三应力信息、所述第四应力信息中至少之一，分析相应工艺环节对沟道应力的影响。
可选的，所述数据处理装置还用于：
获取采用不同工艺条件实施同一工艺环节后所确定的不同的应力信息；
比对所述不同的应力信息，分析不同工艺条件对沟道对应位置应力的影响。
本发明提供的环栅器件制备的测试方法与系统中，将拉曼测试装置引入到环栅器件制备过程的至少一个环节，进而，能够在生长外延层后、形成鳍片后、源漏外延(且伪栅极被去除)后、释放牺牲层后、HKMG包裹沟道后等至少一个时间点(也可不限于此处举例的时间点)对沟道对应位置的应力进行测试，在此基础上，测试结果可反应出沟道对应位置应力随制备工艺环节的变化。其中，由于拉曼测试装置的测试光的光斑面积较小(例如远小于XRD，可达到200nm)，进而，可在测试中表征出较小尺寸的结构应力(及其变化)，同时，该过程中，也不会对样品表面产生损伤。可见，本发明能够在无损的情况下准确对相应工艺环节下沟道对应位置的应力进行测试与表征，为制备工艺的进一步分析与改进提供准确、充分的依据。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例中环栅器件制备的测试方法的流程示意图一；
图2a是生长外延层后的结构示意图；
图2b是形成鳍片后的结构示意图；
图2c是制作伪栅极后的结构示意图；
图2d是刻蚀源区域漏区后的结构示意图；
图2e是外延源区材料层与漏区材料层后的结构示意图；
图2f与图2g是去除伪栅极后的结构示意图；
图2h是释放牺牲层后的结构示意图；
图2i与图2j是沉积栅介质层与金属栅之后的结构示意图；
图3是本发明一举例中步骤S201中532nm激光下测得的拉曼光谱；
图4是本发明一举例中步骤S201中405nm激光下测得的拉曼光谱；
图5是本发明一举例中步骤S201中325nm激光下测得的拉曼光谱；
图6是本发明一举例中步骤S202中532nm激光下测得的拉曼光谱；
图7是本发明一举例中步骤S202中532nm激光下测得的拉曼光谱；
图8是本发明一实施例中环栅器件制备的测试方法的流程示意图二；
图9是本发明一实施例中环栅器件制备的测试方法的流程示意图三；
图10是本发明一实施例中环栅器件制备的测试系统的构造示意图一；
图11是本发明一实施例中环栅器件制备的测试系统的构造示意图二。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明说明书的描述中，需要理解的是，术语“上部”、“下部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明说明书的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本发明的描述中，“多个”的含义是多个，例如两个，三个，四个等，除非另有明确具体的限定。
在本发明说明书的描述中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
本发明实施例所涉及的环栅器件，可理解为其沟道采用纳米线(或可理解为纳米管)的形状，并且，本发明实施例所提供的环栅器件制备的测试方法与系统可应用于对任意环栅器件制备过程进行测试，不论工艺条件如何设计，均可作为本发明实施例的一种方案。
以图10与图11为例，为实现本发明实施例中的环栅器件制备的测试方法，需采用拉曼测试装置，其可理解为一种基于拉曼光谱而实现测试的装置，其中的拉曼光谱，可表征为Raman spectra，其是一种散射光谱。具体方案中，可选择具有单点光谱测量与面扫成像功能的拉曼测试装置。
本领域任意已有或改进的拉曼测试装置，均可应用于本发明实施例而作为一种可选方案。
为便于说明，以图1为例，环栅器件制备工艺的步骤(也可理解为工艺环节)可例如包括其中的步骤S101、S102、S103、S104、S105，实际的制备工艺中，可不限于该些步骤。对应的，环栅器件制备的测试方法中，可实施步骤S201、S202、S203、S204、S205中至少之一。一种具体的方案中，可兼而实施步骤S201、S202、S203、S204、S205。
环栅器件的制备工艺，可以包括：
S101：在衬底上生长外延层；
生长后的结构可例如图2a所示，其中，衬底32可以为硅衬底，其上可生长出层叠的沟道材料层311与牺牲材料层312，从而形成外延层31，图中示意了两层沟道材料层311与两层牺牲材料层312，同时，沟道材料层311可以为硅材料层，牺牲材料层可以为锗硅材料层，在其他方案中，也可采用氧化硅、多晶硅等，实际工艺中，沟道材料层、牺牲材料层的层数、厚度、长度、宽度、材料等均可以任意变化，生长的工艺参数、工艺设备等也可以任意变化。
对应于步骤S101，环栅器件制备的测试方法可以包括：
在步骤S101之后，实施步骤S201：利用拉曼测试装置的测试光入射并测试所述外延层与所述衬底中至少部分位置的初始应变，得到初始应变信息。
其中所提到的所述外延层与所述衬底中至少部分位置，可以是其中部分或全部的牺牲材料层、部分或全部的沟道材料层、衬底，例如：可以是其中部分的硅材料层、锗硅材料层。
进一步的，步骤S201具体可以包括：
利用所述拉曼测试装置的一种或多种不同波长的测试光分别入射生长所述外延层后形成的结构，并利用所述拉曼测试装置采集对应的一组初始拉曼光谱，
基于所述初始拉曼光谱，确定所述初始应变信息。
以上及后文中提到的“不同波长的测试光”，可理解为：若采用不同波长的测试光，则不同波长的测试光的穿透深度不同，即此处的不同波长需满足穿刺深度不同的要求；具体的，由于穿透深度不同，测试光可入射至不同的结构层(该结构层可例如：作为牺牲材料层312的锗硅材料层、衬底32、作为沟道材料层311的硅材料层、作为牺牲层331的锗硅层、作为沟道层332的硅层、沟道37的硅、鳍片33下的基底35等等)。
波长的选择可以主要根据其穿透深度进行选择，由于结构上各结构层(例如沟道材料层、沟道层、沟道、以及牺牲材料层、牺牲层等)是多层堆叠的，长波长的光源主要用在较底层应力的测量上，短波长主要用于顶层的测量。
一种举例中，步骤S201中，可分别采用532nm(穿透深度例如为1μm左右)、405nm(穿透深度例如为100nm左右)和325nm(穿透深度例如为10nm左右)波长的激光作为拉曼测试(即Raman测试)的光源。其他步骤中对波长的选择也可采用该选择，也可不采用该选择。
其中，初始应变(也可理解为初始应变状态)可理解为：没有做任何的微纳加工时晶片wafer(例如图2所示结构)的应变状态。具体的，应变状态可以主要由晶格常数来定义，Si的晶格常数为
，Ge的晶格常数为
一种举例后，晶片wafer(例如图2所示结构)可以为Si/Si0.7Ge0.3/Si这样的层叠结构。进而：
对于Si0.7Ge0.3层，理论上，如果其没有任何应变，其晶格常数应该为aSi0.7Ge0.3＝0.7asi+0.3aGe＝
，现在这层Si0.7Ge0.3是在Si衬底(即衬底32)上外延生长的，那么其就被压缩从而具有Si的晶格，因此这层材料具有压应变，应变程度例如可以为(5.431-5.4991)/5.431＝-1.25％。
在实际测量中，所得到的Si0.7Ge0.3层的应变状态可例如为-1.3％，与理论数据吻合较好。
对于顶层Si(即顶层的硅材料层311)，其虽然是在Si0.7Ge0.3外延生长的，但这层Si0.7Ge0.3的晶格已被压缩到与衬底Si一致，因此顶层Si与Si0.7Ge0.3之间没有晶格失配，因此不存在应变。具体的测试结果中，顶层Si中可以没有任何应变。
以图3所体现的频谱测试结果为例，532nm激光波长下测到的拉曼光谱(即Raman光谱)，主要用于分析Si1-xGex层的应变。其中示意了Raw data(即原始数据)的曲线、Cumulative Fit Peak(即累积拟合峰值)的曲线、Fit Peak1(即拟合峰值1)的曲线，以及Fit Peak2(即拟合峰值2)的曲线，在图3中，部分曲线的部分曲线段显示为相重合，进而，可能未能充分、清楚体现出整个曲线。
其中，晶片wafer(例如图2所示结构)的Raman光谱经过Lorentz拟合后，包括两个峰，一个是来自衬底的Si-Si峰，其强度大，另一个是来自Si1-xGex的Si-Si峰，强度较小。两个峰之间位置的不同包含了Si1-xGex层的Ge组分和应变信息。
Si1-xGex中的应变公式为：Δω＝ax+bε
其中，a＝66.4cm-1，b＝830cm-1。
Si中的应变公式为：
Δω＝cε
其中，c＝733cm-1。
测量中使用的样品，Ge组分为30％，即x＝0.3，计算所得应变为-1.3％，其中负号表示压应变。
以图4所体现的频谱测试结果为例，其为405nm激光波长下测到的拉曼光谱(即Raman光谱)，与上述计算方法相同，计算所得应变为-1.17％，其中负号表示压应变。由于穿透深度更浅，所得的SiGe峰信号强度更高，405nm波长下测到的应变信息更加靠近表面，更加准确。
以图5所体现的频谱测试结果为例，325nm激光波长下测到的光谱主要用于分析顶层Si的应变。其中示意了Raw data(即原始数据)的曲线、Fit Peak(即拟合峰值)的曲线。
其中，Raman光谱经过Lorentz拟合之后，只有一个峰，可参照Fit Peak(即拟合峰值)的曲线理解，由于325nm激光的穿透深度有限(10nm)，可以判断该信号来自顶层Si，其峰位置相对于标准Si峰(520.7cm-1)没有明显位移，表明顶层Si中没有发生应变。
步骤S101之后，环栅器件的制备工艺，可以包括：
S102：对所述衬底与所述外延层图案化，以形成鳍片。
其中图案化的过程可例如包括对图2a所示的衬底32、外延层31进行刻蚀，从而刻蚀出鳍片33，例如可进行EBL(可理解为电子束曝光)处理和/或刻蚀(即etch)。
对应于外延层的层叠形式，鳍片33可以包括层叠的牺牲层331与纳米线形状的沟道层332。在图示的方案中，沟道层是基于对沟道材料层的刻蚀而形成的，牺牲层是基于对牺牲材料层的刻蚀而形成的，另部分方案中，部分沟道层也可能是基于对衬底的刻蚀而形成的。其中，鳍片33可位于基底35上，基底35可以为衬底32，也可能是衬底32的一部分。
对应于步骤S102，环栅器件制备的测试方法可以包括：
在步骤S102之后，实施步骤S202：利用拉曼测试装置的测试光入射并测试所述鳍片中至少部分位置的应力和/或应力变化，得到第一应力信息。
进而，其中的第一应力信息，可以为匹配于(或可理解为能够表征)对应应力和/或应力变化的任意信息。
其中所提到的鳍片中至少部分位置，可以是其中部分或全部的牺牲层、部分或全部的沟道层、基底，例如：可以是其中部分的硅层、锗硅层。
一种进一步的方案中，为测量鳍片、纳米线等的应力，由于制备过程中所形成器件的尺寸很小，难以准确测量到片、纳米线等的位置，因此需对器件区域进行面扫成像，确定鳍片、纳米线的位置，然后再对鳍片、纳米线进行单点测量，得到其Raman光谱，然后对光谱进行分析得到Nanowire中的应变情况。
故而，步骤S102可以包括：
利用拉曼测试装置面扫图案化之后所形成的结构，并对扫描结果进行成像，得到目标图像；
在所述目标图像中定位出所述鳍片的位置，得到目标位置信息；
根据所述目标位置信息，利用所述拉曼测试装置的一种或多种不同波长的测试光入射至所述鳍片的至少部分位置，并利用所述拉曼测试装置采集对应的一组第一拉曼光谱，其中，若采用不同波长的测试光，则不同波长的测试光的穿透深度不同；
基于所述第一拉曼光谱，确定所述第一应力信息。
其中的目标位置信息，可理解为能够对鳍片、纳米线、沟道层(或沟道)等至少之一位置进行描述的任意信息，基于目标位置信息，可控制拉曼测试装置的入射位置、方向等。
该目标位置信息可以仅引用于步骤S202，也可应用于后续步骤S203、S204、S205中对沟道的定位，进而，在该些步骤中，可无需对沟道重新进行定位，部分方案中，也可在后续步骤S203、S204、S205中利用类似的方式重新对沟道进行定位，进而基于重新定位的目标位置信息，控制测试光的入射位置、方向等。
其中，在所述目标图像中定位出所述鳍片的位置，得到目标位置信息的过程可例如是图10、图11所示的数据处理装置42算出来的，拉曼测试装置41也可以是在其控制下确定入射位置的。同时，也不排除人工计算、控制或采用其他装置进行计算、控制的方案。
在晶片wafer被图案化后，由于鳍片尺寸很小(例如几十个纳米)，难以保持晶片wafer时的应变状态，应力会释放掉，因此基于步骤S202可测到的沟道中的应力为释放后剩余的应力。
具体的，确定第一应力信息的过程可例如：基于所述第一拉曼光谱，确定所述鳍片中对应位置(例如硅层、锗硅层)的第一形变信息；根据所述第一形变信息与所述初始形变信息，计算所述鳍片中对应位置的应力变化，得到所述第一应力信息的部分或全部内容。
以图6所示为例，其为532nm激光波长下测到的Nanowire的拉曼光谱，其中示意了累积拟合峰值(即累积拟合峰值)的曲线，以及原始数据(即Raw Data)的曲线；
光谱经过Lorentz拟合后，包括两个峰，一个是来自衬底的Si-Si峰，一个是来自Nanowire的Si1-xGex层的Si-Si峰，由前面给出的公式，可以计算出Nanowire的Si1-xGex层中的应变为-1.06％，对比于前文中所举例的应变，剩余的应力占初始应力的81.5％，应力释放掉了18.5％。其可作为第一应力信息的部分或全部。
以图7为例，其示意了405nm激光波长下测到的Nanowire的拉曼光谱，光谱经过Lorentz拟合后，包括三个峰，一个是来自衬底的Si-Si峰，一个是来自Si1-xGex Nanowire的Si-Si峰，一个是来自Si Nanowire的Si-Si峰。
由前面给出的公式，可以计算出Si1-xGex Nanowire中的应变为-0.92％,剩余的应力占初始应力的78.6％，应力释放掉了21.4％。其可作为第一应力信息的部分或全部。
Si Nanowire中的应变为0.41％,Si在wafer是是没有应变的，在pattern成Nanowire后变为0.41％的张应变，这部分应变是由下层的SiGe应力释放，晶格扩张，从而给上层的Si带来的。
可见，在步骤S202的具体方案中，可结合Raman面扫成像和鳍片上(或可理解为纳米线、沟道层、牺牲层)的单点光谱测量，探究其中应力的剩余情况，此外，还可实现不同的尺寸(线的长度和宽度)下的应力情况。
环栅器件的制备工艺中，步骤S102之后，可以包括：
S103：在所述鳍片刻蚀出源区与漏区，在源区与漏区外延源区材料层与漏区材料层，并在外延后去除鳍片外的伪栅极；
其中的源区材料层与漏区材料层可以为锗硅，进而，步骤S103的过程即为外延锗硅源漏的过程；
S104：释放所述鳍片中的牺牲层，以利用所述沟道层作为沟道；
请参考图2c至图2f，步骤S103之前，还可包括：
在鳍片33外形成横跨鳍片33的伪栅极34，形成如图2c所示的结构；例如可淀积并刻蚀多晶硅，从而形成伪栅极；
然后，在步骤S103中，可在伪栅极34两侧的鳍片33刻蚀源漏区，形成如图2d所示的结构；
在步骤S103中，可在伪栅极34两侧的源漏区外延源区材料层与漏区材料层(即材料层36)，例如可通过EPI外延源区材料层与漏区材料层，形成如图2e所示的结构；
然后，可去除伪栅极34，形成如图2f与图2g所示的结构；
请参考图2h，在牺牲层被释放后，沟道层可作为沟道37，该沟道可以为硅沟道。若牺牲层为锗硅层，则可通过去除锗硅的工艺实现牺牲层的释放。
对应于步骤S103，环栅器件制备的测试方法可以包括：
在步骤S103之后，实施步骤S203：利用拉曼测试装置的测试光入射并测试剩余鳍片的应力和/或应力变化，得到第二应力信息
在步骤S104之后，实施步骤S204：利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第三应力信息。
进而，其中的第二应力信息、第三应力信息，可以为匹配于(或可理解为能够表征)对应应力和/或应力变化的任意信息。
进一步的方案中，步骤S203可以包括：利用所述拉曼测试装置的一种或多种不同波长的测试光入射至剩余鳍片的至少部分位置(例如剩余沟道层、剩余牺牲层)，并利用所述拉曼测试装置采集对应的一组第二拉曼光谱；基于所述第二拉曼光谱，确定所述第二应力信息。
步骤S204可以包括：利用所述拉曼测试装置的一种或多种不同波长的测试光入射至所述沟道，并利用所述拉曼测试装置采集对应的一组第三拉曼光谱；基于所述第三拉曼光谱，确定所述第三应力信息。
其中测试的具体过程可参照步骤S202中部分或全部过程理解，例如也可通过单点光谱的测量，得到对应的第二拉曼光谱。
环栅器件的制备工艺中，步骤S104之后，可以包括：
S104：沉积栅介质层与金属栅；
请参考图2i与图2j，所沉积的栅介质层38(例如HfO2)与金属栅39(例如TiN)可理解为HKMG，即：High-K Metal Gate。其中，沉积的工艺条件(例如厚度、材料、沉积方式、沉积时间等等)可根据需求任意变化。通过对栅介质层与金属栅的沉积，可使其包裹于沟道37。其中，沉积HKMG的过程可例如采用ALD(即：原子层沉积)的方式实现。
对应于步骤S104，环栅器件制备的测试方法可以包括：
在步骤S104之后，实施步骤S204：利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第四应力信息。
与步骤S203、S202中确定第二应力信息、第一应力信息的过程类似的，步骤S204具体可以包括：利用所述拉曼测试装置的一种或多种不同波长的测试光入射至所述沟道的位置，并利用所述拉曼测试装置采集对应的一组第四拉曼光谱；基于所述第四拉曼光谱，确定所述第四应力信息；
其中测试的具体过程可参照步骤S202中部分或全部过程理解，例如也可通过单点光谱的测量，得到对应的第四拉曼光谱。
以上方案中，基于拉曼光谱(例如初始拉曼光谱、第一拉曼光谱、第二拉曼光谱、第三拉曼光谱、第四拉曼光谱)，确定对应应力信息或初始应变信息的过程可利用图10、图11所示的数据处理装置42实现。
以上步骤S201至S205的过程中，将拉曼测试装置引入到环栅器件制备过程的各个环节，进而，能够在生长外延层后、形成鳍片后、释放牺牲层后、栅介质层与金属栅包裹沟道后、外延源漏后等时间点(也可不限于此处举例的时间点)沟道对应位置的应力进行测试，在此基础上，测试结果可反应出沟道对应位置应力随制备工艺环节的变化。其中，由于拉曼测试装置的测试光的光斑面积较小(例如远小于XRD，可达到200nm)，进而，可在测试中表征出较小尺寸的结构应力(及其变化)，同时，该过程中，也不会对样品表面产生损伤。可见，本发明能够在无损的情况下准确对各工艺环节下沟道对应位置的应力进行测试与表征，为制备工艺的进一步分析与改进提供准确、充分的依据。
其中所指的沟道对应位置，可以指沟道材料层、牺牲材料层、衬底、沟道层、牺牲层、衬底、基底等位置。
本发明实施例的测试方法还可进一步对应用各测试信息进行进一步的分析处理。
请参考图8，所述的测试方法，还包括：
S207：基于所确定的应力信息，分析相应工艺环节对沟道应力的影响。
其中，所确定的应力信息可以指所述第一应力信息、所述第二应力信息、所述第三应力信息、所述第四应力信息中至少之一
部分方案中，可对每个工艺环节的应力影响都做分析，部分方案中，也可仅对部分工艺环节的应力影响做分析。
进而，步骤S207具体可以包括以下至少之一：
基于所述第一应力信息，或者所述第一应力信息与所述初始应变信息，确定第一工艺环节对所述沟道层、所述牺牲层应力的影响；所述第一工艺环节包括：对所述衬底与所述外延层图案化的工艺环节(即步骤S102)；
基于所述第二应力信息，或者所述第二应力信息与所述第一应力信息，确定第二工艺环节对沟道层应力的影响；所述第二工艺环节包括：外延源漏的工艺环节(即步骤S103)；
基于第三应力信息，或者第三应力信息与所述第二应力信息，确定第三工艺环节对沟道应力的影响；所述第三工艺环节包括：释放所述鳍片中的牺牲层的工艺环节(即步骤S104)；
基于所述第四应力信息，或者所述第四应力信息与所述第三应力信息，确定第四工艺环节对沟道位置应力的影响；所述第四工艺环节包括：栅介质层与金属栅包裹所述沟道的工艺环节(即步骤S105)。
其中一种实施方式中，请参考图9，所述的测试方法，还包括：
S208：获取采用不同工艺条件实施同一工艺环节后所确定的不同的应力信息；
其中，所述不同的应力信息可以指以下任意之一：不同的第一应力信息、不同的第二应力信息、不同的第三应力信息、不同的第四应力信息；
S209：比对所述不同的应力信息，分析不同工艺条件对沟道对应位置应力的影响。
其中的工艺条件，可指与工艺环节相关联的任意工艺条件。进而，可便于分析到各工艺条件的变化对应力的影响，从而为工艺条件的合理选择提供依据。
针对于步骤S102的工艺环节，以上提及的工艺条件可例如包括以下至少之一：
所刻蚀的牺牲材料层的厚度、沟道材料层的厚度；刻蚀的方式；刻蚀的工艺参数；刻蚀采用的装置、牺牲材料层的材料，沟道材料层的材料，刻蚀图案(体现了其尺寸)等等；
进而，通过变化以上工艺条件，观察应力情况，可确定图案化的刻蚀过程各种工艺条件对应力的影响，从而找到最合适的工艺条件。例如可探究不同的尺寸纳米线(例如不同长度和宽度)下，应力的剩余情况。
针对于步骤S104的工艺环节，以上提及的工艺条件可例如包括以下至少之一：释放时采用干法或是湿法刻蚀；刻蚀的工艺参数等。
进而，通过变化以上工艺条件，观察应力情况，可确定释放过程中各种工艺条件对应力的影响，从而找到最合适的工艺条件。
针对于步骤S105的工艺环节，以上提及的工艺条件可例如：薄膜(即栅介质层、金属栅)的生长条件(例如温度、压强、气源的流速等)、薄膜的材料等；
进而，通过变化以上工艺条件，观察应力情况，可确定形成HKMG过程中各种工艺条件对应力的影响，从而找到最合适的工艺条件。
针对于步骤S103的工艺环节，以上提及的工艺条件可例如：源/漏的生长条件、源/漏的形状、掺杂浓度、沉淀的金属的尺寸、材料等等。
进而，通过变化以上工艺条件，观察应力情况，可确定外延源漏、沉淀金属等过程中，各种工艺条件对应力的影响，从而找到最合适的工艺条件。
请参考图10与图11，本发明实施例还提供了一种环栅器件制备的测试系统，包括：拉曼测试装置41与数据处理装置42；所述数据处理装置42独立于所述拉曼测试装置41，并与所述拉曼测试装置41连接，或者：所述数据处理装置42集成于所述拉曼测试装置41；
所述拉曼测试装置41用于实施一下至少之一：：
在衬底上生长外延层之后，利用一种或多种不同波长的测试光分别入射生长所述外延层后形成的结构，并采集对应的一组初始拉曼光谱；所述外延层包括层叠的牺牲材料层与沟道材料层；
在对所述衬底与所述外延层图案化，以形成鳍片后，利用一种或多种不同波长的测试光入射至所述鳍片的至少部分位置，并采集对应的一组第一拉曼光谱；所述鳍片包括牺牲层，以及纳米线形状的沟道层；
在所述鳍片被刻蚀出源区与漏区，源区与漏区分别外延出源区材料层与漏区材料层，且鳍片外的伪栅极被去除后，利用拉曼测试装置的测试光入射剩余鳍片的至少部分位置，并利用所述拉曼测试装置采集对应的一组第二拉曼光谱；
在剩余鳍片中的牺牲层被释放，以利用所述沟道层作为沟道后，利用一种或多种不同波长的测试光入射至所述沟道的位置，并采集对应的一组第三拉曼光谱；
在栅介质层与金属栅包裹所述沟道后，利用一种或多种不同波长的测试光入射至所述沟道，并采集对应的一组第四拉曼光谱；
在淀积金属以在沟道外形成栅极后，利用一种或多种不同波长的测试光入射至所述沟道，并采集对应的一组第四拉曼光谱；
所述数据处理装置42用于：
若所述拉曼测试装置采集到所述初始拉曼光谱，则：基于所述初始拉曼光谱，确定初始应变信息，所述初始应变信息匹配于所述外延层与所述衬底中至少部分位置的初始应变，得到初始应变信息；
若所述拉曼测试装置采集到所述第一拉曼光谱，则：基于所述第一拉曼光谱，确定第一应力信息，所述第一应力信息匹配于所述鳍片中至少部分位置的应力和/或应力变化；
若所述拉曼测试装置采集到所述第二拉曼光谱，则：基于所述第二拉曼光谱，确定第二应力信息，所述第二应力信息匹配于对应时刻剩余鳍片中至少部分位置的应力和/或应力变化；
若所述拉曼测试装置采集到所述第三拉曼光谱，则：基于所述第三拉曼光谱，确定第三应力信息，所述第三应力信息匹配于对应时刻所述沟道的应力和/或应力变化；
若所述拉曼测试装置采集到所述第四拉曼光谱，则：基于所述第四拉曼光谱，确定第四应力信息，所述第四应力信息匹配于对应时刻所述沟道的应力和/或应力变化。
所述拉曼测试装置还用于：
面扫所述衬底与所述外延层图案化之后所形成的结构，并对扫描结果进行成像，得到目标图像；
所述数据处理装置还用于：
在所述目标图像中定位出所述鳍片或沟道的位置，得到目标位置信息，并以所述目标位置信息作为所述拉曼测试装置入射测试光的依据。例如，可基于该目标位置信息控制拉曼测试装置的入射位置。
可选的，所述数据处理装置42还用于：
基于所确定的应力信息，分析相应工艺环节对沟道应力的影响。
可选的，所述数据处理装置42还用于：
获取采用不同工艺条件实施同一工艺环节后所确定的不同的应力信息，所述不同的应力信息指以下任意之一：不同的第一应力信息、不同的第二应力信息、不同的第三应力信息、不同的第四应力信息；
比对所述不同的应力信息，分析不同工艺条件对沟道对应位置应力的影响。
其中，与方法实施例相匹配的内容(包括技术手段、技术效果与各种变化)可参照方法实施例的相关描述理解，在此不再累述。
此外，部分举例中，以上所涉及的测试方法的各步骤，也可以是数据处理装置42控制、处理下(由拉曼测试装置配合)而实现的，即：数据处理装置42用于实施以上所涉及的测试方法。
在本说明书的描述中，参考术语“一种实施方式”、“一种实施例”、“具体实施过程”、“一种举例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (12)
1.一种环栅器件制备的测试方法，其特征在于，包括：
在衬底上生长外延层之后，利用拉曼测试装置的测试光入射并测试所述外延层与所述衬底中至少部分位置的初始应变，得到初始应变信息；所述外延层包括层叠的牺牲材料层与沟道材料层；
在对所述衬底与所述外延层图案化，以形成鳍片后，利用拉曼测试装置的测试光入射并测试所述鳍片中至少部分位置的应力和/或应力变化，得到第一应力信息；所述鳍片包括牺牲层，以及纳米线形状的沟道层；
在所述鳍片被刻蚀出源区与漏区，源区与漏区外延出源区材料层与漏区材料层，且鳍片外的伪栅极被去除后，利用拉曼测试装置的测试光入射并测试剩余鳍片的应力和/或应力变化，得到第二应力信息；
在剩余鳍片中的牺牲层被释放，以利用所述沟道层作为沟道后，利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第三应力信息；
在栅介质层与金属栅包裹所述沟道后，利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第四应力信息。
2.根据权利要求1所述的测试方法，其特征在于，利用拉曼测试装置的测试光入射并测试所述外延层与所述衬底中至少部分位置的初始应变，得到初始应变信息，包括：
利用所述拉曼测试装置的一种或多种不同波长的测试光分别入射生长所述外延层后形成的结构，并利用所述拉曼测试装置采集对应的一组初始拉曼光谱，其中，若采用不同波长的测试光，则不同波长的测试光的穿透深度不同；
基于所述初始拉曼光谱，确定所述初始应变信息。
3.根据权利要求1所述的测试方法，其特征在于，利用拉曼测试装置的测试光入射并测试所述鳍片中至少部分位置的应力和/或应力变化，得到第一应力信息，包括：
利用拉曼测试装置面扫图案化之后所形成的结构，并对扫描结果进行成像，得到目标图像；
在所述目标图像中定位出所述鳍片的位置，得到目标位置信息；
根据所述目标位置信息，利用所述拉曼测试装置的一种或多种不同波长的测试光入射至所述鳍片的至少部分位置，并利用所述拉曼测试装置采集对应的一组第一拉曼光谱，其中，若采用不同波长的测试光，则不同波长的测试光的穿透深度不同；
基于所述第一拉曼光谱，确定所述第一应力信息。
4.根据权利要求3所述的测试方法，其特征在于，基于所述第一拉曼光谱，确定所述第一应力信息，包括：
基于所述第一拉曼光谱，确定所述鳍片中对应位置的第一形变信息；
根据所述第一形变信息与所述初始应变信息，计算所述鳍片中对应位置的应力变化，得到所述第一应力信息的部分或全部内容。
5.根据权利要求3所述的测试方法，其特征在于，
利用拉曼测试装置的测试光入射并测试所述沟道层的应力和/或应力变化，得到第二应力信息，包括：利用所述拉曼测试装置的一种或多种不同波长的测试光入射至剩余鳍片的至少部分位置，并利用所述拉曼测试装置采集对应的一组第二拉曼光谱；基于所述第二拉曼光谱，确定所述第二应力信息；
利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第三应力信息，包括：利用所述拉曼测试装置的一种或多种不同波长的测试光入射至所述沟道，并利用所述拉曼测试装置采集对应的一组第三拉曼光谱；基于所述第三拉曼光谱，确定所述第三应力信息；
利用拉曼测试装置的测试光入射并测试所述沟道的应力和/或应力变化，得到第四应力信息，包括：利用所述拉曼测试装置的一种或多种不同波长的测试光入射至所述沟道，并利用所述拉曼测试装置采集对应的一组第四拉曼光谱；基于所述第四拉曼光谱，确定所述第四应力信息；
其中，若采用不同波长的测试光，则不同波长的测试光的穿透深度不同。
6.根据权利要求1至5任一项所述的测试方法，其特征在于，还包括：
基于所确定的应力信息，分析相应工艺环节对沟道应力的影响。
7.根据权利要求1至5任一项所述的测试方法，其特征在于，还包括：
获取采用不同工艺条件实施同一工艺环节后所确定的不同的应力信息；
比对所述不同的应力信息，分析不同工艺条件对沟道对应位置应力的影响。
8.根据权利要求1至5任一项所述的测试方法，其特征在于，所述沟道材料层为硅材料层，所述牺牲材料层为锗硅材料层，所述沟道层为硅层，所述牺牲层为锗硅层，所述衬底为硅衬底。
9.一种环栅器件制备的测试系统，其特征在于，包括：拉曼测试装置与数据处理装置；所述数据处理装置独立于所述拉曼测试装置，并与所述拉曼测试装置连接，或者：所述数据处理装置集成于所述拉曼测试装置；
所述拉曼测试装置用于实施以下测试：
在衬底上生长外延层之后，利用一种或多种不同波长的测试光分别入射生长所述外延层后形成的结构，并采集对应的一组初始拉曼光谱；所述外延层包括层叠的牺牲材料层与沟道材料层；
在对所述衬底与所述外延层图案化，以形成鳍片后，利用一种或多种不同波长的测试光入射至所述鳍片的至少部分位置，并采集对应的一组第一拉曼光谱；所述鳍片包括牺牲层，以及纳米线形状的沟道层；
在所述鳍片被刻蚀出源区与漏区，源区与漏区外延出源区材料层与漏区材料层，且鳍片外的伪栅极被去除后，利用拉曼测试装置的测试光入射剩余鳍片的至少部分位置，并利用所述拉曼测试装置采集对应的一组第二拉曼光谱；
在剩余鳍片中的牺牲层被释放，以利用所述沟道层作为沟道后，利用一种或多种不同波长的测试光入射至所述沟道的位置，并采集对应的一组第三拉曼光谱；
在栅介质层与金属栅包裹所述沟道后，利用一种或多种不同波长的测试光入射至所述沟道，并采集对应的一组第四拉曼光谱；
所述数据处理装置用于：
若所述拉曼测试装置采集到所述初始拉曼光谱，则：基于所述初始拉曼光谱，确定初始应变信息，所述初始应变信息匹配于所述外延层与所述衬底中至少部分位置的初始应变，得到初始应变信息；
若所述拉曼测试装置采集到所述第一拉曼光谱，则：基于所述第一拉曼光谱，确定第一应力信息，所述第一应力信息匹配于所述鳍片中至少部分位置的应力和/或应力变化；
若所述拉曼测试装置采集到所述第二拉曼光谱，则：基于所述第二拉曼光谱，确定第二应力信息，所述第二应力信息匹配于对应时刻剩余鳍片中至少部分位置的应力和/或应力变化；
若所述拉曼测试装置采集到所述第三拉曼光谱，则：基于所述第三拉曼光谱，确定第三应力信息，所述第三应力信息匹配于对应时刻所述沟道的应力和/或应力变化；
若所述拉曼测试装置采集到所述第四拉曼光谱，则：基于所述第四拉曼光谱，确定第四应力信息，所述第四应力信息匹配于对应时刻所述沟道的应力和/或应力变化。
10.根据权利要求9所述的测试系统，其特征在于，所述拉曼测试装置还用于：
面扫所述衬底与所述外延层图案化之后所形成的结构，并对扫描结果进行成像，得到目标图像；
所述数据处理装置还用于：
在所述目标图像中定位出所述鳍片或沟道的位置，得到目标位置信息，并以所述目标位置信息作为所述拉曼测试装置入射测试光的依据。
11.根据权利要求9所述的测试系统，其特征在于，所述数据处理装置还用于：
基于所确定的应力信息，分析相应工艺环节对沟道应力的影响。
12.根据权利要求9所述的测试系统，其特征在于，所述数据处理装置还用于：
获取采用不同工艺条件实施同一工艺环节后所确定的不同的应力信息；
比对所述不同的应力信息，分析不同工艺条件对沟道对应位置应力的影响。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111196555.4A CN113964202B (zh) | 2021-10-14 | 2021-10-14 | 环栅器件制备的测试方法与系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111196555.4A CN113964202B (zh) | 2021-10-14 | 2021-10-14 | 环栅器件制备的测试方法与系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113964202A CN113964202A (zh) | 2022-01-21 |
| CN113964202B true CN113964202B (zh) | 2023-01-24 |
Family
ID=79463853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111196555.4A Active CN113964202B (zh) | 2021-10-14 | 2021-10-14 | 环栅器件制备的测试方法与系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113964202B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546770A (zh) * | 2008-03-28 | 2009-09-30 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN104040705A (zh) * | 2012-01-05 | 2014-09-10 | 国际商业机器公司 | 使用替代栅工艺制造的纳米线fet中的压缩(pfet)和拉伸(nfet)沟道应变 |
| CN104617005A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 沟道区应变的测量方法 |
| CN106298564A (zh) * | 2015-05-19 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件界面态的测量结构及测量方法、电子装置 |
| CN113394295A (zh) * | 2021-06-10 | 2021-09-14 | 上海集成电路制造创新中心有限公司 | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4875038B2 (ja) * | 2008-09-24 | 2012-02-15 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US9029173B2 (en) * | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9778194B2 (en) * | 2014-07-16 | 2017-10-03 | Purdue Research Foundation | In-situ combined sensing of uniaxial nanomechanical and micromechanical stress with simultaneous measurement of surface temperature profiles by raman shift in nanoscale and microscale structures |
| TWI729049B (zh) * | 2015-12-15 | 2021-06-01 | 以色列商諾發測量儀器股份有限公司 | 圖案化結構中基於拉曼光譜之測量 |
-
2021
- 2021-10-14 CN CN202111196555.4A patent/CN113964202B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546770A (zh) * | 2008-03-28 | 2009-09-30 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN104040705A (zh) * | 2012-01-05 | 2014-09-10 | 国际商业机器公司 | 使用替代栅工艺制造的纳米线fet中的压缩(pfet)和拉伸(nfet)沟道应变 |
| CN104617005A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 沟道区应变的测量方法 |
| CN106298564A (zh) * | 2015-05-19 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件界面态的测量结构及测量方法、电子装置 |
| CN113394295A (zh) * | 2021-06-10 | 2021-09-14 | 上海集成电路制造创新中心有限公司 | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 |
Non-Patent Citations (1)
| Title |
|---|
| Electron transport in Gate-All-Around uniaxial tensile strained-Si nanowire n-MOSFETs;Pouya Hashemi et al.;《2008 IEEE International Electron Devices Meeting》;20090227;第1页至第4页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113964202A (zh) | 2022-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080135949A1 (en) | Stacked silicon-germanium nanowire structure and method of forming the same | |
| WO2012120775A1 (ja) | 結晶性評価方法、結晶性評価装置、及びそのコンピュータソフト | |
| US20060154400A1 (en) | Method of forming a nanogap and method of manufacturing a nano field effect transitor for molecular device and bio-sensor, and molecular device and bio-sensor manufactured using the same | |
| Cooper et al. | Strain mapping for the semiconductor industry by dark-field electron holography and nanobeam electron diffraction with nm resolution | |
| US20210293532A1 (en) | Scatterometry Based Methods And Systems For Measurement Of Strain In Semiconductor Structures | |
| Nazari et al. | Near-ultraviolet Raman and micro-Raman analysis of electronic materials | |
| Moutanabbir et al. | Nanoscale patterning induced strain redistribution in ultrathin strained Si layers on oxide | |
| KR102081870B1 (ko) | X-선 산란 측정을 가능하게 하는 테스트 키 설계 | |
| CN113964202B (zh) | 环栅器件制备的测试方法与系统 | |
| WO2023060497A1 (zh) | 环栅器件制备的测试方法与系统 | |
| US6284552B1 (en) | Method and apparatus for evaluating surface roughness of an epitaxial growth layer, method and apparatus for measuring reflectance of an epitaxial growth layer, and manufacturing method of semiconductor device | |
| TWI582879B (zh) | 檢測基材中之缺陷之存在與位置的方法 與晶圓 | |
| KR101644640B1 (ko) | 에피택셜 성장 공정 평가 방법 및 에피택셜막 형성 방법 | |
| Cheng et al. | Selective wet etching in fabricating SiGe nanowires with TMAH solution for gate-all-around MOSFETs | |
| US20080067370A1 (en) | Electron microscope and scanning probe microscope calibration device | |
| Caliskan et al. | Chemical Visualization of a GaN pn junction by XPS | |
| JP2011021898A (ja) | 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法 | |
| JP5272335B2 (ja) | 試料評価装置及び試料評価方法 | |
| Ohashi et al. | Precise measurement of thin-film thickness in 3D-NAND device with CD-SEM | |
| JP7013950B2 (ja) | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の評価方法 | |
| Hashemi et al. | Advanced Strained-Silicon and Core-Shell Si/Si1-xGex Nanowires for CMOS Transport Enhancement | |
| Martín et al. | Precessed electron diffraction study of defects and strain in GaN nanowires fabricated by top-down etching | |
| Charley et al. | Scatterometry for gate all around (GAA) technology enablement | |
| KR20060001987A (ko) | 에스오아이 나노선 트랜지스터 및 그의 측정 방법 | |
| CN117825419A (zh) | SiGe单晶层中Ge浓度的确定方法和应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |