JPWO2019163646A1 - 太陽電池の製造方法 - Google Patents

太陽電池の製造方法 Download PDF

Info

Publication number
JPWO2019163646A1
JPWO2019163646A1 JP2020501716A JP2020501716A JPWO2019163646A1 JP WO2019163646 A1 JPWO2019163646 A1 JP WO2019163646A1 JP 2020501716 A JP2020501716 A JP 2020501716A JP 2020501716 A JP2020501716 A JP 2020501716A JP WO2019163646 A1 JPWO2019163646 A1 JP WO2019163646A1
Authority
JP
Japan
Prior art keywords
layer
lift
semiconductor layer
type semiconductor
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020501716A
Other languages
English (en)
Inventor
良太 三島
良太 三島
足立　大輔
大輔 足立
邦裕 中野
邦裕 中野
崇 口山
崇 口山
山本　憲治
憲治 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2019163646A1 publication Critical patent/JPWO2019163646A1/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

結晶基板（１１）の一方の主面上に、第１導電型の第１半導体層（１３ｐ）を形成する工程と、第１半導体層の上に密度が異なるシリコンを含む第１リフトオフ層（ＬＦ１）及び第２リフトオフ層（ＬＦ２）を積層する工程と、第１、第２リフトオフ層及び第１半導体層を選択的に除去する工程と、第１、第２リフトオフ層及び第１半導体層を含む一方の主面上に、第２導電型の第２半導体層（１３ｎ）を形成する工程と、第１エッチング溶液により第１、第２リフトオフ層を除去することにより、第２リフトオフ層を覆う第２半導体層を除去する工程とを含む。第１エッチング溶液に対する第１半導体層、第１、第２リフトオフ層のエッチング速度は、式（１）：第１半導体層のエッチング速度＜第２リフトオフ層のエッチング速度＜第１リフトオフ層のエッチング速度を満たす。

Description

本発明は、太陽電池の製造方法に関する。
従来、太陽電池は、半導体基板の両主面（受光面及び裏面）に電極を配置した両面電極型が一般的であった。近年、電極による遮蔽損がない太陽電池として、裏面にのみ電極を配置したバックコンタクト（裏面電極）型太陽電池が開発されている。
バックコンタクト型太陽電池は、裏面にｐ型半導体層及びｎ型半導体層等の半導体層パターンを高精度で形成しなければならず、両面電極型の太陽電池と比べて製造方法が煩雑となる。製造方法を簡略化するための技術として、特許文献１に示されるように、リフトオフ法による半導体層パターンの形成技術が挙げられる。
すなわち、酸化ケイ素（ＳｉＯｘ）又は窒化ケイ素をリフトオフ層（マスク層又は犠牲層ともいう。）として用い、該リフトオフ層を除去して、その上に形成された半導体層を除去することにより、半導体層パターンを形成するパターニング技術の開発が進められている。
特開２０１３−１２０８６３号公報
しかしながら、高精度の半導体層パターンをリフトオフ法により形成する場合、リフトオフ層と半導体層との溶解性が似ていると、意図しない層までが除去されることもあり、パターン精度が低下する、又は生産性が低下するという虞がある。
本発明は、前記従来の問題を解決するためになされたものであり、その目的は、高出力のバックコンタクト型の太陽電池を効率良く製造することにある。
前記の目的を達成するため、本発明の一態様は、半導体基板における互いに対向する２つの主面の一方の主面の上に、第１導電型の第１半導体層を形成する工程と、第１半導体層の上に、互いの密度が異なるシリコン系薄膜材料を含む第１リフトオフ層及び第２リフトオフ層を順次積層する工程と、第２リフトオフ層、第１リフトオフ層及び第１半導体層を選択的に除去する工程と、第２リフトオフ層、第１リフトオフ層及び第１半導体層を含む一方の主面の上に、第２導電型の第２半導体層を形成する工程と、第１エッチング溶液を用いて、第１リフトオフ層及び第２リフトオフ層を除去することにより、第２リフトオフ層を覆う第２半導体層を除去する工程とを含む。第１エッチング溶液に対する第１半導体層、第１リフトオフ層及び第２リフトオフ層のエッチング速度は、以下の関係式（１）：第１半導体層のエッチング速度 ＜ 第２リフトオフ層のエッチング速度 ＜ 第１リフトオフ層のエッチング速度 …（１）を満たす。
本発明によれば、高出力のバックコンタクト型の太陽電池が効率良く製造される。
図１は一実施形態に係る太陽電池を部分的に示す模式断面図である。 図２は一実施形態に係る太陽電池を構成する結晶基板の裏側主面を示す平面図である。 図３は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図４は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図５は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図６は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図７は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図８は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図９は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図１０は一実施形態に係る太陽電池の製造方法に用いるリフトオフ層の一部を示す透過型電子顕微鏡（ＴＥＭ）写真である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物又はその用途を制限することを意図しない。また、図面中の各構成部材の寸法比は、図示する際の便宜上のものであり、必ずしも実寸比を表してはいない。
（一実施形態）
本発明の一実施形態について図面を参照しながら説明する。
図１は本実施形態に係る太陽電池（セル）の部分的な断面図を示す。図１に示すように、本実施形態に係る太陽電池１０は、シリコン（Ｓｉ）製の結晶基板１１を用いている。結晶基板１１は、互いに対向する２つの主面１１Ｓ（１１ＳＵ、１１ＳＢ）を有している。ここでは、光が入射する主面を表側主面１１ＳＵと呼び、これと反対側の主面を裏側主面１１ＳＢと呼ぶ。便宜上、表側主面１１ＳＵは、裏側主面１１ＳＢよりも積極的に受光させる側を受光側とし、積極的に受光させない側を非受光側とする。
本実施形態に係る太陽電池１０は、いわゆるヘテロ接合結晶シリコン太陽電池であり、電極層を裏側主面１１ＳＢに配置したバックコンタクト型（裏面電極型）太陽電池である。
太陽電池１０は、結晶基板１１、真性半導体層１２、導電型半導体層１３（ｐ型半導体層１３ｐ、ｎ型半導体層１３ｎ）、低反射層１４、及び電極層１５（透明電極層１７、金属電極層１８）を含む。
以下では、便宜上、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎに個別に対応する部材には、参照符号の末尾に「ｐ」又は「ｎ」を付すことがある。また、ｐ型、ｎ型のように導電型が相違するため、一方の導電型を「第１導電型」、他方の導電型を「第２導電型」と称することもある。
結晶基板１１は、単結晶シリコンで形成された半導体基板であっても、多結晶シリコンで形成された半導体基板であってもよい。以下では、単結晶シリコン基板を例に挙げて説明する。
結晶基板１１の導電型は、シリコン原子に対して電子を導入する不純物（例えば、リン（Ｐ）原子）を導入されたｎ型単結晶シリコン基板であっても、シリコン原子に対して正孔を導入する不純物（例えば、ホウ素（Ｂ）原子）を導入されたｐ型単結晶シリコン基板であってもよい。以下では、キャリア寿命が長いといわれるｎ型の単結晶基板を例に挙げて説明する。
また、結晶基板１１は、受光した光を閉じこめておくという観点から、２つの主面１１Ｓの表面に、山（凸）と谷（凹）とから構成されるテクスチャ構造ＴＸ（第１テクスチャ構造）を有していてもよい。なお、テクスチャ構造ＴＸ（凹凸面）は、例えば、結晶基板１１における面方位が（１００）面のエッチングレートと、面方位が（１１１）面のエッチングレートとの差を応用した異方性エッチングによって形成することができる。
テクスチャ構造ＴＸにおける凹凸の大きさとして、例えば、頂点（山）の数で定義することが可能である。本実施形態においては、光取り込みと生産性との観点から、５００００個／ｍｍ２以上１０００００個／ｍｍ２以下の範囲であることが好ましく、特には７００００個／ｍｍ２以上８５０００個／ｍｍ２以下の範囲であると好ましい。
結晶基板１１の厚さは、２５０μｍ以下であってもよい。なお、厚さを測定する場合の測定方向は、結晶基板１１の平均面（平均面とは、テクスチャ構造ＴＸに依存しない基板全体としての面を意味する）に対する垂直方向である。そこで、これ以降、この垂直方向、すなわち、厚さを測定する方向を厚さ方向とする。
結晶基板１１の厚さは、２５０μｍ以下とすると、シリコンの使用量を減らせるため、シリコン基板を確保しやすくなり、低コスト化が図れる。その上、シリコン基板内で光励起により生成した正孔と電子とを裏面側のみで回収するバックコンタクト構造では、各励起子の自由行程の観点からも好ましい。
なお、結晶基板１１の厚さが過度に小さいと、機械的強度の低下が生じたり、外光（太陽光）が十分に吸収されず、短絡電流密度が減少したりする。このため、結晶基板１１の厚さは、５０μｍ以上が好ましく、７０μｍ以上がより好ましい。結晶基板１１の主面にテクスチャ構造ＴＸが形成されている場合には、結晶基板１１の厚さは、受光側及び裏面側のそれぞれの凹凸構造における凸の頂点を結んだ直線間の距離で表される。
真性半導体層１２（１２Ｕ、１２ｐ、１２ｎ）は、結晶基板１１の両主面１１Ｓ（１１ＳＵ、１１ＳＢ）を覆うことによって、結晶基板１１への不純物の拡散を抑えつつ、表面パッシベーションを行う。なお、「真性（ｉ型）」とは、導電性不純物を含まない完全な真性に限られず、シリコン系層が真性層として機能し得る範囲で微量のｎ型不純物又はｐ型不純物を含む「弱ｎ型」又は「弱ｐ型」の実質的に真性である層をも包含する。
なお、真性半導体層１２（１２Ｕ、１２ｐ、１２ｎ）は、必須ではなく、必要に応じて、適宜形成すればよい。
真性半導体層１２の材料は、特に限定されないが、非晶質シリコン系材料であってもよく、薄膜としてシリコンと水素とを含む水素化非晶質シリコン系薄膜（ａ−Ｓｉ：Ｈ薄膜）であってもよい。なお、ここでいう非晶質とは、長周期で秩序を有していない構造であり、すなわち、完全な無秩序なだけでなく、短周期で秩序を有しているものも含まれる。
また、真性半導体層１２の厚さは、特に限定されないが、２ｎｍ以上２０ｎｍ以下であってもよい。厚さが２ｎｍ以上であると、結晶基板１１に対するパッシベーション層としての効果が高まり、厚さが２０ｎｍ以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。
真性半導体層１２の形成方法は、特に限定されないが、プラズマＣＶＤ（Plasma enhanced Chemical Vapor Deposition）法が用いられる。この方法によると、単結晶シリコンへの不純物の拡散を抑制しつつ、基板表面のパッシベーションを有効に行える。また、プラズマＣＶＤ法であれば、真性半導体層１２における層中の水素濃度をその厚さ方向で変化させることにより、キャリアの回収を行う上で有効なエネルギーギャッププロファイルの形成をも行える。
なお、プラズマＣＶＤ法による薄膜の成膜条件としては、例えば、基板温度が１００℃以上３００℃以下、圧力が２０Ｐａ以上２６００Ｐａ以下、及び高周波のパワー密度が０．００３Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下であってもよい。
また、薄膜の形成に使用する原料ガスとしては、真性半導体層１２の場合は、モノシラン（ＳｉＨ４）及びジシラン（Ｓｉ２Ｈ６）等のシリコン含有ガス、又はそれらのガスと水素（Ｈ２）とを混合したガスであってもよい。
なお、上記のガスに、メタン（ＣＨ４）、アンモニア（ＮＨ３）若しくはモノゲルマン（ＧｅＨ４）等の異種の元素を含むガスを添加して、シリコンカーバイド（ＳｉＣ）、シリコンナイトライド（ＳｉＮｘ）又はシリコンゲルマニウム（ＳＩＧｅ）等のシリコン化合物を形成することにより、薄膜のエネルギーギャップを適宜変更してもよい。
導電型半導体層１３としては、ｐ型半導体層１３ｐとｎ型半導体層１３ｎとが挙げられる。図１に示すように、ｐ型半導体層１３ｐは、結晶基板１１の裏側主面１１ＳＢの一部に真性半導体層１２ｐを介して形成される。ｎ型半導体層１３ｎは、結晶基板１１の裏側主面の他の一部に真性半導体層１２ｎを介して形成される。すなわち、ｐ型半導体層１３ｐと結晶基板１１との間、及びｎ型半導体層１３ｎと結晶基板１１との間に、それぞれパッシベーションの役割を果たす中間層として真性半導体層１２が介在する。
ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎの各厚さは、特に限定されないが、２ｎｍ以上２０ｎｍ以下であってもよい。厚さが２ｎｍ以上であると、結晶基板１１に対するパッシベーション層としての効果が高まり、厚さが２０ｎｍ以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。
ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎは、結晶基板１１の裏側において、ｐ型半導体層１３ｐとｎ型半導体層１３ｎとが電気的に分離されるように配置される。導電型半導体層１３の幅は、５０μｍ以上３０００μｍ以下であってよく、８０μｍ以上５００μｍ以下であってもよい（なお、半導体層の幅及び後述の電極層の幅は、特に断りがない限り、パターン化された各層の一部分の長さで、パターン化により、例えば線状になった一部分の延び方向と直交する方向の長さを意図する）。
結晶基板１１内で生成した光励起子（キャリア）が導電型半導体層１３を介して取り出される場合、正孔は電子よりも有効質量が大きい。このため、輸送損を低減させるという観点から、ｐ型半導体層１３ｐがｎ型半導体層１３ｎよりも幅が狭くてもよい。例えば、ｐ型半導体層１３ｐの幅は、ｎ型半導体層１３ｎの幅の０．５倍以上０．９倍以下であってもよく、また、０．６倍以上０．８倍以下であってもよい。
ｐ型半導体層１３ｐは、ｐ型のドーパント（ホウ素等）が添加されたシリコン層であって、不純物拡散の抑制又は直列抵抗の抑制という観点から、非晶質シリコンで形成されてもよい。一方、ｎ型半導体層１３ｎは、ｎ型のドーパント（リン等）が添加されたシリコン層であって、ｐ型半導体層１３ｐと同様に、非晶質シリコン層で形成されてもよい。
導電型半導体層１３の原料ガスとしては、モノシラン（ＳｉＨ４）若しくはジシラン（Ｓｉ２Ｈ６）等のシリコン含有ガス、又はシリコン系ガスと水素（Ｈ２）との混合ガスを用いてもよい。ドーパントガスには、ｐ型半導体層１３ｐの形成にはジボラン（Ｂ２Ｈ６）等を用いることができ、ｎ型半導体層の形成にはホスフィン（ＰＨ３）等を用いることができる。また、ホウ素（Ｂ）又はリン（Ｐ）といった不純物の添加量は微量でよいため、ドーパントガスを原料ガスで希釈した混合ガスを用いてもよい。
また、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎのエネルギーギャップの調整のために、メタン（ＣＨ４）、二酸化炭素（ＣＯ２）、アンモニア（ＮＨ３）又はモノゲルマン（ＧｅＨ４）等の異種の元素を含むガスを添加することにより、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎが化合物化されてもよい。
低反射層１４は、太陽電池１０が受けた光の反射を抑制する層である。低反射層１４の材料には、光を透過する透光性の材料であれば、特に限定されないが、例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸化亜鉛（ＺｎＯ）又は酸化チタン（ＴｉＯｘ）が挙げられる。また、低反射層１４の形成方法としては、例えば、酸化亜鉛又は酸化チタン等の酸化物のナノ粒子を分散させた樹脂材料で塗布してもよい。
電極層１５は、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎをそれぞれ覆うように形成されて、各導電型半導体層１３と電気的に接続される。これにより、電極層１５は、ｐ型半導体層１３ｐ又はｎ型半導体層１３ｎに生じるキャリアを導く輸送層として機能する。
なお、電極層１５は、導電性が高い金属のみで形成されてもよい。また、ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎとのそれぞれの電気的な接合の観点から、又は電極材料である金属の両半導体層１３ｐ、１３ｎに対する原子の拡散を抑制するという観点から、透明導電性酸化物で構成された電極層１５を、金属製の電極層とｐ型半導体層１３ｐとの間及び金属製の電極層とｎ型半導体層１３ｎとの間にそれぞれ設けてもよい。
本実施形態においては、透明導電性酸化物で形成される電極層１５を透明電極層１７と称し、金属製の電極層１５を金属電極層１８と称する。また、図２に示す結晶基板１１の裏側主面１１ＳＢの平面図に示すように、それぞれ櫛歯形状を持つｐ型半導体層１３ｐ及びｎ型半導体層１３ｎにおいて、櫛背部上に形成される電極層をバスバー部と称し、櫛歯部上に形成される電極層をフィンガ部と称することがある。
透明電極層１７は、材料としては特に限定されないが、例えば、酸化亜鉛（ＺｎＯ）若しくは酸化インジウム（ＩｎＯｘ）、又は酸化インジウムに種々の金属酸化物、例えば酸化チタン（ＴｉＯｘ）、酸化スズ（ＳｎＯ）、酸化タングステン（ＷＯｘ）若しくは酸化モリブデン（ＭｏＯｘ）等を１重量％以上１０重量％以下の濃度で添加した透明導電性酸化物が挙げられる。
透明電極層１７の厚さは、２０ｎｍ以上２００ｎｍ以下であってもよい。この厚さに好適な透明電極層の形成方法には、例えば、スパッタ法等の物理気相堆積（ＰＶＤ：physical Vapor Deposition）法、又は有機金属化合物と酸素又は水との反応を利用した金属有機化学気相堆積法（ＭＯＣＶＤ：Metal-Organic Chemical Vapor Deposition）法等が挙げられる。
金属電極層１８は、材料としては特に限定されないが、例えば、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）又はニッケル（Ｎｉ）等が挙げられる。
金属電極層１８の厚さは、１μｍ以上８０μｍ以下であってもよい。この厚さに好適な金属電極層１８の形成方法には、材料ペーストをインクジェットによる印刷若しくはスクリーン印刷する印刷法、又はめっき法が挙げられる。但し、これには限定されず、真空プロセスを採用する場合には、蒸着又はスパッタリング法を採用してもよい。
また、ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎにおける櫛歯部の幅と、該櫛歯部の上に形成される金属電極層１８の幅とは、同程度であってもよい。但し、櫛歯部の幅と比べて、金属電極層１８の幅が狭くてもよい。また、金属電極層１８同士のリーク電流が防止される構成であれば、櫛歯部の幅と比べて、金属電極層１８の幅が広くてもよい。
本実施形態においては、結晶基板１１の裏側主面１１ＳＢの上に、真性半導体層１２、導電型半導体層１３、低反射層１４及び電極層１５を積層した状態で、各接合面のパッシベーション、導電型半導体層１３及びその界面における欠陥準位の発生の抑制、並びに透明電極層１７における透明導電性酸化物の結晶化を目的として、所定のアニール処理を施す。
本実施形態に係るアニール処理には、例えば、上記の各層を形成した結晶基板１１を１５０℃以上２００℃以下に過熱したオーブンに投入して行うアニール処理が挙げられる。この場合、オーブン内の雰囲気は、大気でもよく、さらには、雰囲気として水素又は窒素を用いると、より効果的なアニール処理を行うことができる。また、このアニール処理は、各層を形成した結晶基板１１に、赤外線ヒータにより赤外線を照射させるＲＴＡ（Rapid Thermal Annealing）処理であってもよい。
［太陽電池の製造方法］
以下、本実施形態に係る太陽電池１０の製造方法について図３〜図９を参照しながら説明する。
まず、図３に示すように、表側主面１１ＳＵ及び裏側主面１１ＳＢにそれぞれテクスチャ構造ＴＸを有する結晶基板１１を準備する。
次に、図４に示すように、結晶基板１１の表側主面１１ＳＵの上に、例えば真性半導体層１２Ｕを形成する。続いて、形成した真性半導体層１２Ｕの上に反射防止層１４を形成する。反射防止層１４には、入射光を閉じ込める光閉じ込め効果の観点から、適した光吸収係数及び屈折率を有するシリコンナイトライド（ＳｉＮｘ）又はシリコンオキサイド（ＳｉＯｘ）が用いられる。
次に、図５に示すように、結晶基板１１の裏側主面１１ＳＢの上に、例えばｉ型非晶質シリコンを用いた真性半導体層１２ｐを形成する。続いて、形成した真性半導体層１２ｐの上に、ｐ型半導体層１３ｐを形成する。これにより、結晶基板１１における一方の主面である裏側主面１１ＳＢの上に、真性半導体層１２ｐを介在させたｐ型半導体層１３ｐが形成される。
その後、形成したｐ型半導体層１３ｐの上に、複数層のリフトオフ層ＬＦ（第１リフトオフ層ＬＦ１及び第２リフトオフ層ＬＦ２）を形成する。具体的には、ｐ型半導体層１３ｐの上に、互いの密度が異なるシリコン系薄膜材料を含む第１リフトオフ層ＬＦ１及び第２リフトオフ層ＬＦ２を順次積層して形成する。これにより、第１リフトオフ層ＬＦ１がｐ型半導体層１３ｐの上に形成され、第２リフトオフ層ＬＦ２が第１リフトオフ層ＬＦ１の上に形成される。
次に、図６に示すように、結晶基板１１の裏側主面１１ＳＢにおいて、第２リフトオフ層ＬＦ２、第１リフトオフ層ＬＦ１及びｐ型半導体層１３ｐをパターニングする。これにより、ｐ型半導体層１３ｐが選択的に除去されて、ｐ型半導体層１３ｐの形成されない非形成領域ＮＡが生じる。一方、結晶基板１１の裏側主面１１ＳＢでエッチングされなかった領域には、少なくとも第２リフトオフ層ＬＦ２、第１リフトオフ層ＬＦ１及びｐ型半導体層１３ｐが残る。
このようなパターニング工程は、フォトリソグラフィ法、例えば所定のパターンを有するレジスト膜（不図示）を第２リフトオフ層ＬＦ２の上に形成し、形成したレジスト膜によってマスクされた領域をエッチングすることにより実現する。図６に示す場合は、真性半導体層１２ｐ、ｐ型半導体層１３ｐ、第１リフトオフ層ＬＦ１、及び第２リフトオフ層ＬＦ２の各層をパターニングすることにより、結晶基板１１の裏側主面１１ＳＢの一部の領域に非形成領域ＮＡ、すなわち裏側主面１１ＳＢの露出領域が生じる。なお、非形成領域ＮＡについての詳細は後述する。
図６に示す工程で使用するエッチング溶液として、例えばフッ化水素酸と酸化性溶液との混合溶液（例えばフッ硝酸）、又はオゾンをフッ化水素酸に溶解させた溶液（以下、オゾン／フッ酸液）が挙げられる。この場合のエッチング溶液は、第２エッチング溶液に相当する。また、リフトオフ層ＬＦのエッチングに寄与するエッチング剤はフッ化水素である。なお、ここでのパターニングは、エッチング溶液を用いたウエットエッチングには限定されない。パターニングは、例えばドライエッチングであってもよく、エッチングペースト等を用いたパターン印刷であってもよい。
次に、図７に示すように、第２リフトオフ層ＬＦ２、第１リフトオフ層ＬＦ１、ｐ型半導体層１３ｐ及び真性半導体層１２ｐを含め、結晶基板１１の裏側主面１１ＳＢの上に、真性半導体層１２ｎ及びｎ型半導体層１３ｎを順次形成する。これにより、真性半導体層１２ｎとｎ型半導体層１３ｎとの積層膜が、非形成領域ＮＡ上と、第２リフトオフ層ＬＦ２の表面及び側面（端面）上と、第１リフトオフ層ＬＦ１、ｐ型半導体層１３ｐ及び真性半導体層１２ｐの側面（端面）上とに形成される。
次に、図８に示すように、エッチング溶液を用いて、積層した第１リフトオフ層ＬＦ１及び第２リフトオフ層ＬＦ２を除去することにより、第２リフトオフ層ＬＦ２の上に堆積したｎ型半導体層１３ｎ及び真性半導体層１２ｎを結晶基板１１から除去する。この場合のエッチング溶液は、第１エッチング溶液に相当する。なお、このパターニングに使用するエッチング溶液としては、例えばフッ化水素酸が挙げられる。
また、図８に示す、リフトオフ層ＬＦを覆うｎ型半導体層（第２導電型半導体層）１３ｎを除去する工程（以下、リフトオフ工程と略称する）において、エッチング溶液に対するｐ型半導体層１３ｐ、第１リフトオフ層ＬＦ１及び第２リフトオフ層ＬＦ２の各エッチング速度は、以下の関係式（１）を満たす。
ｐ型半導体層１３ｐのエッチング速度 ＜ 第２リフトオフ層ＬＦ２のエッチング速度＜ 第１リフトオフ層ＬＦ１のエッチング速度 …（１）
次に、図９に示すように、結晶基板１１における裏側主面１１ＳＢの上、すなわち、ｐ型半導体層１３ｐ及びｎ型半導体層１３ｎのそれぞれに、例えば、マスクを用いたスパッタリング法により、分離溝２５を生じさせるように透明電極層１７（１７ｐ、１７ｎ）を形成する。なお、透明電極層１７（１７ｐ、１７ｎ）の形成は、スパッタリング法に代えて、以下のようにしてもよい。例えば、マスクを用いずに透明導電性酸化物膜を裏側主面１１ＳＢ上の全面に成膜し、その後、フォトリソグラフィ法により、ｐ型半導体層１３ｐ上及びｎ型半導体層１３ｎ上にそれぞれ透明導電性酸化物膜を残すエッチングを行って形成してもよい。ここで、ｐ型半導体層１３ｐとｎ型半導体層１３ｎとを互いに分離絶縁する分離溝２５を形成することにより、リーク電流が発生し難くなる。
その後、透明電極層１７の上に、例えば開口部を有するメッシュスクリーン（不図示）を用いて、線状の金属電極層１８（１８ｐ、１８ｎ）を形成する。
以上の工程により、裏面接合型の太陽電池１０が形成される。
（まとめ及び効果）
上述した太陽電池１０の製造方法から以下のことがいえる。
まず、リフトオフ層ＬＦは、互いの密度に差を持たせた、少なくとも２層で形成され、この密度の差に起因して、上記関係式（１）を満たすようになる。すなわち、エッチング速度の速い第１リフトオフ層ＬＦ１が、エッチング速度の遅い第２リフトオフ層ＬＦ２と比べて、結晶基板１１側に設けられる。このように、リフトオフ層ＬＦ内のエッチング速度の差を利用することにより、図６に示す工程及び図８に示す工程において、それぞれのエッチングの精度が高くなる。
エッチングの精度、すなわち、導電型半導体層１３又は電極層１５を精度良く形成することは、太陽電池１０における不所望の短絡若しくはリーク電流を防ぐために、重要である。図６に示す工程、すなわち、ｐ型半導体層（第１導電型半導体層）１３ｐを選択的に除去する工程（以下、ｐ型半導体層パターニング工程と略称する。）では、リフトオフ層ＬＦの一部が、所望部分のｐ型半導体層１３ｐにエッチング溶液の付着を防止するマスクの役割を果たす。このため、パターン化されたｐ型半導体層１３ｐの幅は、残されたリフトオフ層ＬＦの幅に依存する。すなわち、ｐ型半導体層パターニング工程においては、数百μｍ程度の幅方向を有するパターンを精度良くエッチングすることが求められる一方、厚さ方向の精度はそれほど重要ではない。
従って、エッチング溶液に対するリフトオフ層ＬＦのエッチング速度が速すぎると、リフトオフ層ＬＦが幅方向に過大にエッチングされやすくなる（所望の幅よりも幅狭になる）。このため、リフトオフ層ＬＦのパターン精度が低下しかねない。このように、エッチング液（第２エッチング溶液）に対するリフトオフ層ＬＦのエッチング速度が速すぎることは好ましくない。
一方、図８に示すリフトオフ工程においては、ｎ型半導体層１３ｎは、ｐ型半導体層パターニング工程で残った第２リフトオフ層ＬＦ２を覆っているだけでなく、所望位置（残存するｐ型半導体層１３ｐに隣接する非成型領域ＮＡ）にも形成される。続いて、所望位置のｎ型半導体層１３ｎをパターンとして残しつつ、第２リフトオフ層ＬＦ２の上面及び側面（端面）、並びに第１リフト層ＬＦ１、ｐ型半導体層１３ｐ及び真性半導体層１２ｐの側面（端面）上のｎ型半導体層１３ｎが除去される。従って、エッチング液（第１エッチング溶液）として、ｐ型半導体層１２ｐと比べてリフトオフ層ＬＦのエッチング速度が速いことが好ましい。例えば、数十ｎｍから数百ｎｍ程度の幅方向の領域において完全にエッチングされることが求められる一方、幅方向の精度は求められない。また、生産性の観点からもエッチング速度が速いほうが、処理時間が短縮され好ましい。
このように、リフトオフ層ＬＦは、ｐ型半導体層パターニング工程とリフトオフ工程とで相反するエッチング特性を求められる。この特性は、リフトオフ層ＬＦ１とリフトオフ層ＬＦ２との密度差に起因する関係式（１）を満たせば実現する。
ｐ型半導体層パターニング工程において、関係式（１）が満たされていると、非成型領域ＮＡでは、第１リフトオフ層ＬＦ１が最も速く溶解されるので、その上の第２リフト層ＬＦ２も結晶基板１１から乖離しやすくなり（このとき、第２リフト層ＬＦ２は乖離だけでなく溶解もしてもいる）、さらに、第１リフトオフ層ＬＦ１から露出したｐ型半導体層１３ｐも溶解していく。
より詳細には、ｐ型半導体層パターニング工程では、例えば、図６に示すように、積み重なって残存した各層（第２リフトオフ層ＬＦ２、第１リフトオフ層ＬＦ１、ｐ型半導体層１３ｐ及び真性半導体層１２ｐ）の側面ＳＥを通じて、仮に第２リフトオフ層ＬＦ２の下の第１リフトオフ層ＬＦ１がエッチングにより浸食されたとしても、浸食されなかった第１リフトオフ層ＬＦ１が残存する。このため、それに連なった第２リフトオフ層ＬＦ２も残る。これにより、残った第２リフトオフ層ＬＦ２は、リフトオフ工程においてリフトオフ層ＬＦとして機能する。なお、所望部分のｐ型半導体層１３ｐは残存しなくてはならないため、第１リフトオフ層ＬＦ１及び第２リフトオフ層ＬＦ２よりも、エッチング速度は遅い。
また、リフトオフ工程においては、下層である第１リフトオフ層ＬＦ１が完全に除去されれば、この第１リフトオフ層ＬＦ１上の第２リフトオフ層ＬＦ２が残ったとしても、ｎ型半導体層１３ｎをも除去される。すなわち、第２導電型半導体層ＬＦ２、ひいてはその上のｎ型半導体層１３ｎがリフトオフされる。
以上のように、複層型のリフトオフ層ＬＦは、図８に示すリフトオフ工程でほぼ完全に除去を目指す層であるが、ここに至るまでの工程（例えば、図６に示すｐ型半導体層パターニング工程）で過剰にエッチングされないために、エッチング速度は、ｐ型半導体層１３ｐのエッチング速度 ＜ 第２リフトオフ層ＬＦ２のエッチング速度 ＜ 第１リフトオフ層ＬＦ１のエッチング速度（関係式（１））となるように、リフトオフ層ＬＦ１、ＬＦ２との密度差を用いて設計される。また、ｐ型半導体層パターニング工程と同様に、リフトオフ工程においても、所望部分のｐ型半導体層１３ｐは残存しなくてはならないため、第１リフトオフ層ＬＦ１及び第２リフトオフ層ＬＦ２のエッチング速度よりも、ｐ型半導体層１３ｐのエッチング速度は遅い。
このように、関係式（１）を満たすｐ型半導体層１３ｐ及びリフトオフ層ＬＦが使用されると、例えば、リフトオフ工程で、レジスト膜を使用したエッチングを行わずに、ｎ型半導体層１３ｎがパターニングされる。つまり、上記の太陽電池１０の製造方法であると、パターニング工程が簡素化され、バックコンタクト型の太陽電池１０が効率良く製造される。その上、パターン精度も高まっているために、太陽電池１０における短絡又はリーク電流の発生もが防止され、その太陽電池１０からは高出力が得られる。
なお、リフトオフ層ＬＦの積層数は２層以上であってもよく、生産性の観点からは２層であってもよい。
また、図５に示す工程では、先に形成されたｐ型半導体層１３ｐの上に、複数層を含むリフトオフ層ＬＦを形成する。このリフトオフ層ＬＦは、図６に示す工程において、例えばエッチングによりパターニングされる。その後、図８に示す工程において、ｎ型半導体層１３ｎと共に除去される。このため、リフトオフ層ＬＦは、図６及び図８に示す両工程で使用されるエッチング溶液に溶解する材料で形成されると好ましい。例えば、酸化ケイ素を主成分とした複数層のリフトオフ層ＬＦであってもよい。
また、リフトオフ層ＬＦは、図８に示すリフトオフ工程において、設計上は、ほぼ完全に除去される層ではあるが、ここに至るまでの工程（例えば図６に示す工程）において過剰にエッチングされないために、そのエッチング速度は、上記の関係式（１）：
ｐ型半導体層１３ｐのエッチング速度 ＜ 第２リフトオフ層ＬＦ２のエッチング速度＜ 第１リフトオフ層ＬＦ１のエッチング速度 …（１）となるように設計されると好ましい。
これらｐ型半導体層１３ｐ、第２リフトオフ層ＬＦ２及び第１リフトオフ層ＬＦ１が上記の関係式（１）を満たすと、第１リフトオフ層ＬＦ１が速く溶解する。従って、第１リフトオフ層ＬＦ１の上に堆積した種々の層が結晶基板１１から乖離しやすくなる。その結果、パターニング工程が簡素化されるので、バックコンタクト型の太陽電池１０が効率良く製造される。
このように、異なるエッチング速度を得るための１つの設計法としては、一例として、第１リフトオフ層ＬＦ１と第２リフトオフ層ＬＦ２との間に密度差を設けることが挙げられる。詳細な例を挙げるとすると、第１リフトオフ層ＬＦ１及び第２リフトオフ層ＬＦ２の各主成分を酸化ケイ素とすること、さらに、エッチング速度を制御するために、それぞれの密度に差異を生じさせることである。層の密度が低ければ、その層のエッチングレートが大きくなるからである。
具体的には、第１リフトオフ層ＬＦ１及び第２リフトオフ層ＬＦ２は、酸化ケイ素を主成分とし、且つ各密度が以下の関係式（２）：
第２リフトオフ層ＬＦ１の密度 ＞ 第１リフトオフ層ＬＦ１の密度 …（２）
を満たすと好ましい。
なお、図１０に示すように、透過型電子顕微鏡（ＴＥＭ）を用いて、太陽電池１０の断面を観察すれば、各リフトオフ層ＬＦ１、ＬＦ２の密度の高低を反映して、第１リフトオフ層ＬＦ１と第２リフトオフ層ＬＦ２とにおいて層中の疎密に差があるのが分かる（すなわち、リフトオフ層ＬＦ１、ＬＦ２の密度の高低は、断面ＴＥＭ像の空隙の有無から判断できる。）。
ここでいう疎密とは、層を形成する原子の配列に由来するミクロな密度の大（密）小（疎）だけでなく、層中に微細な空隙の有（疎）無（密）というマクロな場合をも含む。従って、第１リフトオフ層ＬＦ１にあっては、層の全体に空隙を有する構造であってもよい。上述の密度が低いことと、エッチングレートの大きさとが関係するのは、この疎密構造によるところが大きい。
なお、密度の高低は、リフトオフ層ＬＦ１、ＬＦ２における各層の屈折率の大小から判断することも可能である。すなわち、屈折率の大は密度の大に対応し、屈折率の小は密度の小に対応する。
また、リフトオフ層ＬＦの組成の観点からは、リフトオフ層ＬＦが酸化ケイ素を主成分とする膜である場合に、第１リフトオフ層をＳｉＯｘ、第２リフトオフ層をＳｉＯｙと表したときの酸素の各組成ｘ、ｙの値が、以下の関係式（３）及び（４）を満たすと好ましい。
ｙ ＞ ｘ … （３）
１．０ ＜ ｘ ＜ ２．２、 ０．５ ＜ ｙ ＜ ２．２ …（４）
この各範囲内において、大小関係が設計されていると好ましい。
なお、ここで、組成ｘの値が一般的なストイキオメトリックな値（ｘ＝２．０）よりも大きい値が上限となっているが、これは、リフトオフ層ＬＦの薄膜形成プロセスにおいて、酸素が過剰に含まれる場合があるためである。
このような疎密構造を示す酸化ケイ素は、ＣＶＤ法を用いた成膜の場合には、特に圧力によって制御され、例えば、圧力を低く設定することにより、疎な構造を得やすくなる。
リフトオフ層ＬＦの膜厚は、全体として２０ｎｍ以上６００ｎｍ以下であると好ましく、特には５０ｎｍ以上４５０ｎｍ以下であると好ましい。この範囲内で、第２リフトオフ層ＬＦ２の方が第１リフトオフ層ＬＦ１よりも厚膜であると好ましい。
なお、光の取り込み効率を優先する観点からは、結晶基板１１の裏面側にもテクスチャ構造ＴＸが形成されている場合は、テクスチャ構造による散乱の影響を受けるため、レーザ光を用いたパターニング工程は多少困難となる。
また、図６に示すｐ型半導体層パターニング工程では、真性半導体層１２ｐまでをエッチングして、結晶基板１１の一部が露出してもよい。このようにすると、光電変換によって発生するキャリアのライフタイムの低下が抑制される場合がある。
また、図７に示すｎ型半導体層形成工程では、ｎ型半導体層１３ｎを形成する。ｎ型半導体層１３ｎは、結晶基板１１の裏側主面１１ＳＢの全面に成膜される。すなわち、ｐ型半導体層１３ｐがない結晶基板１１の一部の露出面上だけでなく、リフトオフ層ＬＦの上にも形成される。なお、結晶基板１１とｎ型半導体層１３ｎとの間には、真性半導体層１２ｎが形成されていても構わない。
また、図７に示す工程では、真性半導体層１２ｎ及びｎ型半導体層１３ｎを形成するよりも前に、図６に示すｐ型半導体層パターニング工程で露出した結晶基板１１の表面を洗浄する工程を設けてもよい。なお、洗浄工程は、図６に示す工程で結晶基板１１の表面に生じた欠陥又は不純物の除去を目的とし、例えばフッ化水素酸で処理する。
また、図８に示すリフトオフ工程では、エッチング溶液により、複数層のリフトオフ層ＬＦを除去すると、このリフトオフ層ＬＦの上に堆積していた真性半導体層１２ｎ及びｎ型半導体層１３ｎも結晶基板１１から同時に除去される（いわゆるリフトオフ）。この工程では、図６に示す工程での、例えばフォトリソグラフィ法を用いた場合と比べて、フォトリソグラフィ法に使用するレジスト塗布工程及び現像工程を要しない。このため、ｎ型半導体層１３ｎが簡便にパターン化される。なお、リフトオフ層ＬＦに酸化ケイ素を主成分とする膜を適用する場合は、図８に示す工程でのエッチング液は、フッ化水素酸であると好ましい。この場合、リフトオフ層をエッチングするエッチング剤はフッ化水素である。
また、結晶基板１１がテクスチャ構造ＴＸを有しており、この結晶基板１１の裏側主面１１ＳＢの上に形成されるｐ型半導体層１３ｐ及びｎ型半導体層１３ｎの各面には、テクスチャ構造ＴＸを反映したテクスチャ構造（第２テクスチャ構造）が含まれると好ましい。
表面にテクスチャ構造ＴＸを有する導電型半導体層１３であると、テクスチャ構造ＴＸの凹凸に起因して、エッチング溶液が半導体層１３に染み込みやすくなる。このため、導電型半導体層１３が除去されやすく、すなわちパターニングされやすくなる。
なお、本実施形態においては、結晶基板１１の両主面１１Ｓ、すなわち、表側主面１１ＳＵと裏側主面１１ＳＢとにテクスチャ構造ＴＸ（第１テクスチャ構造）を設けたが、いずれか一方の主面に設けてもよい。すなわち、テクスチャ構造ＴＸを表側主面１１ＳＵに設けた場合は、受光した光の取り込み効果及び閉じ込め効果が高くなる。一方、テクスチャ構造ＴＸを裏側主面１１ＳＢに設けた場合は、光の取り込み効果が向上すると共に、導電型半導体層１３のパターニングが容易となる。従って、結晶基板１１のテクスチャ構造ＴＸは、少なくとも一方の主面１１Ｓに設ければよい。また、本実施形態においては、両主面１１Ｓのテクスチャ構造ＴＸを同一パターンとしたが、これに限られず、表側主面１１ＳＵと裏側主面１１ＳＢとでテクスチャ構造ＴＸの凹凸の大きさを変えてもよい。
また、図６に示すｐ型半導体層パターニング工程では、結晶基板１１の裏側主面１１ＳＢが非形成領域ＮＡにおいて露出しているが、これに限定されない。すなわち、裏側主面１１ＳＢの非形成領域ＮＡの上に、真性半導体層１２ｐが残っていても構わない。重要なことは、結晶基板１１の裏側主面１１ＳＢの一部に、ｐ型半導体層１３ｐが選択的に除去されることであり、ｐ型半導体層１３ｐの除去された領域が非形成領域ＮＡになっていればよい。
このような場合には、残存した第２リフトオフ層ＬＦ２及び非形成領域ＮＡの上に、ｎ型半導体層１３ｎを堆積する前に、真性半導体層１２ｎを形成する工程を減らせる。
なお、図８に示すリフトオフ工程で使用されるエッチング溶液（第１エッチング溶液）に含まれるエッチング剤の濃度は、図６に示すｐ型半導体層パターニング工程で使用されるエッチング溶液（第２エッチング溶液）に含まれるエッチング剤の濃度以下であると好ましい。
このようにすると、図６に示す工程では、リフトオフ層ＬＦの一部を残しつつ、図８に示す工程でリフトオフ層ＬＦを除去して、所望のパターニングを簡易に行うことができる。但し、第１エッチング溶液と第２エッチング溶液との互いのエッチング剤の濃度は、同一でも構わない。さらには、両溶液のエッチング剤の組成は必ずしも異なる必要はなく、同一の組成であってもよい。
本発明は、上記の実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
例えば、図５に示す半導体層形成工程で使用する半導体層は、ｐ型半導体層１３ｐであったが、これに限定されず、ｎ型半導体層１３ｎであっても構わない。また、結晶基板１１の導電型も特に限定されず、ｐ型であってもｎ型であっても構わない。
以下、本発明を実施例により具体的に説明する。但し、本発明はこれらの実施例に限定されない。実施例及び比較例は、以下のようにして作製した（［表１］を参照）。
［結晶基板］
まず、結晶基板として、厚さが２００μｍの単結晶シリコン基板を採用した。単結晶シリコン基板の両主面に異方性エッチングを行った。これにより、結晶基板にピラミッド型のテクスチャ構造が形成された。
［真性半導体層］
次に、結晶基板をＣＶＤ装置に導入し、導入した結晶基板の両主面に、シリコン製の真性半導体層（厚さ８ｎｍ）を形成した。成膜条件は、基板温度を１５０℃、圧力を１２０Ｐａ、ＳｉＨ４／Ｈ２の流量比を３／１０、及びパワー密度を０．０１１Ｗ／ｃｍ２とした。
［ｐ型半導体層（第１導電型半導体層）］
次に、両主面に真性半導体層を形成した結晶基板をＣＶＤ装置に導入し、結晶基板における裏側主面の真性半導体層の上に、ｐ型水素化非晶質シリコン系薄膜（膜厚１０ｎｍ）を形成した。
成膜条件は、基板温度を１５０℃、圧力を６０Ｐａ、ＳｉＨ４／Ｂ２Ｈ６の流量比を１／３、及びパワー密度を０．０１Ｗ／ｃｍ２とした。また、Ｂ２Ｈ６ガスの流量は、Ｂ２Ｈ６がＨ２により５０００ｐｐｍまで希釈された希釈ガスの流量である。
［リフトオフ層］
さらに、ＣＶＤ装置を用いて、ｐ型水素化非晶質シリコン系薄膜の上に、主成分を酸化ケイ素（ＳｉＯｘ）とする第１リフトオフ層と第２リフトオフ層とを順次形成した。
第１リフトオフ層の成膜条件は、基板温度を１８０℃、圧力を５０Ｐａ、ＳｉＨ４／ＣＯ２の流量比を１／５、及びパワー密度を０．０１Ｗ／ｃｍ２とした。また、第２リフトオフ層の成膜条件は、ＳｉＨ４／ＣＯ２の流量比を１／７、及びパワー密度を０．３Ｗ／ｃｍ２とした点を除いて第１リフトオフ層と同様とした。両リフトオフ層ともに、所定の膜厚となるように成膜時間をそれぞれ調整した。
［リフトオフ層及びｐ型半導体層のパターニング］
次に、ｐ型半導体層が形成された結晶基板の両主面上に、感光性レジスト膜を成膜した。成膜した感光性レジスト膜に対して、フォトリソグラフィ法により、裏側主面の一部において、第２リフトオフ層、第１リフトオフ層、及びｐ型半導体層を除去し、ｐ型半導体層が除去された非形成領域を生じさせる一方、裏側主面の残部において、少なくともｐ型半導体層、第１リフトオフ層、及び第２リフトオフ層を残すパターニングを行った。
このとき、複数の層が形成された結晶基板を、エッチング剤として濃度が１重量％のフッ化水素を含有する加水フッ硝酸に浸漬し、第１リフトオフ層及び第２リフトオフ層を除去した。その後、第１リフトオフ層及び第２リフトオフ層の除去により露出したｐ型半導体層と、その直下の真性半導体層とを除去した。すなわち、結晶基板の裏側主面における非形成領域を露出した。
なお、実施例４では、濃度が５重量％のフッ化水素を含有する加水フッ硝酸を用い、浸漬時間を他の実施例と比べて短くした。
［ｎ型半導体層（第２導電型半導体層）］
次に、ｐ型半導体層パターニング工程の後に、裏側主面の露出部分を濃度が２重量％のフッ化水素酸によって洗浄した結晶基板をＣＶＤ装置に導入し、裏側主面に真性半導体層（膜厚８ｎｍ）を１回目の真性半導体層と同様の成膜条件で形成した。続いて、形成した真性半導体層の上に、ｎ型水素化非晶質シリコン系薄膜（膜厚１０ｎｍ）を形成した。
成膜条件は、基板温度が１５０℃、圧力が６０Ｐａ、ＳｉＨ４／ＰＨ３の流量比が１／２、及びパワー密度が０．０１Ｗ／ｃｍ２とした。また、ＰＨ３ガスの流量は、ＰＨ３がＨ２により５０００ｐｐｍまで希釈された希釈ガスの流量である。
［リフトオフ層及びｎ型半導体層の除去（リフトオフ）］
次に、ｎ型半導体層が形成された結晶基板を、エッチング剤として濃度が３重量％のフッ化水素を含有するフッ化水素酸に浸漬した。これにより、リフトオフ層、そのリフトオフ層を覆うｎ型半導体層、及びリフトオフ層とｎ型半導体層との間にある真性半導体層がまとめて除去された。
［電極層、低反射層］
次に、マグネトロンスパッタリング装置を用いて、透明電極層の基となる酸化物膜（膜厚１００ｎｍ）を、結晶基板の導電型半導体層の上に形成した。また、低反射層として、結晶基板の受光面側に窒化シリコン層を形成した。透明導電性酸化物としては、酸化スズを濃度１０重量％で含有した酸化インジウム（ＩＴＯ）をターゲットとして使用した。スパッタリング装置のチャンバ内に、アルゴン（Ａｒ）と酸素（Ｏ２）との混合ガスを導入し、チャンバ内の圧力を０．６Ｐａに設定した。アルゴンと酸素との混合比率は、抵抗率が最も低くなる（いわゆるボトム）条件とした。また、直流電源を用いて、０．４Ｗ／ｃｍ２の電力密度で成膜を行った。
次に、フォトリソグラフィ法により、導電型半導体層（ｐ型半導体層及びｎ型半導体層）の上の透明導電性酸化物膜のみを残すようにエッチングして、透明電極層を形成した。このエッチングにより形成された透明電極層により、ｐ型半導体層上の透明導電性酸化物膜と、ｎ型半導体層上の透明導電性酸化物膜との間での導通が防止された。
さらに、透明電極層の上に、銀ペースト（藤倉化成製：ドータイトＦＡ−３３３）を希釈せずにスクリーン印刷し、温度が１５０℃のオーブンで６０分間の加熱処理を行った。これにより、金属電極層が形成された。
次に、バックコンタクト型の太陽電池に対する評価方法について説明する。評価結果は、［表１］を参照とする。
［膜厚及びエッチング性の評価］
リフトオフ層の膜厚及びエッチングの状態は、光学顕微鏡（ＢＸ５１：オリンパス光学工業社製）とＳＥＭ（フィールドエミッション型走査型電子顕微鏡Ｓ４８００：日立ハイテクノロジーズ社製）とを用いて評価した。ｐ型半導体層パターニング工程の後に、設計上のパターニング除去領域に従ってエッチングされている場合には「○」とし、リフトオフ層が過剰にエッチングされ、太陽電池特性に悪影響が出た場合には「×」とした。
リフトオフ工程では、リフトオフ層が除去された場合には「○」とし、リフトオフ層が残った場合には「×」とした。比較例２では、ｐ型半導体層パターニング工程でリフトオフ層が除去され、リフトオフ工程以降の評価が不可能だったため、「−」とした。
［リフトオフ層の疎密評価］
透過型電子顕微鏡（ＴＥＭ）を用いて、太陽電池の断面を観察した。断面ＴＥＭ像の空隙の有無から、第１リフトオフ層の断面構造が疎であるか否か、第２リフトオフ層の構造が密であるか否かを判定した。
［変換効率の評価］
ソーラシミュレータにより、ＡＭ（エアマス：air mass）１．５の基準太陽光を１００ｍＷ／ｃｍ２の光量で照射して、太陽電池の変換効率（Ｅｆｆ（％））を測定した。実施例１の変換効率（太陽電池特性）を１．００とし、その相対値を［表１］に掲載した。
各実施例及び各比較例では、濃度が３重量％のフッ化水素酸に対する、第１リフトオフ層のエッチング速度は６．５ｎｍ／ｓであり、第２リフトオフ層のエッチング速度は０．３ｎｍ／ｓであった。これに対し、ｐ型半導体層のエッチング速度は０．１ｎｍ／ｓ以下であった。
実施例１〜４は、パターン精度及び太陽電池特性の共に良好であった。第１リフトオフ層の厚さの大きい実施例２の方が、リフトオフ工程におけるリフトオフ層の除去に要する時間は短く、生産性は優れていた。
また、ｐ型半導体層パターニング工程で、濃度が１重量％のフッ化水素を含有する加水フッ硝酸を用いた実施例１〜３に対して、ｐ型半導体層パターニング工程の後のパターン精度を光学顕微鏡により観察を行った結果、いずれもパターン精度は良好であった。なかでも、第１リフトオフ層の厚さが最も小さく、且つ第１リフトオフ層の方が第２リフトオフ層よりも厚さの小さい実施例３が、パターン精度は特に良好であった。
実施例４のパターン精度は、実施例１と比べるとセル内の均一性という観点でやや低かったが、太陽電池特性に悪影響を及ぼすことはなかった。
総括すると、実施例は比較例と比べ、リフトオフ層を積層構造とすることにより、太陽電池特性が良好となるという結果を得た。これは、ｐ型半導体層パターニング工程及びリフトオフ工程のどちらも均一で且つ精度良くパターニング及びエッチングされ、これにより、第１導電型半導体層及び第２導電型半導体層の配列又は電極層との電気的なコンタクト（直列抵抗の上昇抑制）を良好にすることができるためと考えられる。
特に、リフトオフ層が高屈折率層のみで形成される場合（比較例１）には、リフトオフ工程においてリフトオフ層の残渣が存在するため、また、リフトオフ層が低屈折率層のみで形成される場合（比較例２）には、ｐ型半導体層パターニング工程の加水フッ硝酸によって、リフトオフ層のほとんどが除去されるため、充分な太陽電池特性を得ることができなかった。
１０ 太陽電池
１１ 結晶基板（半導体基板）
１２ 真性半導体層
１３ 導電型半導体層
１３ｐ ｐ型半導体層［第１導電型の第１半導体層／第２導電型の第２半導体層］
１３ｎ ｎ型半導体層［第２導電型の第２半導体層／第１導電型の第１半導体層］
１５ 電極層
１７ 透明電極層
１８ 金属電極層
ＬＦ リフトオフ層
ＬＦ１ 第１リフトオフ層
ＬＦ２ 第２リフトオフ層

Claims (6)

  1. 半導体基板における互いに対向する２つの主面の一方の主面の上に、第１導電型の第１半導体層を形成する工程と、
    前記第１半導体層の上に、互いの密度が異なるシリコン系薄膜材料を含む第１リフトオフ層及び第２リフトオフ層を順次積層する工程と、
    前記第２リフトオフ層、第１リフトオフ層及び第１半導体層を選択的に除去する工程と、
    前記第２リフトオフ層、第１リフトオフ層及び第１半導体層を含む前記一方の主面の上に、第２導電型の第２半導体層を形成する工程と、
    第１エッチング溶液を用いて、前記第１リフトオフ層及び第２リフトオフ層を除去することにより、前記第２リフトオフ層を覆う前記第２半導体層を除去する工程とを含み、
    前記第１エッチング溶液に対する第１半導体層、第１リフトオフ層及び第２リフトオフ層のエッチング速度は、以下の関係式（１）：
    第１半導体層のエッチング速度 ＜第２リフトオフ層のエッチング速度 ＜第１リフトオフ層のエッチング速度 …（１）
    を満たす太陽電池の製造方法。
  2. 請求項１に記載の太陽電池の製造方法において、
    前記第１リフトオフ層及び第２リフトオフ層は、酸化ケイ素を主成分とし、且つ各密度が以下の関係式（２）：
    第２リフトオフ層の密度 ＞第１リフトオフ層の密度 …（２）
    を満たす太陽電池の製造方法。
  3. 請求項１又は２に記載の太陽電池の製造方法において、
    前記第１リフトオフ層は、前記第２リフトオフ層と比べて疎な構造である太陽電池の製造方法。
  4. 請求項１〜３のいずれか１項に記載の太陽電池の製造方法において、
    前記半導体基板は、前記２つの主面に第１テクスチャ構造を有しており、
    前記半導体基板の前記一方の主面に形成された前記第１半導体層及び第２半導体層には、前記第１テクスチャ構造を反映した第２テクスチャ構造を含む太陽電池の製造方法。
  5. 請求項１〜４のいずれか１項に記載の太陽電池の製造方法において、
    前記第１半導体層を選択的に除去する工程では、
    前記半導体基板における前記一方の主面の一部が露出する太陽電池の製造方法。
  6. 請求項１〜５のいずれか１項に記載の太陽電池の製造方法において、
    前記第１半導体層を形成する工程は、前記第１半導体層を形成するよりも前に、前記半導体基板の前記一方の主面の上に第１真性半導体層を形成する工程を含み、
    前記第１半導体層を選択的に除去する工程は、前記第１半導体層に続いて前記第１真性半導体層を選択的に除去する工程を含み、
    前記第２半導体層を形成する工程は、前記第２半導体層を形成するよりも前に、前記半導体基板の前記第２リフトオフ層、第１リフトオフ層及び第１半導体層を含む前記一方の主面の上に第２真性半導体層を形成する工程を含み、
    前記第２半導体層を除去する工程は、前記第２半導体層に続いて前記第２真性半導体層を選択的に除去する工程を含む太陽電池の製造方法。
JP2020501716A 2018-02-23 2019-02-14 太陽電池の製造方法 Pending JPWO2019163646A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018030753 2018-02-23
JP2018030753 2018-02-23
PCT/JP2019/005405 WO2019163646A1 (ja) 2018-02-23 2019-02-14 太陽電池の製造方法

Publications (1)

Publication Number Publication Date
JPWO2019163646A1 true JPWO2019163646A1 (ja) 2021-02-04

Family

ID=67688115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020501716A Pending JPWO2019163646A1 (ja) 2018-02-23 2019-02-14 太陽電池の製造方法

Country Status (3)

Country Link
JP (1) JPWO2019163646A1 (ja)
TW (1) TWI761662B (ja)
WO (1) WO2019163646A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228561B2 (ja) * 2018-02-23 2023-02-24 株式会社カネカ 太陽電池の製造方法
JP7495341B2 (ja) 2020-12-21 2024-06-04 株式会社カネカ 太陽電池の製造方法
TWI799118B (zh) * 2022-01-28 2023-04-11 勝慧科技有限公司 雙能區光電效應電極耦合的雙異質接面太陽能電池及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532817A (ja) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 局所皮膜の堆積方法
US20140199806A1 (en) * 2011-06-30 2014-07-17 Alison Joan Lennon Dielectric structures in solar cells
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置
WO2016129481A1 (ja) * 2015-02-09 2016-08-18 シャープ株式会社 光電変換素子
WO2017217219A1 (ja) * 2016-06-15 2017-12-21 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203713A1 (en) * 2007-09-11 2010-08-12 Tadahiro Ohmi Method of manufacturing electronic device
TWI457984B (zh) * 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
WO2010059131A1 (en) * 2008-11-19 2010-05-27 Agency For Science, Technology And Research Method of at least partially releasing an epitaxial layer
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
WO2014171686A1 (en) * 2013-04-16 2014-10-23 Hanwha Chemical Corporation Solar cell and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532817A (ja) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 局所皮膜の堆積方法
US20140199806A1 (en) * 2011-06-30 2014-07-17 Alison Joan Lennon Dielectric structures in solar cells
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置
WO2016129481A1 (ja) * 2015-02-09 2016-08-18 シャープ株式会社 光電変換素子
WO2017217219A1 (ja) * 2016-06-15 2017-12-21 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール

Also Published As

Publication number Publication date
WO2019163646A1 (ja) 2019-08-29
TWI761662B (zh) 2022-04-21
TW201937748A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
JPWO2005109524A1 (ja) 太陽電池及びその製造方法
JP5174635B2 (ja) 太陽電池素子
JP2010123859A (ja) 太陽電池素子および太陽電池素子の製造方法
US20210057597A1 (en) Method for manufacturing solar cell, and holder used for same
JP5584845B1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JPWO2019163646A1 (ja) 太陽電池の製造方法
US11211519B2 (en) Method for manufacturing solar cell
TWI783063B (zh) 太陽電池之製造方法
JP7281444B2 (ja) 太陽電池の製造方法
JP7221276B2 (ja) 太陽電池の製造方法、および、太陽電池
JP5645734B2 (ja) 太陽電池素子
WO2019163784A1 (ja) 太陽電池の製造方法
JP6053082B1 (ja) 光発電素子及びその製造方法
JP7183245B2 (ja) 太陽電池の製造方法
JP7361045B2 (ja) 太陽電池の製造方法
JP2011077454A (ja) 結晶シリコン系太陽電池とその製造方法
WO2020022044A1 (ja) 太陽電池の製造方法
JP7353865B2 (ja) 太陽電池の製造方法
JP2020096126A (ja) 裏面電極型太陽電池の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230207