WO2017217219A1 - 太陽電池及びその製造方法、並びに太陽電池モジュール - Google Patents

太陽電池及びその製造方法、並びに太陽電池モジュール Download PDF

Info

Publication number
WO2017217219A1
WO2017217219A1 PCT/JP2017/019851 JP2017019851W WO2017217219A1 WO 2017217219 A1 WO2017217219 A1 WO 2017217219A1 JP 2017019851 W JP2017019851 W JP 2017019851W WO 2017217219 A1 WO2017217219 A1 WO 2017217219A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
solar cell
conductive layer
island
Prior art date
Application number
PCT/JP2017/019851
Other languages
English (en)
French (fr)
Inventor
小西克典
中野邦裕
河▲崎▼勇人
吉河訓太
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to CN201780036759.7A priority Critical patent/CN109314152B/zh
Priority to JP2018523627A priority patent/JP6917990B2/ja
Priority to EP17813121.5A priority patent/EP3474333B1/en
Publication of WO2017217219A1 publication Critical patent/WO2017217219A1/ja
Priority to US16/221,076 priority patent/US10916667B2/en
Priority to US17/144,911 priority patent/US11335818B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a solar cell, a manufacturing method thereof, and a solar cell module including the solar cell.
  • a solar cell using a semiconductor substrate has high photoelectric conversion efficiency and has already been widely put into practical use as a solar power generation system.
  • many solar cells in practical use have a double-sided electrode in which electrodes are formed on the light-receiving surface side that receives sunlight and the back surface side opposite to the light-receiving surface side for efficient current extraction.
  • Type solar cell More specifically, a double-sided electrode type solar cell includes electrodes on both sides of a semiconductor substrate, takes in sunlight from the light receiving surface, generates electron-hole pairs inside, and takes out current through the electrodes on both sides. Yes.
  • Patent Document 1 as a method for manufacturing a back electrode type solar cell, a plurality of conductive regions are electrically connected, a collecting electrode is formed by a plating method, and finally separated between the plurality of conductive regions.
  • a method has been proposed in which a collecting electrode is electrically separated by providing a groove.
  • patent document 1 it is supposed that generation
  • Patent Document 1 it has been found that when a solar cell module is manufactured using a solar cell having a separation groove, the lifetime of the carrier is reduced in the vicinity of the separation groove. This is because the sealing material used when manufacturing the solar cell module touches the semiconductor conductive layer directly or through the insulating layer around the separation groove, so that the impurities in the sealing material diffuse into the semiconductor conductive layer. This is considered to be a result of leakage current generated between the conductive layers.
  • the present invention solves the above-described problem, and includes a solar cell in which a reduction in the lifetime of a carrier in a back electrode type solar cell is suppressed, an open-circuit voltage and a curvature factor are improved, a manufacturing method thereof, and the solar cell.
  • a solar cell module is provided.
  • the solar cell of the present invention is a solar cell including a semiconductor substrate, and a first conductivity type layer and a second conductivity type layer disposed on one main surface of the semiconductor substrate, wherein the first conductivity type layer is provided.
  • a first electrode is disposed on the second conductive type layer, a second electrode is disposed on the second conductive type layer, and the first electrode and the second electrode are electrically separated, and the first electrode
  • An island-shaped conductive layer is disposed between the first electrode and the second electrode.
  • the solar cell module of the present invention is a solar cell module including a plurality of the solar cells of the present invention, and includes a sealing layer covering the solar cell, a wiring portion, a light receiving surface protective layer, and a back surface protective layer. It is characterized by that.
  • the manufacturing method of the solar cell of the present invention includes a conductive layer forming step of forming a first conductive type layer and a second conductive type layer on one main surface of a semiconductor substrate, and on the first conductive type layer. Forming an electrode and forming a second electrode on the second conductivity type layer, and in the electrode forming step, an island shape is formed between the first electrode and the second electrode.
  • the conductive layer is formed.
  • FIG. 1 is a schematic plan view showing an example of a solar battery cell.
  • FIG. 2 is a schematic cross-sectional view of an essential part taken along line II in FIG.
  • FIG. 3 is a schematic plan view of a main part showing an example of a shape pattern of island-like conductive layers arranged between electrodes.
  • FIG. 4 is a schematic cross-sectional view of an essential part showing an example of a solar cell module.
  • FIG. 5 is a schematic cross-sectional view of an essential part showing an example of a manufacturing process of a solar cell.
  • the solar cell of the present embodiment includes a semiconductor substrate and a first conductivity type layer and a second conductivity type layer disposed on one main surface of the semiconductor substrate.
  • a first electrode is disposed on the first conductivity type layer
  • a second electrode is disposed on the second conductivity type layer
  • the first electrode and the second electrode are electrically
  • An island-shaped conductive layer is disposed between the first electrode and the second electrode.
  • the island-shaped conductive layer is disposed between the first electrode and the second electrode, a solar cell module is manufactured using the solar cell of the present embodiment.
  • the lifetime of the carrier can be prevented from being lowered, and the open circuit voltage and the curvature factor can be improved as compared with the conventional back electrode type solar cell. That is, even when a solar cell module is manufactured using the solar cell of this embodiment, the island-like conductive layer serves as a shielding layer while maintaining the electrical insulation between the semiconductor conductive layers, and the lifetime of the carrier is reduced.
  • the semiconductor conductive layer can be protected from various substances that cause a decrease.
  • the sealing material of the solar cell module is prevented from directly touching the semiconductor conductive layer, it is possible to suppress the diffusion of impurities in the sealing material to the semiconductor conductive layer, and between the semiconductor conductive layers. Generation of leakage current can be prevented.
  • the island-shaped conductive layer serves as a shielding layer, it is possible to prevent impurities such as water vapor and metal materials from coming into contact with the semiconductor conductive layer in the manufacturing process of the solar cell module, and these impurities diffuse into the semiconductor conductive layer. Can be suppressed.
  • the island-shaped conductive layer the adhesion between the solar cell module sealing material and the solar cells is improved, and the reliability of the solar cell module is improved. Furthermore, by providing the island-like conductive layer, the occurrence of electrostatic breakdown can be reduced in the production process of the solar battery cell, and the production efficiency of the solar battery can be improved.
  • FIG. 1 is a schematic plan view showing an example of the solar battery cell of the present embodiment
  • FIG. 2 is a schematic cross-sectional view of a main part taken along line II in FIG. 1 and 2 exemplify a heterojunction type solar cell
  • the solar cell of this embodiment is not limited to a heterojunction type solar cell, and may be a homojunction type solar cell. .
  • a solar cell 10 of this embodiment includes a semiconductor substrate 11, a first conductivity type layer 12 and a second conductivity type layer disposed on one main surface (back surface) of the semiconductor substrate 11. 13 is provided. A bonding layer 14 is disposed between the first conductivity type layer 12 and the semiconductor substrate 11, and a bonding layer 15 is disposed between the second conductivity type layer 13 and the semiconductor substrate 11.
  • an island-shaped conductive layer 16 is disposed between the first electrode 17 and the second electrode 18.
  • the arrangement position of the island-shaped conductive layer 16 may be on the first conductive type layer 12 or on the second conductive type layer 13 as long as it is between the first electrode 17 and the second electrode 18. It may be a position straddling the first conductivity type layer 12 and the second conductivity type layer 13.
  • the solar battery cell 10 includes a bonding layer 19 and an antireflection layer 20 on the other main surface (light receiving surface) of the semiconductor substrate 11.
  • the solar battery cell 10 has a structure for receiving sunlight 21 from the light receiving surface. Since the photovoltaic cell 10 is a back electrode type in which no electrode is formed on the light receiving surface side, there is nothing that blocks sunlight on the light receiving surface side, and the photoelectric conversion efficiency is improved.
  • each constituent member of the solar battery cell of the present embodiment will be described by illustrating a heterojunction silicon solar battery.
  • a to B when “A to B” is described with respect to a numerical range, it means “A or more and B or less”.
  • a conductive single crystal silicon substrate or a conductive polycrystalline silicon substrate can be used as the semiconductor substrate 11.
  • the conductive single crystal silicon substrate is used, high photoelectric conversion efficiency can be realized, and a conductive polycrystalline silicon substrate is used.
  • a solar cell can be manufactured at a lower cost.
  • an n type single crystal silicon substrate or a p type single crystal silicon substrate can be used as the conductive single crystal silicon substrate.
  • an n-type single crystal silicon substrate In view of the long lifetime, it is preferable to use an n-type single crystal silicon substrate.
  • B boron
  • LID Light Induced Degradation
  • the first conductivity type layer 12 can be formed of a conductivity type silicon-based layer
  • the second conductivity type layer 13 can be formed of a conductivity type silicon-based layer having a conductivity type different from that of the first conductivity type layer 12.
  • a p-type silicon-based layer or an n-type silicon-based layer can be used as the conductive silicon-based layer.
  • B (boron) is preferably used as the dopant impurity of the p-type silicon-based layer
  • P (phosphorus) is preferably used as the dopant impurity of the n-type silicon-based layer.
  • the conductive silicon-based layer can be formed of an amorphous silicon layer or a microcrystalline silicon layer containing amorphous silicon and crystalline silicon.
  • the first conductivity type layer 12 and the second conductivity type layer 13 are formed in the same plane.
  • a CVD method or an etching method using a mask can be employed as a method of forming the first conductivity type layer 12 and the second conductivity type layer 13 in the same plane.
  • the bonding layer 14 and the bonding layer 15 can be formed of intrinsic silicon layers.
  • the bonding layer 14 and the bonding layer 15 function as a passivation layer and can suppress recombination of carriers.
  • the first lower layer electrode 17a and the first upper layer electrode 17b of the first electrode 17 and the second lower layer electrode 18a and the second upper layer electrode 18b of the second electrode 18 can be formed of a metal material or a transparent conductive material, respectively.
  • the first lower layer electrode 17a and the second lower layer electrode 18a are preferably formed of the same material, and the first upper layer electrode 17b and the second upper layer electrode 18b are similarly formed of the same material. It is preferable to form by.
  • the metal material for example, Cu, Ag, Al, and alloys thereof can be used.
  • transparent conductive metal oxides such as indium oxide, tin oxide, zinc oxide, titanium oxide, and complex oxides thereof can be used.
  • indium composite oxides mainly composed of indium oxide are preferable.
  • Indium oxide is particularly preferably used from the viewpoint of high electrical conductivity and transparency.
  • it is more preferable to add a dopant to indium oxide. Examples of the dopant include Sn, W, Zn, Ti, Ce, Zr, Mo, Al, Ga, Ge, As, Si, and S.
  • the first electrode 17 and the second electrode 18 are each formed as a two-layered electrode, but may be formed as a single-layered electrode or a multilayered electrode having three or more layers. May be.
  • the first electrode 17 and the second electrode 18 are each formed as an electrode having a single layer structure, the first electrode 17 and the second electrode 18 are preferably formed of the same material in order to simplify the manufacturing process. .
  • the method for forming the electrode is not particularly limited, but when the electrode is formed using the metal material, for example, a screen printing method, a plating method, a wire bonding method, an ink jet method, a spray method, a vacuum deposition method, a sputtering method, or the like. Etc. can be used. In particular, a screen printing method using Ag paste and a plating method using copper plating are preferable.
  • a physical vapor deposition method such as a sputtering method or a chemical vapor deposition method using a reaction between an organometallic compound and oxygen or water is used. be able to.
  • the term “island” in the present embodiment is a three-dimensional island-like growth (Volmer-Weber type) that is observed in the initial stage of thin film crystal growth, as is generally used in the field of thin film formation technology. ); An island-like structure formed on the concavo-convex structure by oblique vapor deposition; or an island-like structure in which a thin film layer partially remains when a layered thin film is removed by an etching method. That is, the island-shaped conductive layer represents a state where the conductive layer exists in a jumping manner.
  • the shape of the island-shaped conductive layer 16 is not particularly limited. However, from the viewpoint of suppressing the leakage current, it is required to have a shape that is not spatially continuous in a region where the first electrode 17 and the second electrode 18 are separated from each other.
  • the sheet resistance value of the island-like conductive layer 16 differs depending on the width of the region where the first electrode 17 and the second electrode 18 are separated, but the first electrode 17 and the second electrode 18 have different values. In order to maintain insulation, it is preferably 1.6 k ⁇ / square or more.
  • the sheet resistance value of the conductive layer 16 can be controlled by adjusting the thickness of the conductive layer 16.
  • 3A to 3D show examples of the shape pattern of the island-like conductive layer 16 disposed between the first electrode 17 and the second electrode 18.
  • the shape of the island-like conductive layer 16 may be circular, but as shown in FIGS. 3B and 3C, the shape may extend in a direction parallel to the electrode or in a direction perpendicular to the electrode.
  • the conductive layer 16 does not have a structure that bridges the first electrode 17 and the second electrode 18, that is, is isolated from the first electrode 17 and the second electrode 18, or is formed on one electrode. Even if it is in contact, the shape of the island is not particularly limited as long as it is separated from the other electrode.
  • island-shaped conductive layers 16 having various shapes may exist, and a part of the conductive layers may be formed on the electrodes. Further, the island-shaped conductive layer 16 may not be uniformly distributed in the separation region between the first electrode 17 and the second electrode 18.
  • the maximum width of the conductive layer 16 in the separation direction of the first electrode 17 and the second electrode 18 is 50 nm or more and 250 nm or less. If the maximum width of the conductive layer 16 is too large, the conductive layer 16 will bridge between the first electrode 17 and the second electrode 18, and if the sheet resistance value of the conductive layer 16 is low, the first This is because the insulation between the electrode 17 and the second electrode 18 decreases.
  • the coverage area ratio of the separation region between the first electrode 17 and the second electrode 18 by the island-like conductive layer 16 is not particularly limited, but it is 30 to 70 from the viewpoint of suppressing the leakage current and the carrier lifetime. % Is preferred.
  • the island-shaped conductive layer 16 can be formed of a conductive material similar to the electrode forming material described above, but may be formed of a conductive material different from the electrode forming material.
  • the bulk resistivity of the material for forming the island-shaped conductive layer 16 is preferably 1 ⁇ 10 ⁇ 3 ⁇ cm or less.
  • a metal material for example, Cu, Ag, Al, and alloys thereof can be used.
  • a transparent conductive material is used as a material for forming the island-like conductive layer 16, it contains indium oxide as a main component and Sn, W, Zn, Ti, Ce, Zr, Mo, Al, Ga as dopants. And a material containing at least one selected from the group consisting of Ge. In order to simplify the manufacturing process, it is preferable to use a transparent conductive material as a material for forming the island-shaped conductive layer 16.
  • the island-like conductive layer 16 may have a single layer structure or a multilayer structure.
  • a multilayer structure specifically, for example, a multilayer structure such as a metal layer / metal layer, a transparent conductive layer / metal layer, a transparent conductive layer / transparent conductive layer, or the like can be used.
  • an insulating layer, a first conductive type semiconductor layer, or a second conductive type semiconductor layer is formed on the island-shaped conductive layer 16 so as to cover the island-shaped conductive layer and the island-shaped conductive layer. Also good.
  • the insulating layer include an intrinsic silicon layer, a silicon oxide layer, and a silicon nitride layer. However, the insulating layer is not particularly limited as long as it is an electrical insulating layer.
  • Form 1 (when the island-like conductive layer is formed of a metal material)]
  • a sol-gel method or a plating method can be used, but from the viewpoint of controlling the thickness of the island-shaped conductive layer, a gas phase such as a sputtering method or a vacuum evaporation method is used. Formation by the method is preferred.
  • the substrate temperature is preferably set to a low temperature of about room temperature, and more preferably cooled to room temperature or lower.
  • the vacuum deposition method is more preferable than the sputtering method even when the vapor phase method is used.
  • the island-like conductive layer can be formed with good reproducibility by using a vacuum deposition apparatus and using an oblique deposition method. This is because in the oblique deposition method, the convex portion of the concavo-convex structure becomes a shadow, and the vapor deposition material does not easily adhere to the concave portion.
  • the bulk resistivity of the metal material forming the island-like conductive layer is preferably 1 ⁇ 10 ⁇ 3 ⁇ cm or less.
  • Form 2 (when the island-like conductive layer is formed of a transparent conductive material)]
  • the above-described oblique vapor deposition method may be used, but it is more preferable that the island-shaped conductive layer be formed by an etching method from the viewpoint of process simplicity.
  • a transparent conductive layer is formed on a first conductive type layer and a second conductive type layer by a vapor phase method using a transparent conductive material. Thereafter, a part of the transparent conductive layer is removed by an etching method on the boundary region between the first conductivity type layer and the second conductivity type layer. At this time, the concentration of the etchant and the etching time are adjusted so that a part of the transparent conductive layer remains on the boundary region between the first conductive type layer and the second conductive type layer.
  • a screen printing method, a plating method, a wire bonding method, an ink jet method, a spray method, a vacuum deposition method, a sputtering method, and the like can be used as in the above-described electrode production method. It is preferable to use a screen printing method using a paste or a plating method using copper plating.
  • the metal electrode is formed after etching the transparent conductive layer.
  • the transparent conductive layer may be etched after forming the metal electrode. In this case, it is desirable to select an etching solution or concentration that does not etch the metal electrode.
  • Form 3 when the island-like conductive layer is formed in a multilayer structure
  • the island-shaped conductive layer can also be formed with a multilayer structure.
  • a multilayer structure such as a metal layer / metal layer, a transparent conductive layer / metal layer, and a transparent conductive layer / transparent conductive layer can be used.
  • an etching method may be used as in the second embodiment.
  • the island-like conductive layer is formed of a laminate of a transparent conductive layer and a metal layer
  • the metal layer and the transparent conductive layer may be etched separately, but from the viewpoint of simplicity of the process, It is preferable to form an island-like conductive layer by selecting an etchant that simultaneously etches the entire laminate and adjusting the concentration and time.
  • the thickness of the conductive layer is as thin as 1 to 20 nm, it can be observed with, for example, a transmission electron microscope. In this case, the observation magnification is about 100,000 to 1,000,000 times, and the formation state of the conductive layer can be confirmed by observing a cross section including the separation region of the first electrode and the second electrode.
  • the coverage of the island-shaped conductive layer and the size of the island-shaped conductive layer in the separation region between the first electrode and the second electrode can be confirmed using the same method as described above.
  • the sheet resistance value of the island-like conductive layer can be evaluated, for example, by placing a probe between the first electrode and the second electrode located adjacent thereto. Measurement may be performed by the two-probe method in which one probe is arranged for each electrode. However, since the contact resistance between the electrodes and the probe is included, four probes are arranged with two probes for each electrode. The method is more preferred.
  • the bonding layer 19 formed on the light receiving surface can be formed of an intrinsic silicon-based layer.
  • the antireflection layer 20 is preferably a translucent film having a refractive index of about 1.5 to 2.3.
  • the formation method of the antireflection layer 20 is not particularly limited, but film formation by a CVD method capable of precise film thickness control is preferable. If the film is formed by the CVD method, the film quality can be controlled by controlling the material gas and the film forming conditions.
  • the solar cell module of the present embodiment includes a plurality of the solar cells of the above-described embodiments, and includes a sealing layer that covers the solar cell, a wiring portion, a light receiving surface protective layer, and a back surface protective layer. That is, the solar cell module of the present embodiment includes a plurality of solar cell single cells each including a semiconductor substrate and a first conductivity type layer and a second conductivity type layer disposed on one main surface of the semiconductor substrate. Battery. By setting it as the said assembled battery, the light-receiving area of sunlight can be enlarged, and the light reception rate of sunlight can be raised.
  • sealing material for forming the sealing layer 32 examples include high-density polyethylene (HDPE), high-pressure method low-density polyethylene (LDPE), linear low-density polyethylene (LLDPE), polypropylene (PP), ethylene / ⁇ - Olefin copolymer, ethylene / vinyl acetate copolymer (EVA), ethylene / vinyl acetate / triallyl isocyanurate (EVAT), polyvinyl butyrate (PVB), silicone resin, urethane resin, acrylic resin, epoxy resin, etc. It is preferable to use a light-sensitive resin.
  • HDPE high-density polyethylene
  • LDPE high-pressure method low-density polyethylene
  • LLDPE linear low-density polyethylene
  • PP polypropylene
  • EVA ethylene / ⁇ - Olefin copolymer
  • EVA ethylene / vinyl acetate copolymer
  • EVAT ethylene / vinyl acetate / triallyl is
  • High-density polyethylene HDPE
  • high-pressure low-density polyethylene LDPE
  • linear low-density polyethylene LLDPE
  • polypropylene PP
  • ethylene / ⁇ -olefin copolymer from the viewpoint of suppressing moisture intrusion Is more preferable.
  • the light-receiving surface protective layer 34 is formed of a translucent member, and can be formed of, for example, glass or transparent resin.
  • the back surface protective layer 33 can be formed of a thermoplastic resin such as polyolefin resin, polyester resin, acrylic resin, fluororesin, ethylene / vinyl acetate resin, and coloring materials such as pigments and dyes are added to these resins. You can also
  • the method for manufacturing a solar cell according to the present embodiment includes a conductive layer forming step of forming a first conductive type layer and a second conductive type layer on one main surface of a semiconductor substrate, and a top of the first conductive type layer.
  • a conductive layer having a shape is formed.
  • the formation of the electrode and the formation of the island-like conductive layer can be performed substantially simultaneously, so that the conventional solar cell manufacturing step can be used almost as it is. . That is, an island-like conductive layer can be formed between the first electrode and the second electrode without adding a new process.
  • FIG. 5 is a schematic cross-sectional view of the relevant part showing an example of the manufacturing process of the solar cell of the present embodiment.
  • the members corresponding to the members shown in FIG. 5 are shown in FIG. 5
  • an intrinsic silicon-based layer 19 is formed on the entire main surface on the light-receiving surface side of the n-type single crystal silicon substrate 11, and the main surface on the back surface side of the n-type single crystal silicon substrate 11 is formed.
  • An intrinsic silicon-based layer 14 is formed on the entire surface.
  • a surface passivation effect can be expected.
  • both main surfaces of the n-type single crystal silicon substrate 11 are provided with a texture structure from the viewpoint of improving the light capturing efficiency due to the light confinement effect.
  • the p-type silicon-based layer 12 is laminated so as to substantially cover the intrinsic silicon-based layer 14.
  • the conditions for forming the silicon-based layer by plasma CVD are preferably substrate temperature: 100 to 300 ° C., pressure: 20 to 2600 Pa, and high frequency power density: 0.004 to 0.8 W / cm 2 .
  • a silicon-containing gas such as SiH 4 or Si 2 H 6 or a mixed gas of silicon-based gas and H 2 is preferably used.
  • B 2 H 6 is used as the dopant addition gas.
  • a photoresist 22 is formed on the p-type silicon-based layer 12.
  • the photoresist 22 either a positive type or a negative type can be used.
  • a positive photoresist is used.
  • exposure is performed using a photomask for pattern formation of the p-type silicon-based layer 12 (not shown), and the photoresist is exposed so that the p-type silicon-based layer 12 is partially exposed. Part of 22 is removed.
  • the p-type silicon-based layer 12 and a part of the intrinsic silicon-based layer 14 are etched using the photoresist 22 as a mask.
  • an etching solution for etching an acid-based solution containing hydrofluoric acid is preferably used.
  • the etching solution one suitable for each layer can be appropriately selected and used.
  • the photoresist is peeled off.
  • the p-type silicon-based layer formation region where the p-type silicon-based layer 12 is formed and the p-type silicon-based layer non-exposed where the p-type silicon-based layer is etched and the n-type single crystal silicon substrate 11 is exposed.
  • a formation region is formed.
  • the n-type silicon-based layer 13 and the intrinsic silicon-based layer 15 on the p-type silicon-based layer 12 are removed by etching, and the surface of the p-type silicon-based layer 12 is exposed.
  • a transparent conductive layer 23 is formed so as to cover the entire upper surface of the p-type silicon-based layer 12 and the n-type silicon-based layer 13.
  • the formation method of the transparent conductive layer 23 is not specifically limited, For example, physical vapor deposition methods, such as sputtering method, a chemical vapor deposition method, etc. can be used.
  • a part of the transparent conductive layer 23 is removed by etching using a mask, a first lower layer electrode 17a is formed on the p-type silicon-based layer 12, and an n-type silicon-based layer is formed.
  • a second lower layer electrode 18a is formed on 13 and an island-shaped conductive layer 16 is formed between the first lower layer electrode 17a and the second lower layer electrode 18a.
  • the first upper layer electrode 17b is formed on the first lower layer electrode 17a
  • the second upper layer electrode 18b is formed on the second lower layer electrode 18a.
  • the formation method of the first upper layer electrode 17b and the second upper layer electrode 18b is not particularly limited, but can be formed, for example, by applying a conductive paste by a printing method or the like.
  • the back electrode type solar battery cell of this embodiment is completed.
  • an island-shaped conductive layer 16 is disposed between the first electrode 17 and the second electrode 18.
  • Example 1 Provide of solar cells> First, as described below, the back electrode type solar cell shown in FIG. 2 was produced by the process shown in FIG. 5 except that the antireflection layer was not formed.
  • an n-type single crystal silicon substrate 11 having an incident plane orientation of (100) is prepared, this substrate is washed in acetone, and then immersed in a 2% by mass hydrofluoric acid aqueous solution for 5 minutes to form a silicon oxide film on the surface. After the removal, cleaning with ultrapure water was performed twice.
  • This substrate was immersed in a mixed aqueous solution of 5% by mass KOH / 15% by mass isopropyl alcohol maintained at 75 ° C. for 15 minutes, and the surface of the substrate was etched to form a texture on the surface of the substrate. Thereafter, it was immersed in a 2% by mass hydrofluoric acid aqueous solution for 5 minutes, washed with ultrapure water twice, and dried at room temperature.
  • the etched substrate is introduced into a CVD apparatus, and intrinsic amorphous silicon is formed as an intrinsic silicon-based layer 19 on the light-receiving surface (second main surface) side of the n-type single crystal silicon substrate 11 with a film thickness of 10 nm.
  • the film formation conditions for intrinsic amorphous silicon were: substrate temperature: 180 ° C., pressure: 130 Pa, SiH 4 / H 2 flow rate ratio: 2/10, and input power density: 0.03 W / cm 2 .
  • the film thickness of the thin film in this example is measured by spectroscopic ellipsometry (trade name: M2000, manufactured by JA Woollam Co., Ltd.). This is a value calculated from the film forming speed obtained by the above.
  • an intrinsic amorphous silicon film having a thickness of 5 nm was formed as an intrinsic silicon-based layer 14 on the back surface (first main surface) side of the n-type single crystal silicon substrate 11 by the CVD method.
  • p-type amorphous silicon was formed as a p-type silicon-based layer 12 on the intrinsic silicon-based layer 14 to a thickness of 10 nm.
  • the film formation conditions for intrinsic amorphous silicon were the same as those for the light receiving surface.
  • the film formation conditions for the p-type amorphous silicon are as follows: substrate temperature: 190 ° C., pressure: 130 Pa, SiH 4 / H 2 / B 2 H 6 flow rate ratio: 1/10/3, input power density: 0.04 W / Cm 2 .
  • the B 2 H 6 gas flow rate mentioned above is the flow rate of the diluted gas diluted with H 2 to a B 2 H 6 concentration of 5000 ppm.
  • a photoresist 22 is formed so as to substantially cover the p-type silicon-based layer 12 thus formed, a part of the photoresist 22 is exposed with ultraviolet light using a photomask, and developed with an aqueous KOH solution. Then, a part of the photoresist 22 was removed to expose the p-type silicon-based layer 12.
  • the p-type silicon-based layer 12 and the intrinsic silicon-based layer 14 are etched with a mixed acid of HF and HNO 3 to expose the first main surface of the n-type single crystal silicon substrate 11.
  • the photoresist 22 was stripped and removed using a mixed organic solvent of ethanol, acetone and isopropyl alcohol.
  • the substrate contaminated by the etching is washed with an HF aqueous solution, introduced into a CVD apparatus, and an intrinsic amorphous silicon film having a thickness of 5 nm is formed as an intrinsic silicon-based layer 15 on the entire first main surface.
  • the film formation conditions for intrinsic amorphous silicon were: substrate temperature: 180 ° C., pressure: 130 Pa, SiH 4 / H 2 flow rate ratio: 2/10, and input power density: 0.03 W / cm 2 .
  • n-type amorphous silicon film having a thickness of 10 nm was formed on the intrinsic silicon-based layer 15 as the n-type silicon-based layer 13.
  • the film formation conditions for the n-type amorphous silicon were: substrate temperature: 180 ° C., pressure: 60 Pa, SiH 4 / PH 3 flow rate ratio: 1/2, input power density: 0.02 W / cm 2 .
  • the PH 3 gas flow rate mentioned above is the flow rate of the diluted gas diluted with H 2 to a PH 3 concentration of 5000 ppm.
  • the ITO film-forming conditions were as follows: indium oxide added with 10% by mass of tin as a target, the substrate temperature was room temperature, and a power density of 0.5 W / cm 2 was applied in an argon atmosphere at a pressure of 0.2 Pa. To form a transparent conductive film.
  • the concentration of hydrochloric acid and the immersion time were adjusted so that the island-shaped conductive layer 16 was formed between the first lower layer electrode 17a and the second lower layer electrode 18a.
  • the concentration of hydrochloric acid was 20% by mass, and the immersion time in hydrochloric acid was 3 minutes.
  • Ag paste was applied on the first lower layer electrode 17a and the second lower layer electrode 18a by screen printing to form the first upper layer electrode 17b and the second upper layer electrode 18b.
  • the island-shaped conductive layer 16 is formed between the first electrode 17 and the second electrode 18. confirmed.
  • a solar cell module was produced as follows using the solar cell produced as described above.
  • a wiring material is disposed on each of the first and second electrodes of each solar cell via a conductive adhesive, and the temperature is 180 ° C. for 15 seconds, 2 MPa.
  • a solar battery string in which nine solar cells were connected in series was prepared by connecting the electrodes.
  • the conductive adhesive a film-like resin containing 10% by mass of Ni powder having an average particle diameter of about 10 ⁇ m in a resin mainly composed of an epoxy resin was used.
  • solder-plated copper foil in which solder was formed so as to cover the surface of the copper foil was used.
  • a solar cell module was produced as follows.
  • a sealing layer was disposed on the light receiving surface side of the solar cell string, and a light receiving surface protective layer was disposed on the sealing layer.
  • White plate glass was used as the light-receiving surface protective layer, and EVA was used as the sealing material constituting the sealing layer.
  • the sealing layer was arrange
  • the back surface protective layer was composed of a black resin layer, a reflective layer, and a base material layer in this order from the solar cell string side.
  • black resin which comprises the said black resin layer polyolefin resin which added the black pigment was used.
  • an Al foil was used as the reflective layer, and a PET film was used as the base material layer.
  • the black resin layer absorbs visible light ⁇ B smaller than 750 nm and transmits near-infrared light ⁇ A having a wavelength of 750 nm or more.
  • the Al foil used as the reflective layer reflects near infrared light ⁇ A.
  • stacked in order of the light-receiving surface protective layer, the sealing layer, the solar cell string, the sealing layer, and the back surface protective layer was heated at the temperature of 150 degreeC under atmospheric pressure, and then, after reducing pressure to 100 Pa, atmospheric pressure The pressurizing step was performed for 5 minutes to integrate the laminate. Subsequently, the sealing material EVA was crosslinked by holding at 150 ° C. for 60 minutes. Thus, the solar cell module as shown in FIG. 4 was produced.
  • Example 1 A solar cell was produced in the same manner as in Example 1 except that the etching time of the transparent conductive layer 23 with hydrochloric acid was changed to 15 minutes in the production step of the solar cell.
  • the produced solar cell was observed with a scanning electron microscope at a magnification of 80000 times, it was confirmed that no island-shaped conductive layer was formed between the first electrode 17 and the second electrode 18.
  • a solar cell module was produced in the same manner as in Example 1 using the solar cell.
  • Example 1 As the photoelectric conversion characteristics of the solar cell modules of Example 1 and Comparative Example 1 manufactured as described above, an open circuit voltage (Voc), a short circuit current (Isc), and a curvature factor (FF) were measured. The results are shown in Table 1. In Table 1, the result of Example 1 was shown by the relative ratio when the result of the comparative example 1 was set to 1.00.
  • Example 1 Compared to Comparative Example 1 in which no island-shaped conductive layer is formed between the first electrode and the second electrode, the implementation in which the island-shaped conductive layer is formed between the first electrode and the second electrode In Example 1, it can be seen that all the characteristics of Voc, Isc and FF are improved, and in particular, Voc is greatly improved.
  • the conductive layer that exists in an island shape between the first electrode and the second electrode works as a buffer material when the solar cell module is manufactured, and the sealing material does not directly touch the semiconductor layer. It is considered that the main cause is that the decrease in the lifetime of carriers in the semiconductor layer is suppressed.
  • Example 1 From the results of Example 1 and Comparative Example 1 described above, by forming an island-like conductive layer between the first electrode and the second electrode, the decrease in the lifetime of carriers in the semiconductor layer is suppressed, and It was found that the open circuit voltage and the curvature factor can be improved by preventing the leakage current.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

太陽電池セル１０は、半導体基板１１と、半導体基板１１の一方の主面上に配置された第１導電型層１２及び第２導電型層１３とを備え、第１導電型層１２の上には第１電極１７が配置され、第２導電型層１３の上には第２電極１８が配置され、第１電極１７と第２電極１８とは電気的に分離され、第１電極１７と第２電極１８との間には、島状の導電層１６が配置されている。

Description

太陽電池及びその製造方法、並びに太陽電池モジュール
　本発明は、太陽電池及びその製造方法、並びにその太陽電池を備えた太陽電池モジュールに関するものである。
　半導体基板を用いた太陽電池は、光電変換効率が高く、既に太陽光発電システムとして広く実用化されている。そして、実用化されている多くの太陽電池は、効率の良い電流の取り出しのため、太陽光を受光する受光面側及び受光面側とは反対面側の裏面側にそれぞれ電極を形成した両面電極型の太陽電池である。より具体的には、両面電極型の太陽電池は、半導体基板の両面にそれぞれ電極を備え、受光面から太陽光を取り込み、内部で電子正孔対を生じさせ、両面の電極を通じて電流を取り出している。
　しかし、この両面電極型の太陽電池では、効率良く電流を取り出すために、受光面側にも電極が形成されているため、受光面側の電極が太陽光を遮断し、光電変換効率が低下する問題がある。このため、半導体基板の裏面側にｐ型半導体層及びｎ型半導体層を形成し、これらの半導体層の上に電極を形成した裏面電極型の太陽電池が提案されている。この裏面電極型の太陽電池では、受光面側に電極を形成する必要がないため、太陽光の受光率を高め、より高い光電変換効率を実現することができる。
　ところで、裏面電極型の太陽電池では、半導体基板の裏面側にｐ型半導体層及びｎ型半導体層を形成し、更にｐ型半導体層及びｎ型半導体層の上にそれぞれ電極を形成する必要がある。このように、裏面電極型の太陽電池の作製方法は複雑であり、太陽電池の作製途中において太陽電池の性能低下を招く場合もあり、太陽電池の構造及び作製方法を十分に検討する必要がある。
　例えば、特許文献１には、裏面電極型の太陽電池の作製方法として、複数の導電領域を電気的に接続し、メッキ法によって収集電極を形成し、最終的に複数の導電領域の間に分離溝を設けて、収集電極を電気的に分離する方法が提案されている。また、特許文献１では、分離溝作製時に露出した部分を絶縁層で被覆することにより、分離溝周辺のクラック等の発生を抑制できるとしている。
特開２０１０－１０８９９４号公報
　しかし、特許文献１に記載のように、分離溝を備える太陽電池を用いて、太陽電池モジュールを作製すると、分離溝周辺においてキャリアのライフタイムが低下することが判明した。これは、太陽電池モジュール作製時に使用する封止材が、分離溝周辺において、直接又は絶縁層を介して半導体導電層に触れることにより、封止材中の不純物が半導体導電層に拡散し、半導体導電層の間にリーク電流が発生した結果と考えられる。
　本発明は、上記問題を解決したもので、裏面電極型の太陽電池においてキャリアのライフタイムの低下を抑制し、開放電圧及び曲率因子を改善した太陽電池及びその製造方法、並びにその太陽電池を備えた太陽電池モジュールを提供するものである。
　本発明の太陽電池は、半導体基板と、前記半導体基板の一方の主面上に配置された第１導電型層及び第２導電型層とを含む太陽電池であって、前記第１導電型層の上には第１電極が配置され、前記第２導電型層の上には第２電極が配置され、前記第１電極と前記第２電極とは、電気的に分離され、前記第１電極と前記第２電極との間には、島状の導電層が配置されていることを特徴とする。
　本発明の太陽電池モジュールは、上記本発明の太陽電池を複数含む太陽電池モジュールであって、前記太陽電池を覆う封止層と、配線部と、受光面保護層と、裏面保護層とを含むことを特徴とする。
　本発明の太陽電池の製造方法は、半導体基板の一方の主面上に、第１導電型層及び第２導電型層を形成する導電型層形成工程と、前記第１導電型層の上に第１電極を形成し、前記第２導電型層の上に第２電極を形成する電極形成工程とを含み、前記電極形成工程において、前記第１電極と前記第２電極との間に島状の導電層を形成することを特徴とする。
　本発明によれば、開放電圧及び曲率因子を改善した太陽電池及び太陽電池モジュールを提供することができる。
図１は、太陽電池セルの一例を示す模式平面図である。 図２は、図１のＩ－Ｉ線の要部模式断面図である。 図３は、電極間に配置された島状導電層の形状パターンの例を示す要部模式平面図である。 図４は、太陽電池モジュールの一例を示す要部模式断面図である。 図５は、太陽電池の製造工程の一例を示す要部模式断面図である。
　（太陽電池）
　先ず、本発明の太陽電池の実施形態について説明する。本実施形態の太陽電池は、半導体基板と、上記半導体基板の一方の主面上に配置された第１導電型層及び第２導電型層とを備えている。また、上記第１導電型層の上には第１電極が配置され、上記第２導電型層の上には第２電極が配置され、上記第１電極と上記第２電極とは、電気的に分離され、上記第１電極と上記第２電極との間には、島状の導電層が配置されている。
　本実施形態の太陽電池は、上記第１電極と上記第２電極との間に島状の導電層が配置されているので、本実施形態の太陽電池を用いて太陽電池モジュールを作製しても、キャリアのライフタイムの低下を抑制でき、従来の裏面電極型の太陽電池に比べて、開放電圧及び曲率因子を改善することができる。即ち、本実施形態の太陽電池を用いて太陽電池モジュールを作製しても、半導体導電層の間の電気的絶縁性を保持しつつ、上記島状導電層が遮蔽層となり、キャリアのライフタイムの低下の要因となる各種物質から半導体導電層を保護できる。より具体的には、太陽電池モジュールの封止材が半導体導電層に直接触れることが避けられるため、封止材中の不純物が半導体導電層に拡散することを抑制でき、半導体導電層の間におけるリーク電流の発生を防止できる。また、上記島状導電層が遮蔽層となるため、太陽電池モジュールの作製工程において、半導体導電層に水蒸気や金属材料等の不純物が接触することを防止でき、これらの不純物が半導体導電層に拡散することを抑制できる。
　また、上記島状導電層を設けることにより、太陽電池モジュールの封止材と太陽電池セルとの密着性が向上し、太陽電池モジュールの信頼性が向上する。更に、上記島状導電層を設けることにより、太陽電池セルの作製工程において、静電破壊の発生を低減でき、太陽電池の生産効率を向上できる。
　次に、本実施形態の太陽電池セルを図面に基づき説明する。図１は、本実施形態の太陽電池セルの一例を示す模式平面図であり、図２は、図１のＩ－Ｉ線の要部模式断面図である。図１及び図２では、ヘテロ接合型の太陽電池を例示しているが、本実施形態の太陽電池セルは、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池であってもよい。
　図１及び図２において、本実施形態の太陽電池セル１０は、半導体基板１１と、半導体基板１１の一方の主面（裏面）上に配置された第１導電型層１２及び第２導電型層１３を備えている。また、第１導電型層１２と半導体基板１１との間には、接合層１４が配置され、第２導電型層１３と半導体基板１１との間には、接合層１５が配置されている。
　また、第１導電型層１２の上には、第１電極１７が配置され、第２導電型層１３の上には、第２電極１８が配置されて、第１電極１７と第２電極１８とは電気的に分離されている。また、第１電極１７は、第１導電型層１２に接する第１下層電極１７ａと、第１下層電極１７ａの上に配置された第１上層電極１７ｂとから構成され、第２電極１８は、第２導電型層１３に接する第２下層電極１８ａと、第２下層電極１８ａの上に配置された第２上層電極１８ｂとから構成されている。
　また、第１電極１７と第２電極１８との間には、島状の導電層１６が配置されている。島状の導電層１６の配置位置は、第１電極１７と第２電極１８との間であれば、第１導電型層１２の上でもよく、第２導電型層１３の上でもよく、第１導電型層１２と第２導電型層１３とに跨る位置でもよい。
　また、太陽電池セル１０は、半導体基板１１の他方の主面（受光面）上に接合層１９と反射防止層２０とを備えている。太陽電池セル１０は、上記受光面から太陽光２１を受光する構造となっている。太陽電池セル１０では、受光面側に電極が形成されていない裏面電極型であるため、受光面側で太陽光を遮断するものが無く、光電変換効率が向上する。
　続いて、本実施形態の太陽電池セルの各構成部材について、ヘテロ接合型シリコン系太陽電池を例示して説明する。以下の説明において、数値範囲に関して「Ａ～Ｂ」と記載した場合は、「Ａ以上Ｂ以下」を意味する。
　＜半導体基板＞
　半導体基板１１としては、導電型単結晶シリコン基板又は導電型多結晶シリコン基板を用いることができ、導電型単結晶シリコン基板を用いると高い光電変換効率を実現でき、導電型多結晶シリコン基板を用いると、より安価に太陽電池を製造できる。
　半導体基板１１として導電型単結晶シリコン基板を用いた場合、導電型単結晶シリコン基板としては、ｎ型単結晶シリコン基板又はｐ型単結晶シリコン基板を用いることができるが、結晶シリコン基板内のキャリア寿命の長さから、ｎ型単結晶シリコン基板を用いることが好ましい。ｐ型単結晶シリコン基板では、光照射によってｐ型ドーパントであるＢ（ホウ素）が影響して再結合中心となるＬＩＤ（Ｌｉｇｈｔ　Ｉｎｄｕｃｅｄ　Ｄｅｇｒａｄａｔｉｏｎ）が起こる場合があるが、ｎ型単結晶シリコン基板ではＬＩＤをより抑制できるからである。
　半導体基板１１として導電型単結晶シリコン基板を用いた場合、導電型単結晶シリコン基板の厚さは、５０～２５０μｍが好ましく、６０～２００μｍがより好ましく、７０～１８０μｍが更に好ましい。この範囲の厚さの基板を用いることにより、より材料コストを低減することができる。導電型単結晶シリコン基板は、光閉じ込めの観点から、光の入射面側にテクスチャ構造と呼ばれる凹凸構造を有することが好ましい。
　＜導電型層＞
　第１導電型層１２は、導電型シリコン系層で形成でき、第２導電型層１３は、第１導電型層１２と異なる導電型の導電型シリコン系層で形成できる。上記導電型シリコン系層としては、ｐ型シリコン系層又はｎ型シリコン系層を使用することができる。ｐ型シリコン系層のドーパント不純物としては、Ｂ（ホウ素）が好ましく用いられ、ｎ型シリコン系層のドーパント不純物としては、Ｐ（リン）が好ましく用いられる。
　上記導電型シリコン系層は、非晶質シリコン層、又は、非晶質シリコンと結晶質シリコンとを含む微結晶シリコン層で形成できる。
　上記導電型シリコン系層の形成方法は特に限定されないが、ＣＶＤ法により形成することが好ましい。その場合、材料ガスとしては、ＳｉＨ4ガスを用い、ドーパント添加ガスとしては、水素希釈されたＢ2Ｈ6やＰＨ3が好ましく用いられる。また、光の透過性を向上させるために酸素や炭素といった不純物を微量添加しても良く、その場合、ＣＯ2やＣＨ4といったガスをＣＶＤ製膜の際に導入すればよい。
　裏面電極型太陽電池では、入射面側から光を入射させ、生成したキャリアを裏面で回収する。そのため、第１導電型層１２と第２導電型層１３とは同一面内に形成される。第１導電型層１２と第２導電型層１３とを同一面内に形成する方法としては、マスクを利用したＣＶＤ法又はエッチング法を採用できる。
　＜接合層＞
　接合層１４及び接合層１５は、真性シリコン系層で形成できる。接合層１４及び接合層１５は、パッシべーション層として機能し、キャリアの再結合を抑制することができる。
　＜電極＞
　第１電極１７の第１下層電極１７ａと第１上層電極１７ｂ、及び、第２電極１８の第２下層電極１８ａと第２上層電極１８ｂは、それぞれ金属材料又は透明導電性材料で形成できる。但し、製造プロセルの簡便化のために、第１下層電極１７ａと第２下層電極１８ａとは同じ材料で形成することが好ましく、同様に第１上層電極１７ｂと第２上層電極１８ｂとは同じ材料で形成することが好ましい。
　上記金属材料としては、例えば、Ｃｕ、Ａｇ、Ａｌ及びこれらの合金を使用できる。また、上記透明導電性材料としては、透明導電性金属酸化物、例えば、酸化インジウム、酸化錫、酸化亜鉛、酸化チタン及びそれらの複合酸化物等が使用できる。これらの中でも、酸化インジウムを主成分とするインジウム系複合酸化物が好ましい。高い導電率と透明性の観点からは、インジウム酸化物が特に好ましく用いられる。更に、信頼性やより高い導電率を確保するため、インジウム酸化物にドーパントを添加して用いることが更に好ましい。上記ドーパントとしては、例えば、Ｓｎ、Ｗ、Ｚｎ、Ｔｉ、Ｃｅ、Ｚｒ、Ｍｏ、Ａｌ、Ｇａ、Ｇｅ、Ａｓ、Ｓｉ、Ｓ等が挙げられる。
　本実施形態では、第１電極１７及び第２電極１８を、それぞれ２層構造の電極として形成したが、単層構造の電極として形成してもよいし、３層以上の多層構造の電極として形成してもよい。第１電極１７及び第２電極１８をそれぞれ単層構造の電極として形成する場合は、製造プロセスの簡便化のために、第１電極１７と第２電極１８とは同じ材料で形成することが好ましい。
　上記電極の形成方法は特に限定されないが、上記金属材料を用いて電極を形成する場合には、例えば、スクリーン印刷法、メッキ法、導線接着法、インクジェット法、スプレー法、真空蒸着法、スパッタリング法等を用いることができる。特に、Ａｇペーストを用いたスクリーン印刷法、銅メッキを用いたメッキ法が好ましい。
　また、上記透明導電性材料を用いて電極を形成する場合には、スパッタリング法等の物理気相堆積法や、有機金属化合物と酸素又は水との反応を利用した化学気相堆積法等を用いることができる。
　＜島状の導電層＞
　本実施形態における「島状」との用語は、薄膜形成技術分野で一般的に用いられているように、薄膜結晶の成長初期段階にみられる、三次元的な島状成長（Ｖｏｌｍｅｒ－Ｗｅｂｅｒ型）；凹凸構造上に斜め蒸着法によって形成される島状構造；あるいは層状の薄膜をエッチング法により除去した際に部分的に薄膜層が残存する島状構造を指す。即ち、島状の導電層とは、飛び飛びに導電層が存在する状態であることを表す。
　島状の導電層１６の形状は特に限定されない。但し、リーク電流を抑制する観点から、第１電極１７と第２電極１８との離間された領域において空間的に連続していない形状であることが求められる。島状の導電層１６のシート抵抗値は、第１電極１７と第２電極１８との離間された領域幅に応じて、求められる値が異なるが、第１電極１７と第２電極１８との絶縁性を保つために、１．６ｋΩ／スクエア以上であることが好ましい。導電層１６のシート抵抗値は、導電層１６の厚さを調整することで制御できる。
　図３Ａ～図３Ｄに、第１電極１７及び第２電極１８の間に配置された島状の導電層１６の形状パターンの例を示す。図３Ａに示すように、島状の導電層１６の形状は円形でもよいが、図３Ｂ及び図３Ｃに示すように、電極に平行な方向や電極に垂直な方向に伸びた形状でもよい。また、導電層１６は、第１電極１７と第２電極１８とを架橋する構造でなければ、即ち、第１電極１７及び第２電極１８に対して孤立している、又は、一方の電極に接触していても他方の電極から乖離していれば、特に島状の形状は問われない。また、図３Ｄに示すように、様々な形状の島状の導電層１６が存在してもよく、一部の導電層が電極上に形成されていてもよい。更に、島状の導電層１６は、第１電極１７と第２電極１８との離間領域において均一に分布していなくてもよい。
　また、第１電極１７と第２電極１８との分離方向における、導電層１６の最大幅は、５０ｎｍ以上２５０ｎｍ以下であることが好ましい。導電層１６の上記最大幅が大きすぎると、導電層１６が第１電極１７と第２電極１８との間を架橋することになり、導電層１６のシート抵抗値が低い場合には、第１電極１７と第２電極１８との絶縁性が低下するからである。
　また、島状の導電層１６による第１電極１７と第２電極１８との離間領域の被覆面積率は特に限定されないが、リーク電流の抑制及びキャリアのライフタイム低下の抑制の観点から３０～７０％が好ましい。
　島状の導電層１６は、前述の電極の形成材料と同様の導電性材料で形成できるが、電極の形成材料と異なる導電性材料で形成してもよい。島状の導電層１６の形成材料のバルクでの抵抗率は、１×１０-3Ωｃｍ以下であることが好ましい。
　島状の導電層１６の形成材料として、金属材料を用いる場合は、例えば、Ｃｕ、Ａｇ、Ａｌ及びこれらの合金を使用できる。また、島状の導電層１６の形成材料として、透明導電性材料を用いる場合は、主成分としてインジウム酸化物を含み、ドーパントとしてＳｎ、Ｗ、Ｚｎ、Ｔｉ、Ｃｅ、Ｚｒ、Ｍｏ、Ａｌ、Ｇａ、及びＧｅからなる群から選ばれる少なくとも一つ以上を含む材料が好ましい。製造プロセスの簡便化のためには、島状の導電層１６の形成材料として透明導電性材料を用いることが好ましい。
　島状の導電層１６は、単層構造であってもよく、多層構造であってもよい。島状の導電層１６を多層構造とする場合、具体的には、例えば、金属層／金属層、透明導電層／金属層、透明導電層／透明導電層等の多層構造とすることができる。
　更に、島状の導電層１６には、絶縁層や、第１導電型半導体層又は第２導電型半導体層が、島状導電層の上側や島状導電層を覆うように製膜されていてもよい。上記絶縁層としては、例えば、真性シリコン層、酸化シリコン層、窒化シリコン層等が挙げられるが、電気的な絶縁層であれば特にこれらに限定されない。
　次に、島状導電層の形成形態ごとにその形成方法を説明する。
　［形成形態１（島状導電層が金属材料から形成されている場合）］
　島状導電層を金属材料で形成する方法としては、ゾルゲル法やメッキ法等を用いることも可能だが、島状導電層の厚さの制御という観点から、スパッタリング法や真空蒸着法等の気相法による形成が好ましい。気相法を用いて島状導電層を形成する際には、基板温度は室温程度の低温とすることが望ましく、室温以下に冷却することが更に望ましい。これは、蒸着源から飛来した金属材料がセル表面においてマイグレーションにより拡散することを抑制できると共に、太陽電池に熱履歴を与えないためである。同様の理由から、気相法を用いた場合であっても、スパッタリング法に比べて真空蒸着法の方がより好ましい。
　また、太陽電池の裏面側の表面に凹凸がある場合には、真空蒸着装置を用い、斜め蒸着法を用いることにより、再現性よく島状導電層を形成することができる。斜め蒸着法では、凹凸構造の凸部が影になり、凹部に蒸着材料が直接付着しにくくなるからである。
　更に、第１電極と第２電極との離間された領域にマスク製膜することで、より再現性が高く、規則性を備えた島状導電層を形成することができる。しかし、マスクの位置合わせの困難さのため、上記斜め蒸着法が最も簡便で再現性のよい方法である。
　本実施形態においては、電極部を凸部として利用して、斜め蒸着法により、金属薄膜を作製する方法が望ましい。その際、電極部の上に蒸着により作製した金属薄膜が形成されることになる。
　島状導電層を形成する金属材料のバルクでの抵抗率は、１×１０-3Ωｃｍ以下であることが好ましい。これにより、島状導電層が上記金属材料で形成される場合、その導電率の高さから、静電気の帯電を防止することが可能となり、セル作製途中で発生する静電破壊を防止することが可能となり、太陽電池の生産効率を向上できる。
　［形成形態２（島状導電層が透明導電性材料から形成されている場合）］
　島状導電層を透明導電性材料で形成する方法としては、前述の斜め蒸着法で形成してもよいが、プロセスの簡便性の観点から、エッチング法により形成することがより好ましい。
　エッチング法により島状導電層を形成する場合、先ず第１導電型層及び第２導電型層の上に、透明導電性材料を用いて気相法により透明導電層を形成する。その後、第１導電型層と第２導電型層との境界領域上において、透明導電層の一部をエッチング法により除去する。この際、透明導電層の一部が第１導電型層と第２導電型層の境界領域上に残るよう、エッチング液の濃度とエッチング時間を調整する。
　上記エッチング法により分離された透明導電層をそのまま第１電極及び第２電極として利用してもよいが、金属材料から形成される金属電極を、透明導電層の上に第１上層電極及び第２上層電極としてそれぞれ形成することが好ましい。
　上記金属電極の作製方法としては、前述の電極の作製方法と同様に、スクリーン印刷法、メッキ法、導線接着法、インクジェット法、スプレー法、真空蒸着法、スパッタリング法等を用いることができ、Ａｇペーストを用いたスクリーン印刷法、銅メッキを用いたメッキ法を用いることが好ましい。
　上記では、透明導電層をエッチングした後に金属電極を形成した例を示したが、金属電極を形成した後に透明導電層をエッチングしてもよい。この場合、金属電極がエッチングされないようなエッチング液や濃度を選定することが望ましい。
　島状導電層を形成する透明導電性材料のバルクでの抵抗率は、１×１０-3Ωｃｍ以下であることが好ましい。これにより、島状導電層が上記透明導電性材料で形成される場合、その導電率の高さから、静電気の帯電を防止することが可能となり、セル作製途中で発生する静電破壊を防止することが可能となり、太陽電池の生産効率を向上できる。
　［形成形態３（島状導電層が多層構造で形成されている場合）］
　形成形態１及び２では、島状導電層が単層構造で形成される場合を説明したが、島状導電層は多層構造で形成することもできる。例えば、金属層／金属層、透明導電層／金属層、透明導電層／透明導電層等の多層構造とすることができる。
　多層構造の島状導電層を形成する方法としては、形成形態２と同様に、エッチング法を用いればよい。この場合、島状導電層が透明導電層と金属層との積層体で形成されている場合、金属層と透明導電層をそれぞれ別々にエッチングしてもよいが、プロセスの簡便上の観点により、積層体全体を同時にエッチングするようなエッチング液を選定し、濃度や時間を調整することで島状導電層を形成することが好ましい。
　続いて、島状導電層の確認方法について説明する。導電層が島状に形成されていることは、例えば走査型電子顕微鏡によって観察することにより確認できる。観察倍率は１０００～１０００００倍程度で、該当する太陽電池セルの裏面側において、第１電極及び第２電極の離間領域を含む領域を観察することによって、導電層の形成状態を確認することができる。
　また、導電層の膜厚が１～２０ｎｍと非常に薄い場合においては、例えば透過型電子顕微鏡において観察することが可能である。この場合、観察倍率は１０万～１００万倍程度とし、第１電極及び第２電極の離間領域を含む断面を観察することによって、導電層の形成状態を確認することができる。
　更に、第１電極と第２電極との離間領域における島状導電層の被覆率、及び、島状導電層の大きさは上記方法と同様の方法を用いて確認することができる。
　島状導電層のシート抵抗値は、例えば、第１電極とその隣に位置する第２電極との間に探針を配置することにより評価することが可能である。各電極に一つの探針を配置する二探針法で測定してもよいが、電極と探針との接触抵抗を含んでしまうため、各電極に二本ずつ探針を配置する四探針法がより好ましい。
　＜他の構成部材＞
　受光面の上に形成された接合層１９は、真性シリコン系層で形成できる。また、反射防止層２０は、屈折率１．５～２．３程度の透光性膜が好ましく用いられる。反射防止層２０の形成材料としては、ＳｉＯ、ＳｉＮ、ＳｉＯＮが好ましい。反射防止層２０の形成方法は特に限定されないが、精密な膜厚制御が可能なＣＶＤ法による製膜が好ましい。ＣＶＤ法による製膜であれば、材料ガスや製膜条件のコントロールで膜質制御が可能である。
　（太陽電池モジュール）
　次に、本発明の太陽電池モジュールの実施形態について説明する。本実施形態の太陽電池モジュールは、前述の実施形態の太陽電池を複数備え、上記太陽電池を覆う封止層と、配線部と、受光面保護層と、裏面保護層とを備えている。即ち、本実施形態の太陽電池モジュールは、半導体基板と、上記半導体基板の一方の主面上に配置された第１導電型層及び第２導電型層とを備えた太陽電池単セルを複数備えた集合電池である。上記集合電池とすることにより、太陽光の受光面積を大きくでき、太陽光の受光率を高めることができる。
　図４は、本実施形態の太陽電池モジュールの一例を示す要部模式断面図である。図４において、本実施形態の太陽電池モジュール３０は、前述の実施形態の太陽電池セル１０を複数備えている。太陽電池セル１０の各電極（図示せず。）は、配線部３１により電気的に直列接続されている。また、太陽電池セル１０及び配線部３１は、封止層３２により覆われており、太陽電池１０の受光面側には、受光面保護層３４が配置され、その裏面側には裏面保護層３３が配置されている。太陽光３５は、受光面保護層３４から入射する。
　封止層３２を形成する封止材としては、例えば、高密度ポリエチレン(ＨＤＰＥ)、高圧法低密度ポリエチレン(ＬＤＰＥ)、直鎖状低密度ポリエチレン(ＬＬＤＰＥ)、ポリプロピレン(ＰＰ)、エチレン／α－オレフィン共重合体、エチレン／酢酸ビニル共重合体（ＥＶＡ）、エチレン／酢酸ビニル／トリアリルイソシアヌレート（ＥＶＡＴ）、ポリビニルブチラート（ＰＶＢ）、シリコン樹脂、ウレタン樹脂、アクリル樹脂、エポキシ樹脂等の透光性の樹脂を用いることが好ましい。湿分の浸入を抑制するという観点から、高密度ポリエチレン(ＨＤＰＥ)、高圧法低密度ポリエチレン(ＬＤＰＥ)、直鎖状低密度ポリエチレン(ＬＬＤＰＥ)、ポリプロピレン(ＰＰ)、エチレン／α－オレフィン共重合体がより好ましい。
　封止層３２は太陽電池セル１０を覆っているため、上記封止材は太陽電池セル１０の表面に接触するが、太陽電池セル１０は、前述のとおり、第１電極と第２電極との間に島状導電層が配置されているので、上記封止材が半導体導電層に直接触れることが避けられる。このため、封止材中の不純物が半導体導電層に拡散することを抑制でき、半導体導電層の間におけるリーク電流の発生を防止できる。また、上記島状導電層が遮蔽層となるため、太陽電池モジュールの作製工程において、半導体導電層に水蒸気や金属材料等の不純物が接触することを防止でき、これらの不純物が半導体導電層に拡散することを抑制できる。また、上記島状導電層を設けることにより、太陽電池モジュールの封止材と太陽電池セルとの密着性が向上し、太陽電池モジュールの信頼性が向上する。更に、上記島状導電層を設けることにより、太陽電池セルの作製工程において、静電破壊の発生を低減でき、太陽電池の生産効率を向上できる。
　配線部３１を構成する配線材料は特に制限されないが、銅箔の表面を半田で被覆した半田被覆銅箔や、電極との接続面に凹凸構造を形成した銅箔の表面を銀で被覆した銀被覆銅箔等を用いることが好ましい。半田や銀で銅箔の表面を被覆することにより、銅箔の表面の腐食を防止できると共に、電極との電気的接続性が向上し、更に、配線部３１で反射された光による電流向上の効果も期待できる。
　受光面保護層３４は、透光性部材で形成され、例えば、ガラス、透明樹脂等で形成できる。裏面保護層３３は、ポリオレフィン系樹脂、ポリエステル系樹脂、アクリル系樹脂、フッ素樹脂、エチレン・酢酸ビニル樹脂等の熱可塑性樹脂で形成でき、それらの樹脂には顔料や染料等の色料を添加することもできる。
　（太陽電池の製造方法）
　次に、本発明の太陽電池の製造方法の実施形態について説明する。本実施形態の太陽電池の製造方法は、半導体基板の一方の主面上に、第１導電型層及び第２導電型層を形成する導電型層形成工程と、上記第１導電型層の上に第１電極を形成し、上記第２導電型層の上に第２電極を形成する電極形成工程とを備え、上記電極形成工程において、上記第１電極と上記第２電極との間に島状の導電層を形成することを特徴とする。
　本実施形態の太陽電池の製造方法では、上記電極形成工程において、電極の形成と島状の導電層の形成とを略同時に行うことができるため、従来の太陽電池の製造工程を略そのまま利用できる。即ち、新たな工程を追加しなくても、第１電極と第２電極との間に島状の導電層を形成することができる。
　続いて、本実施形態の太陽電池の製造方法の一例を図面に基づき説明する。図５は、本実施形態の太陽電池の製造工程の一例を示す要部模式断面図である。図５では、図２に示した部材に対応する部材には、図２と同様の符号を付している。
　先ず、図５Ａに示すように、ｎ型単結晶シリコン基板１１の受光面側の主面の全面に真性シリコン系層１９を形成すると共に、ｎ型単結晶シリコン基板１１の裏面側の主面の全面に真性シリコン系層１４を形成する。真性シリコン系層１４が形成されることで、表面パッシベーション効果が期待できる。また、図５Ａでは図示を省略しているが、光閉じ込め効果による光取り込み効率向上の観点から、ｎ型単結晶シリコン基板１１の両主面はテクスチャ構造を備えている。続いて、真性シリコン系層１４を実質的に覆うようにｐ型シリコン系層１２が積層される。
　真性シリコン系層１９、真性シリコン系層１４及びｐ型シリコン系層１２は、プラズマＣＶＤ法により形成することが好ましい。上記シリコン系層をプラズマＣＶＤ法によって製膜する場合、製膜条件によって比較的容易に膜質を制御できることから、耐エッチャント性や屈折率を調整することが容易となる。
　プラズマＣＶＤ法により上記シリコン系層を形成する条件としては、基板温度：１００～３００℃、圧力：２０～２６００Ｐａ、高周波パワー密度：０．００４～０．８Ｗ／ｃｍ2が好ましく用いられる。また、上記シリコン系層の形成に使用される原料ガスとしては、ＳｉＨ4、Ｓｉ2Ｈ6等のシリコン含有ガス、又はシリコン系ガスとＨ2との混合ガスが好ましく用いられる。また、ドーパント添加ガスとしては、Ｂ2Ｈ6が用いられる。
　次に、図５Ｂに示すように、真性シリコン系層１９の上に反射防止層２０を形成する。反射防止層２０は、酸化シリコン、窒化シリコン、酸窒化シリコン又はそれらの積層物から形成することが好ましい。反射防止層２０もプラズマＣＶＤ法で形成することが好ましい。
　続いて、ｐ型シリコン系層１２の上にフォトレジスト２２を形成する。フォトレジスト２２は、ポジ型及びネガ型のいずれも用いることができるが、材料の入手の容易さ及びパターニング精度の高さから、ポジ型のフォトレジストを用いることが好ましい。以下、本実施形態では、ポジ型のフォトレジストを用いた場合について説明する。
　次に、図５Ｃに示すように、ｐ型シリコン系層１２のパターン形成用のフォトマスク（図示せず。）を用いて露光し、ｐ型シリコン系層１２が一部露出するようにフォトレジスト２２の一部を除去する。
　次に、図５Ｄに示すように、フォトレジスト２２をマスクとして、ｐ型シリコン系層１２及び真性シリコン系層１４の一部をエッチングする。エッチングのためのエッチング液としては、フッ酸を含む酸系の溶液が好ましく用いられる。上記エッチング液は、各層毎に適合したものを適宜選択して用いることができる。
　次に、図５Ｅに示すように、フォトレジストを剥離する。以上の工程より、ｐ型シリコン系層１２が形成されたｐ型シリコン系層形成領域と、ｐ型シリコン系層がエッチングされてｎ型単結晶シリコン基板１１が露出されたｐ型シリコン系層非形成領域とが形成される。
　次に、図５Ｆに示すように、上記ｐ型シリコン系層形成領域と、上記ｐ型シリコン系層非形成領域とを実質的に覆うように、真性シリコン系層１５を形成し、更に真性シリコン系層１５を実質的に覆うようにｎ型シリコン系層１３を形成する。真性シリコン系層１５及びｎ型シリコン系層１３は、プラズマＣＶＤ法により形成することが好ましい。ここで、真性シリコン系層１５及びｎ型シリコン系層１３の形成工程の前に、基板の洗浄を行うことが好ましく、フッ酸水溶液による洗浄を行うことがより好ましい。
　次に、図５Ｇに示すように、ｐ型シリコン系層１２の上のｎ型シリコン系層１３及び真性シリコン系層１５をエッチングによって除去し、ｐ型シリコン系層１２の表面を露出させる。続いて、図５Ｇに示すように、ｐ型シリコン系層１２及びｎ型シリコン系層１３の上の全面を覆うように透明導電層２３を形成する。透明導電層２３の形成方法は特に限定されないが、例えば、スパッタリング法等の物理気相堆積法や、化学気相堆積法等を用いることができる。
　次に、図５Ｈに示すように、透明導電層２３を、マスクを用いたエッチングにより一部除去し、ｐ型シリコン系層１２の上に第１下層電極１７ａを形成し、ｎ型シリコン系層１３の上に第２下層電極１８ａを形成すると共に、第１下層電極１７ａと第２下層電極１８ａとの間に島状の導電層１６を形成する。このように第１下層電極１７ａと第２下層電極１８ａとを分離して形成し、且つ、それらの間に島状の導電層１６を形成するには、エッチング液の濃度とエッチング時間を調整すればよい。
　最後に、図５Ｉに示すように、第１下層電極１７ａの上に第１上層電極１７ｂを形成し、第２下層電極１８ａの上に第２上層電極１８ｂを形成する。第１上層電極１７ｂ及び第２上層電極１８ｂの形成方法も特に限定されないが、例えば、導電性ペーストを印刷法等により塗布することにより形成できる。
　以上の工程により、本実施形態の裏面電極型の太陽電池セルが完成する。本実施形態の太陽電池セルは、図５Ｉに示すように、第１電極１７と第２電極１８との間に、島状の導電層１６が配置されている。これにより、前述の実施形態の太陽電池を用いて太陽電池モジュールを作製しても、キャリアのライフタイムの低下を抑制でき、従来の裏面電極型の太陽電池に比べて、開放電圧及び曲率因子を改善することができる。
　以下、実施例に基づいて本発明を詳細に説明する。但し、下記実施例は、本発明を制限するものではない。
　（実施例１）
　＜太陽電池セルの作製＞
　先ず、下記のとおり、反射防止層を形成しなかった以外は、図２に示す裏面電極型太陽電池セルを、図５に示す工程により作製した。
　先ず、入射面方位が（１００）であるｎ型単結晶シリコン基板１１を準備し、この基板をアセトン中で洗浄した後、２質量％のフッ酸水溶液に５分間浸漬し、表面の酸化シリコン膜を除去した後、超純水による洗浄を２回行った。この基板を、７５℃に保持された５質量％ＫＯＨ／１５質量％イソプロピルアルコールの混合水溶液に１５分間浸漬し、基板の表面をエッチングすることで、基板の表面にテクスチャを形成した。その後、２質量％のフッ酸水溶液に５分間浸漬し、超純水による洗浄を２回行い、常温で乾燥させた。この段階で、パシフィックナノテクノロジー社製の原子間力顕微鏡（ＡＦＭ）により、ｎ型単結晶シリコン基板の表面観察を行ったところ、基板の表面はエッチングが最も進行しており、（１１１）面が露出したピラミッド型のテクスチャが形成されていることを確認した。上記基板の表面の算術平均粗さは２１００ｎｍであり、上記基板の厚さは１６０μｍであった。上記基板の厚さは、基板の表裏の凸部間の距離を測定することで求めた。
　次に、エッチング後の基板をＣＶＤ装置へ導入し、ｎ型単結晶シリコン基板１１の受光面（第二主面）側に真性シリコン系層１９として真性非晶質シリコンを１０ｎｍの膜厚で製膜した。真性非晶質シリコンの製膜条件は、基板温度：１８０℃、圧力：１３０Ｐａ、ＳｉＨ4／Ｈ2流量比：２／１０、投入パワー密度：０．０３Ｗ／ｃｍ2であった。本実施例における薄膜の膜厚は、シリコン基板上に同条件にて製膜された薄膜の膜厚を、分光エリプソメトリー（商品名：Ｍ２０００、ジェー・エー・ウーラム社製）にて測定することにより求められた製膜速度から算出された値である。
　同様にしてＣＶＤ法により、ｎ型単結晶シリコン基板１１の裏面（第一主面）側に真性シリコン系層１４として真性非晶質シリコンを５ｎｍの膜厚で製膜した。次に、真性シリコン系層１４の上にｐ型シリコン系層１２として、ｐ型非晶質シリコンを１０ｎｍの膜厚で製膜した。真性非晶質シリコンの製膜条件は、受光面側のそれと同じ条件とした。また、ｐ型非晶質シリコンの製膜条件は、基板温度：１９０℃、圧力：１３０Ｐａ、ＳｉＨ4／Ｈ2／Ｂ2Ｈ6流量比：１／１０／３、投入パワー密度：０．０４Ｗ／ｃｍ2であった。上記でいうＢ2Ｈ6ガス流量は、Ｈ2によりＢ2Ｈ6濃度が５０００ｐｐｍまで希釈された希釈ガスの流量である。
　このようにして形成されたｐ型シリコン系層１２を実質的に覆うようにフォトレジスト２２を形成し、フォトマスクを用いてフォトレジスト２２の一部を紫外光によって露光し、ＫＯＨ水溶液によって現像し、フォトレジスト２２の一部を除去してｐ型シリコン系層１２を露出させた。
　次に、残ったフォトレジスト２２をマスクとして、ｐ型シリコン系層１２及び真性シリコン系層１４をＨＦ及びＨＮＯ3の混酸によってエッチングし、ｎ型単結晶シリコン基板１１の第一主面を露出させた後、エタノール、アセトン及びイソプロピルアルコールの混合有機溶剤を用いてフォトレジスト２２を剥離して除去した。
　次に、エッチングにより汚染された基板をＨＦ水溶液で洗浄し、ＣＶＤ装置へ導入して、第一主面の全面に、真性シリコン系層１５として真性非晶質シリコンを５ｎｍの膜厚で製膜した。真性非晶質シリコンの製膜条件は、基板温度：１８０℃、圧力：１３０Ｐａ、ＳｉＨ4／Ｈ2流量比：２／１０、投入パワー密度：０．０３Ｗ／ｃｍ2であった。
　続いて、真性シリコン系層１５の上にｎ型シリコン系層１３としてｎ型非晶質シリコンを１０ｎｍの膜厚で製膜した。ｎ型非晶質シリコンの製膜条件は、基板温度：１８０℃、圧力：６０Ｐａ、ＳｉＨ4／ＰＨ3流量比：１／２、投入パワー密度：０．０２Ｗ／ｃｍ2であった。上記でいうＰＨ3ガス流量は、Ｈ2によりＰＨ3濃度が５０００ｐｐｍまで希釈された希釈ガスの流量である。
　次に、ｐ型シリコン系層１２の上のｎ型シリコン系層１３及び真性シリコン系層１５をＫＯＨ水溶液によってエッチングによって除去し、ｐ型シリコン系層１２の表面を露出させた。次に、ｐ型シリコン系層１２及びｎ型シリコン系層１３が形成された第一主面の略全面に、スパッタリング法により酸化インジウム錫（ＩＴＯ、屈折率：１．９）を８０ｎｍの膜厚で製膜して、透明導電層２３を形成した。ＩＴＯの製膜条件は、ターゲットとして酸化インジウムに錫を１０質量％添加したものを用い、基板温度を室温とし、圧力０．２Ｐａのアルゴン雰囲気中で、０．５Ｗ／ｃｍ2のパワー密度を印加して透明導電膜として製膜した。
　次に、透明導電層２３の一部を、塩酸を用いたエッチングによって除去し、第１下層電極１７ａ及び第２下層電極１８ａとして分離した。この際、第１下層電極１７ａと第２下層電極１８ａとの間に島状の導電層１６が形成されるように、塩酸の濃度と浸漬時間を調整した。本実施例では、塩酸の濃度を２０質量％とし、塩酸への浸漬時間を３分とした。
　最後に、第１下層電極１７ａ及び第２下層電極１８ａの上に、Ａｇペーストをスクリーン印刷により塗布して、第１上層電極１７ｂ及び第２上層電極１８ｂを形成した。
　以上のように作製した太陽電池を走査型電子顕微鏡によって倍率８００００倍で観察することにより、第１電極１７と第２電極１８との間には島状の導電層１６が形成されていることを確認した。
　次に、上記のように作製した太陽電池セルを用いて、下記のように太陽電池モジュールを作製した。
　９個の太陽電池セルを準備し、各太陽電池セルの、第１電極及び第２電極の上に、各々、導電性接着剤を介して配線材を配置し、温度１８０℃、１５秒間、２ＭＰａの圧力を加え、各電極間を接続し、９個の太陽電池セルが直列に接続された太陽電池ストリングを作製した。上記導電性接着剤としては、エポキシ樹脂を主成分とした樹脂中に、平均粒子径約１０μｍのＮｉ粉を１０質量％含有したフィルム状樹脂を用いた。また、配線材としては、銅箔の表面を覆うように半田が形成された半田メッキ銅箔を用いた。
　続いて、上記太陽電池ストリングを６本用いて、下記のように太陽電池モジュールを作製した。
　先ず、太陽電池ストリングの受光面側に封止層を配置し、その封止層の上に受光面保護層を配置した。受光面保護層として白板ガラスを用い、封止層を構成する封止材としてＥＶＡを用いた。次に、太陽電池ストリングの裏面側に上記と同様にして封止層を配置し、その封止層の上に裏面保護層を配置した。
　上記裏面保護層は、太陽電池ストリング側から、黒色樹脂層、反射層、基材層の順で構成した。上記黒色樹脂層を構成する黒色樹脂としては、黒色顔料を添加したポリオレフィン系樹脂を用いた。また、上記反射層としてはＡｌ箔を用い、上記基材層としてはＰＥＴフィルムを用いた。
　上記黒色樹脂層は、７５０ｎｍより小さい可視光線λＢを吸収し、且つ波長が７５０ｎｍ以上の近赤外線λＡを透過するものである。また、反射層として使用するＡｌ箔は近赤外線λＡを反射させるものである。
　次に、受光面保護層、封止層、太陽電池ストリング、封止層、裏面保護層の順に積層した積層体を、大気圧下で温度１５０℃で加熱し、その後１００Ｐａまで減圧した後に大気圧で加圧する工程を５分間行い、上記積層体を一体化させた。続いて、１５０℃にて６０分間保持して、封止材のＥＶＡを架橋させた。このようにして、図４に示すような太陽電池モジュールを作製した。
　（比較例１）
　太陽電池セルの作製工程において、透明導電層２３の塩酸によるエッチング時間を１５分に変更した以外は、実施例１と同様にして太陽電池セルを作製した。作製した太陽電池を走査型電子顕微鏡によって倍率８００００倍で観察したところ、第１電極１７と第２電極１８との間には島状の導電層が形成されていないことを確認した。次に、上記太陽電池セルを用いて実施例１と同様にして、太陽電池モジュールを作製した。
　以上のように作製した実施例１及び比較例１の太陽電池モジュールの光電変換特性として、開放電圧（Ｖｏｃ）、短絡電流（Ｉｓｃ）及び曲率因子（ＦＦ）を測定した。その結果を表１に示す。表１では、比較例１の結果を１．００とした場合の相対比率で実施例１の結果を示した。
Figure JPOXMLDOC01-appb-T000001
　表１から、第１電極及び第２電極の間に島状導電層が形成されていない比較例１に対して、第１電極及び第２電極の間に島状導電層が形成されている実施例１では、Ｖｏｃ、Ｉｓｃ及びＦＦのすべての特性で改善が見られ、特にＶｏｃが大幅に改善していることが分かる。これは、実施例１では、第１電極及び第２電極の間に島状に存在する導電層が太陽電池モジュール作製時の緩衝材として働き、封止材が直接半導体層に触れないことで、半導体層中のキャリアのライフタイムの低下が抑制されたことが主原因であると考えられる。
　以上の実施例１と比較例１の結果から、第１電極及び第２電極の間に島状導電層を形成することによって、半導体層中のキャリアのライフタイム低下を抑制しつつ、電極間のリーク電流を防ぐことで、開放電圧及び曲率因子を改善できることが分かった。
　１０　太陽電池セル
　１１　半導体基板
　１２　第１導電型層
　１３　第２導電型層
　１４、１５、１９　接合層
　１６　島状の導電層
　１７　第１電極
　１７ａ　第１下層電極
　１７ｂ　第１上層電極
　１８　第２電極
　１８ａ　第２下層電極
　１８ｂ　第２上層電極
　２０　反射防止層
　２１　太陽光
　２２　フォトレジスト
　２３　透明導電層
　３０　太陽電池モジュール
　３１　配線部
　３２　封止層
　３３　裏面保護層
　３４　受光面保護層
　３５　太陽光

Claims (7)

  1. 　半導体基板と、前記半導体基板の一方の主面上に配置された第１導電型層及び第２導電型層とを含む太陽電池であって、
    　前記第１導電型層の上には第１電極が配置され、前記第２導電型層の上には第２電極が配置され、
    　前記第１電極と前記第２電極とは、電気的に分離され、
    　前記第１電極と前記第２電極との間には、島状の導電層が配置されていることを特徴とする太陽電池。
  2. 　前記導電層は、透明導電性材料で形成されている請求項１に記載の太陽電池。
  3. 　前記透明導電性材料が、主成分としてインジウム酸化物を含み、ドーパントとしてＳｎ、Ｗ、Ｚｎ、Ｔｉ、Ｃｅ、Ｚｒ、Ｍｏ、Ａｌ、Ｇａ、及びＧｅからなる群から選ばれる少なくとも一つ以上を含む請求項２に記載の太陽電池。
  4. 　前記導電層のシート抵抗値が、１．６ｋΩ／スクエア以上である請求項１～３のいずれか１項に記載の太陽電池。
  5. 　前記第１電極と前記第２電極との分離方向における、前記導電層の最大幅が、５０ｎｍ以上２５０ｎｍ以下である請求項１～４のいずれか１項に記載の太陽電池。
  6. 　請求項１～５のいずれか１項に記載の太陽電池を複数含む太陽電池モジュールであって、
    　前記太陽電池を覆う封止層と、配線部と、受光面保護層と、裏面保護層とを含むことを特徴とする太陽電池モジュール。
  7. 　請求項１～５のいずれか１項に記載の太陽電池を製造する方法であって、
    　半導体基板の一方の主面上に、第１導電型層及び第２導電型層を形成する導電型層形成工程と、
    　前記第１導電型層の上に第１電極を形成し、前記第２導電型層の上に第２電極を形成する電極形成工程とを含み、
    　前記電極形成工程において、前記第１電極と前記第２電極との間に島状の導電層を形成することを特徴とする太陽電池の製造方法。
PCT/JP2017/019851 2016-06-15 2017-05-29 太陽電池及びその製造方法、並びに太陽電池モジュール WO2017217219A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201780036759.7A CN109314152B (zh) 2016-06-15 2017-05-29 太阳能电池及其制造方法以及太阳能电池模块
JP2018523627A JP6917990B2 (ja) 2016-06-15 2017-05-29 太陽電池及びその製造方法、並びに太陽電池モジュール
EP17813121.5A EP3474333B1 (en) 2016-06-15 2017-05-29 Solar cell and production method therefor, and solar cell module
US16/221,076 US10916667B2 (en) 2016-06-15 2018-12-14 Solar cell and production method therefor, and solar cell module
US17/144,911 US11335818B2 (en) 2016-06-15 2021-01-08 Solar cell and production method therefor, and solar cell module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-119309 2016-06-15
JP2016119309 2016-06-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/221,076 Continuation US10916667B2 (en) 2016-06-15 2018-12-14 Solar cell and production method therefor, and solar cell module

Publications (1)

Publication Number Publication Date
WO2017217219A1 true WO2017217219A1 (ja) 2017-12-21

Family

ID=60664489

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/019851 WO2017217219A1 (ja) 2016-06-15 2017-05-29 太陽電池及びその製造方法、並びに太陽電池モジュール

Country Status (5)

Country Link
US (2) US10916667B2 (ja)
EP (1) EP3474333B1 (ja)
JP (1) JP6917990B2 (ja)
CN (1) CN109314152B (ja)
WO (1) WO2017217219A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146366A1 (ja) * 2018-01-25 2019-08-01 株式会社カネカ 太陽電池モジュール
WO2019163647A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
WO2019163648A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
WO2019163646A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
WO2020022044A1 (ja) * 2018-07-25 2020-01-30 株式会社カネカ 太陽電池の製造方法
JPWO2020071083A1 (ja) * 2018-10-02 2021-09-02 株式会社カネカ 太陽電池デバイスおよび太陽電池モジュール
US11594649B2 (en) * 2018-07-17 2023-02-28 Seiko Epson Corporation Photoelectric converter, photoelectric conversion module, and electronic instrument

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113678265B (zh) * 2019-03-29 2024-03-26 株式会社钟化 太阳能电池的制造方法、半成品太阳能电池基板及太阳能电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008050889A1 (fr) * 2006-10-27 2008-05-02 Kyocera Corporation Procédé de fabrication d'élément de cellule solaire et élément de cellule solaire
JP2010108994A (ja) * 2008-10-28 2010-05-13 Sanyo Electric Co Ltd 太陽電池の製造方法
US20150349155A1 (en) * 2014-05-30 2015-12-03 Taeseok Kim Foil-based metallization of solar cells
WO2015183761A1 (en) * 2014-05-30 2015-12-03 Sunpower Corporation Alignment free solar cell metallization

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5139502B2 (ja) * 2010-11-17 2013-02-06 シャープ株式会社 裏面電極型太陽電池
KR101826912B1 (ko) * 2011-11-07 2018-02-08 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광전변환소자 및 그 제조 방법
US9112097B2 (en) * 2013-09-27 2015-08-18 Sunpower Corporation Alignment for metallization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008050889A1 (fr) * 2006-10-27 2008-05-02 Kyocera Corporation Procédé de fabrication d'élément de cellule solaire et élément de cellule solaire
JP2010108994A (ja) * 2008-10-28 2010-05-13 Sanyo Electric Co Ltd 太陽電池の製造方法
US20150349155A1 (en) * 2014-05-30 2015-12-03 Taeseok Kim Foil-based metallization of solar cells
WO2015183761A1 (en) * 2014-05-30 2015-12-03 Sunpower Corporation Alignment free solar cell metallization

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3474333A4 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019146366A1 (ja) * 2018-01-25 2021-01-07 株式会社カネカ 太陽電池モジュール
WO2019146366A1 (ja) * 2018-01-25 2019-08-01 株式会社カネカ 太陽電池モジュール
JP7228561B2 (ja) 2018-02-23 2023-02-24 株式会社カネカ 太陽電池の製造方法
WO2019163647A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
JP7281444B2 (ja) 2018-02-23 2023-05-25 株式会社カネカ 太陽電池の製造方法
WO2019163648A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
JPWO2019163648A1 (ja) * 2018-02-23 2021-02-04 株式会社カネカ 太陽電池の製造方法
JPWO2019163646A1 (ja) * 2018-02-23 2021-02-04 株式会社カネカ 太陽電池の製造方法
JPWO2019163647A1 (ja) * 2018-02-23 2021-02-04 株式会社カネカ 太陽電池の製造方法
WO2019163646A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
US11211519B2 (en) 2018-02-23 2021-12-28 Kaneka Corporation Method for manufacturing solar cell
TWI761662B (zh) * 2018-02-23 2022-04-21 日商鐘化股份有限公司 太陽能電池之製造方法
US11594649B2 (en) * 2018-07-17 2023-02-28 Seiko Epson Corporation Photoelectric converter, photoelectric conversion module, and electronic instrument
WO2020022044A1 (ja) * 2018-07-25 2020-01-30 株式会社カネカ 太陽電池の製造方法
JPWO2020071083A1 (ja) * 2018-10-02 2021-09-02 株式会社カネカ 太陽電池デバイスおよび太陽電池モジュール
JP7467352B2 (ja) 2018-10-02 2024-04-15 株式会社カネカ 太陽電池デバイスおよび太陽電池モジュール

Also Published As

Publication number Publication date
CN109314152B (zh) 2022-04-05
EP3474333A4 (en) 2020-02-12
US20190123221A1 (en) 2019-04-25
US11335818B2 (en) 2022-05-17
US10916667B2 (en) 2021-02-09
EP3474333A1 (en) 2019-04-24
US20210135027A1 (en) 2021-05-06
EP3474333B1 (en) 2021-10-20
JPWO2017217219A1 (ja) 2019-04-11
JP6917990B2 (ja) 2021-08-11
CN109314152A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
US11335818B2 (en) Solar cell and production method therefor, and solar cell module
CN107710419B (zh) 太阳能电池和太阳能电池模块
TWI676299B (zh) 太陽能電池及太陽能電池模組、以及太陽能電池及太陽能電池模組之製造方法
CN107112378B (zh) 太阳能电池及其制造方法、以及太阳能电池模块
US20190088805A1 (en) Solar cell
US20090007955A1 (en) Photovoltaic Device, Photovoltaic Module Comprising Photovoltaic Device, and Method for Manufacturing Photovoltaic Device
JP2015029126A (ja) 太陽電池及びその製造方法
JP2009152222A (ja) 太陽電池素子の製造方法
JPH04116986A (ja) 集積化太陽電池
CN114175278A (zh) 晶片太阳能电池、太阳能模块以及用于制造晶片太阳能电池的方法
JP2014183073A (ja) 光電変換素子および光電変換素子の製造方法
JP2014072209A (ja) 光電変換素子および光電変換素子の製造方法
US10340848B2 (en) I-V measurement device for solar cell, manufacturing method for solar cell, and solar cell module
WO2019087590A1 (ja) 両面電極型太陽電池および太陽電池モジュール
TWI435462B (zh) 多色彩畫作型太陽能電池的製造方法
JP6143520B2 (ja) 結晶シリコン系太陽電池およびその製造方法
KR102363401B1 (ko) 태양전지 및 태양전지의 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018523627

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17813121

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017813121

Country of ref document: EP

Effective date: 20190115