JPWO2019163648A1 - 太陽電池の製造方法 - Google Patents

太陽電池の製造方法 Download PDF

Info

Publication number
JPWO2019163648A1
JPWO2019163648A1 JP2020501718A JP2020501718A JPWO2019163648A1 JP WO2019163648 A1 JPWO2019163648 A1 JP WO2019163648A1 JP 2020501718 A JP2020501718 A JP 2020501718A JP 2020501718 A JP2020501718 A JP 2020501718A JP WO2019163648 A1 JPWO2019163648 A1 JP WO2019163648A1
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
lift
type semiconductor
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020501718A
Other languages
English (en)
Other versions
JP7281444B2 (ja
Inventor
良太 三島
良太 三島
足立 大輔
大輔 足立
邦裕 中野
邦裕 中野
小西 克典
克典 小西
崇 口山
崇 口山
山本 憲治
憲治 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2019163648A1 publication Critical patent/JPWO2019163648A1/ja
Application granted granted Critical
Publication of JP7281444B2 publication Critical patent/JP7281444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

結晶基板(11)の一方の主面の上に、第1導電型の第1半導体層(13p)を形成する工程と、第1半導体層の上にシリコン系薄膜材料を含むリフトオフ層(LF)を形成する工程と、リフトオフ層及び第1半導体層を選択的に除去する工程と、リフトオフ層及び第1半導体層を含む一方の主面上に、第2導電型の第2半導体層(13n)を形成する工程と、エッチング溶液を用いてリフトオフ層を除去することにより、リフトオフ層を覆う第2半導体層を除去する工程とを含む。リフトオフ層及び第1半導体層を選択的に除去する工程において、リフトオフ層を除去した後に、水素を主成分とするガスを導入したプラズマエッチングで、第1半導体層を除去する工程を含む。

Description

本発明は、太陽電池の製造方法に関する。
従来、太陽電池は、半導体基板の両面(受光面及び裏面)に電極を配置した両面電極型が一般的であった。近年、電極による遮蔽損がない太陽電池として、特許文献1に示されるような、裏面にのみ電極を配置したバックコンタクト(裏面電極)型太陽電池が開発されている。
特開2009−200267号公報
しかしながら、バックコンタクト型太陽電池は、両面電極型の面積と比べて狭い裏面内に、p型半導体層及びn型半導体層を電気的に分離して形成しなければならず、特許文献1では、レーザ光を用いてp型半導体層とn型半導体層とを電気的に分離している。このため、バックコンタクト型太陽電池は、例えば両面電極型の太陽電池と比べて製造が非常に煩雑になるという問題がある。
また、レーザ光を用いて、p型半導体層とn型半導体層との電気的な分離を煩雑に行ってしまうと、レーザ光の精度不足又はレーザ光の出力不足等によって、絶縁分離を十分に行えないこともある。このような場合、バックコンタクト型太陽電池の性能は低下してしまうという問題もある。特に、p型半導体層及びn型半導体層をテクスチャ形状の上に形成する場合には、性能低下のリスクは高くなる。
本発明は、前記従来の問題を解決するためになされたものであり、その目的は、高性能なバックコンタクト型太陽電池を簡易に製造することにある。
前記の目的を達成するため、本発明の一態様は、半導体基板における互いに対向する2つの主面の一方の主面の上に、第1導電型の第1半導体層を形成する工程と、第1半導体層の上に、シリコン系薄膜材料を含むリフトオフ層を形成する工程と、リフトオフ層及び第1半導体層を選択的に除去する工程と、リフトオフ層及び第1半導体層を含む一方の主面の上に、第2導電型の第2半導体層を形成する工程と、エッチング溶液を用いて、リフトオフ層を除去することにより、リフトオフ層を覆う第2半導体層を除去する工程とを含む。リフトオフ層及び第1半導体層を選択的に除去する工程において、リフトオフ層を除去した後に、水素を主成分とするガスを導入したプラズマエッチングで、第1半導体層を除去する工程を含む。
本発明によれば、高性能なバックコンタクト型太陽電池が簡易に製造される。
図1は一実施形態に係る太陽電池を部分的に示す模式断面図である。 図2は一実施形態に係る太陽電池を構成する結晶基板の裏側主面を示す平面図である。 図3は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図4は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図5は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図6は一実施形態に係る太陽電池の製造方法の一変形例であって、図5に代わる工程を示す部分的な模式断面図である。 図7は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図8は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図9は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。 図10は一実施形態に係る太陽電池の製造方法の一工程を示す部分的な模式断面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物又はその用途を制限することを意図しない。また、図面中の各構成部材の寸法比は、図示する際の便宜上のものであり、必ずしも実寸比を表してはいない。
(一実施形態)
本発明の一実施形態について図面を参照しながら説明する。
図1は本実施形態に係る太陽電池(セル)の部分的な断面図を示す。図1に示すように、本実施形態に係る太陽電池10は、シリコン(Si)製の結晶基板11を用いている。結晶基板11は、互いに対向する2つの主面11S(11SU、11SB)を有している。ここでは、光が入射する主面を表側主面11SUと呼び、これと反対側の主面を裏側主面11SBと呼ぶ。便宜上、表側主面11SUは、裏側主面11SBよりも積極的に受光させる側を受光側とし、積極的に受光させない側を非受光側とする。
本実施形態に係る太陽電池10は、いわゆるヘテロ接合結晶シリコン太陽電池であり、電極層を裏側主面11SBに配置したバックコンタクト型(裏面電極型)太陽電池である。
太陽電池10は、結晶基板11、真性半導体層12、導電型半導体層13(p型半導体層13p、n型半導体層13n)、低反射層14、及び電極層15(透明電極層17、金属電極層18)を含む。
以下では、便宜上、p型半導体層13p又はn型半導体層13nに個別に対応する部材には、参照符号の末尾に「p」又は「n」を付すことがある。また、p型、n型のように導電型が相違するため、一方の導電型を「第1導電型」、他方の導電型を「第2導電型」と称することもある。
結晶基板11は、単結晶シリコンで形成された半導体基板であっても、多結晶シリコンで形成された半導体基板であってもよい。以下では、単結晶シリコン基板を例に挙げて説明する。
結晶基板11の導電型は、シリコン原子に対して電子を導入する不純物(例えば、リン(P)原子)を導入されたn型単結晶シリコン基板であっても、シリコン原子に対して正孔を導入する不純物(例えば、ホウ素(B)原子)を導入されたp型単結晶シリコン基板であってもよい。以下では、キャリア寿命が長いといわれるn型の単結晶基板を例に挙げて説明する。
また、結晶基板11は、受光した光を閉じこめておくという観点から、2つの主面11Sの表面に、山(凸)と谷(凹)とから構成されるテクスチャ構造TX(第1テクスチャ構造)を有していてもよい。なお、テクスチャ構造TX(凹凸面)は、例えば、結晶基板11における面方位が(100)面のエッチングレートと、面方位が(111)面のエッチングレートとの差を応用した異方性エッチングによって形成することができる。
テクスチャ構造TXの大きさとして、例えば頂点(山)の数で定義することが可能である。本発明においては、光取り込みと生産性との観点から、50000個/mm以上100000個/mm以下の範囲であることが好ましく、特には70000個/mm以上85000個/mm以下の範囲であることが好ましい。
結晶基板11の厚さは、250μm以下であってもよい。なお、厚さを測定する場合の測定方向は、結晶基板11の平均面(平均面とは、テクスチャ構造TXに依存しない基板全体としての面を意味する)に対する垂直方向である。そこで、これ以降、この垂直方向、すなわち、厚さを測定する方向を厚さ方向とする。
結晶基板11の厚さは、250μm以下とすると、シリコンの使用量を減らせるため、シリコン基板を確保しやすくなり、低コスト化が図れる。その上、シリコン基板内で光励起により生成した正孔と電子とを裏面側のみで回収するバックコンタクト構造では、各励起子の自由行程の観点からも好ましい。
一方で、結晶基板11の厚さが過度に小さいと、機械的強度の低下が生じたり、外光(太陽光)が十分に吸収されず、短絡電流密度が減少したりする。このため、結晶基板11の厚さは、50μm以上が好ましく、70μm以上がより好ましい。結晶基板11の主面にテクスチャ構造TXが形成されている場合には、結晶基板11の厚さは、受光側及び裏面側のそれぞれの凹凸構造における凸の頂点を結んだ直線間の距離で表される。
ところで、結晶基板11と導電型半導体層13との間には、真性(i型)半導体層12を配置することができる。真性半導体層12(12U、12p、12n)が結晶基板11の両主面11S(11SU、11SB)を覆うことによって、結晶基板11への不純物の拡散を抑えつつ、表面パッシベーションを行う。なお、「真性(i型)」とは、導電性不純物を含まない完全な真性に限られず、シリコン系層が真性層として機能し得る範囲で微量のn型不純物又はp型不純物を含む「弱n型」又は「弱p型」の実質的に真性である層をも包含する。
なお、真性半導体層12(12U、12p、12n)は、必須ではなく、必要に応じて、適宜形成すればよい。
真性半導体層12の材料は、特に限定されないが、非晶質シリコン系材料であってもよく、薄膜としてシリコンと水素とを含む水素化非晶質シリコン系薄膜(a−Si:H薄膜)であってもよい。なお、ここでいう非晶質とは、長周期で秩序を有していない構造であり、すなわち、完全な無秩序なだけでなく、短周期で秩序を有しているものも含まれる。
また、真性半導体層12の厚さは、特に限定されないが、2nm以上20nm以下であってもよい。厚さが2nm以上であると、結晶基板11に対するパッシベーション層としての効果が高まり、厚さが20nm以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。
真性半導体層12の形成方法は、特に限定されないが、プラズマCVD(Plasma enhanced Chemical Vapor Deposition)法が用いられる。この方法によると、単結晶シリコンへの不純物の拡散を抑制しつつ、基板表面のパッシベーションを有効に行える。また、プラズマCVD法であれば、真性半導体層12における層中の水素濃度をその厚さ方向で変化させることにより、キャリアの回収を行う上で有効なエネルギーギャッププロファイルの形成をも行える。
なお、プラズマCVD法による薄膜の成膜条件としては、例えば、基板温度が100℃以上300℃以下、圧力が20Pa以上2600Pa以下、及び高周波のパワー密度が0.003W/cm以上0.5W/cm以下であってもよい。
また、薄膜の形成に使用する原料ガスとしては、真性半導体層12の場合は、モノシラン(SiH)及びジシラン(Si)等のシリコン含有ガス、又はそれらのガスと水素(H)とを混合したガスであってもよい。
なお、上記のガスに、メタン(CH)、アンモニア(NH)若しくはモノゲルマン(GeH)等の異種の元素を含むガスを添加して、シリコンカーバイド(SiC)、シリコンナイトライド(SiN)又はシリコンゲルマニウム(SIGe)等のシリコン化合物を形成することにより、薄膜のエネルギーギャップを適宜変更してもよい。
導電型半導体層13としては、p型半導体層13pとn型半導体層13nとが挙げられる。図1に示すように、p型半導体層13pは、結晶基板11の裏側主面11SBの一部に真性半導体層12pを介して形成される。n型半導体層13nは、結晶基板11の裏側主面の他の一部に真性半導体層12nを介して形成される。すなわち、p型半導体層13pと結晶基板11との間、及びn型半導体層13nと結晶基板11との間に、それぞれパッシベーションの役割を果たす中間層として真性半導体層12が介在する。
p型半導体層13p及びn型半導体層13nの各厚さは、特に限定されないが、2nm以上20nm以下であってもよい。厚さが2nm以上であると、結晶基板11に対するパッシベーション層としての効果が高まり、厚さが20nm以下であると、高抵抗化により生じる変換特性の低下を抑えられるためである。
p型半導体層13p及びn型半導体層13nは、結晶基板11の裏側において、p型半導体層13pとn型半導体層13nとが電気的に分離されるように配置される。導電型半導体層13の幅は、50μm以上3000μm以下であってよく、80μm以上500μm以下であるとより好ましい。加えて、p型半導体層13pとn型半導体層13nとの乖離の間隔は、3000μm以下であってよく、1000μm以下であるとより好ましい(なお、半導体層の幅及び後述する電極層の幅は、特に断りがない限り、パターン化された各層の一部分の長さで、パターン化により、例えば線状になった一部分の延び方向と直交する方向の長さを意図する)。
結晶基板11内で生成した光励起子(キャリア)が導電型半導体層13を介して取り出される場合、正孔は電子よりも有効質量が大きい。このため、輸送損を低減させるという観点から、p型半導体層13pがn型半導体層13nよりも幅が狭くてもよい。例えば、p型半導体層13pの幅は、n型半導体層13nの幅の0.5倍以上0.9倍以下であってもよく、また、0.6倍以上0.8倍以下であるとより好ましい。
低反射層14は、太陽電池10が受けた光の反射を抑制する層である。低反射層14の材料には、光を透過する透光性の材料であれば、特に限定されないが、例えば、酸化ケイ素(SiO)、窒化ケイ素(SiN)、酸化亜鉛(ZnO)又は酸化チタン(TiO)が挙げられる。また、低反射層14の形成方法としては、例えば、酸化亜鉛又は酸化チタン等の酸化物のナノ粒子を分散させた樹脂材料で塗布してもよい。
電極層15は、p型半導体層13p又はn型半導体層13nをそれぞれ覆うように形成されて、各導電型半導体層13と電気的に接続される。これにより、電極層15は、p型半導体層13p又はn型半導体層13nに生じるキャリアを導く輸送層として機能する。
なお、各半導体層13p、13nに対応する電極層15p、15nは、離間して配置されることで、p型半導体層13pとn型半導体層13nとの短絡を防止する。
また、電極層15は、導電性が高い金属のみで形成されてもよい。また、p型半導体層13p及びn型半導体層13nとのそれぞれの電気的な接合の観点から、又は電極材料である金属の両半導体層13p、13nに対する原子の拡散を抑制するという観点から、透明導電性酸化物で構成された電極層15を、金属製の電極層とp型半導体層13pとの間及び金属製の電極層とn型半導体層13nとの間にそれぞれ設けてもよい。
本実施形態においては、透明導電性酸化物で形成される電極層15を透明電極層17と称し、金属製の電極層15を金属電極層18と称する。また、図2に示す結晶基板11の裏側主面11SBの平面図に示すように、それぞれ櫛歯形状を持つp型半導体層13p及びn型半導体層13nにおいて、櫛背部上に形成される電極層をバスバー部と称し、櫛歯部上に形成される電極層をフィンガ部と称することがある。
透明電極層17は、材料としては特に限定されないが、例えば、酸化亜鉛(ZnO)若しくは酸化インジウム(InO)、又は酸化インジウムに種々の金属酸化物、例えば酸化チタン(TiO)、酸化スズ(SnO)、酸化タングステン(WO)若しくは酸化モリブデン(MoO)等を1重量%以上10重量%以下の濃度で添加した透明導電性酸化物が挙げられる。
透明電極層17の厚さは、20nm以上200nm以下であってもよい。この厚さに好適な透明電極層の形成方法には、例えば、スパッタ法等の物理気相堆積(PVD:physical Vapor Deposition)法、又は有機金属化合物と酸素又は水との反応を利用した金属有機化学気相堆積法(MOCVD:Metal-Organic Chemical Vapor Deposition)法等が挙げられる。
金属電極層18は、材料としては特に限定されないが、例えば、銀(Ag)、銅(Cu)、アルミニウム(Al)又はニッケル(Ni)等が挙げられる。
金属電極層18の厚さは、1μm以上80μm以下であってもよい。この厚さに好適な金属電極層18の形成方法には、材料ペーストをインクジェットによる印刷若しくはスクリーン印刷する印刷法、又はめっき法が挙げられる。但し、これには限定されず、真空プロセスを採用する場合には、蒸着又はスパッタリング法を採用してもよい。
また、p型半導体層13p及びn型半導体層13nにおける櫛歯部の幅と、該櫛歯部の上に形成される金属電極層18の幅とは、同程度であってもよい。但し、櫛歯部の幅と比べて、金属電極層18の幅が狭くてもよい。また、金属電極層18同士のリーク電流が防止される構成であれば、櫛歯部の幅と比べて、金属電極層18の幅が広くてもよい。
本実施形態においては、結晶基板11の裏側主面11SBの上に、真性半導体層12、導電型半導体層13、低反射層14及び電極層15を積層した状態で、各接合面のパッシベーション、導電型半導体層13及びその界面における欠陥準位の発生の抑制、並びに透明電極層17における透明導電性酸化物の結晶化を目的として、所定のアニール処理を施す。
本実施形態に係るアニール処理には、例えば、上記の各層を形成した結晶基板11を150℃以上200℃以下に過熱したオーブンに投入して行うアニール処理が挙げられる。この場合、オーブン内の雰囲気は大気でもよく、さらには、雰囲気として水素又は窒素を用いると、より効果的なアニール処理を行うことができる。また、このアニール処理は、各層を形成した結晶基板11に、赤外線ヒータにより赤外線を照射させるRTA(Rapid Thermal Annealing)処理であってもよい。
[太陽電池の製造方法]
以下、本実施形態に係る太陽電池10の製造方法について図3〜図10を参照しながら説明する。
まず、図3に示すように、表側主面11SU及び裏側主面11SBにそれぞれテクスチャ構造TXを有する結晶基板11を準備する。
次に、図4に示すように、結晶基板11の表側主面11SUの上に、例えば真性半導体層12Uを形成する。続いて、形成した真性半導体層12Uの上に反射防止層14を形成する。反射防止層14には、入射光を閉じ込める光閉じ込め効果の観点から、適した光吸収係数及び屈折率を有するシリコンナイトライド(SiN)又はシリコンオキサイド(SiO)が用いられる。
次に、図5に示すように、結晶基板11の裏側主面11SBの上にp型半導体層13pを形成する。なお、図5では、上述したように、結晶基板11とp型半導体層13pとの間に、例えばi型非晶質シリコンを用いた真性半導体層12pを形成する。従って、本実施形態においては、p型半導体層(第1半導体層)13pを形成する工程は、p型半導体層13pを形成するよりも前に、結晶基板(半導体基板)11の一方の主面(裏側主面)11Sの上に真性半導体層(第1真性半導体層)12pを形成する工程を含む。
p型半導体層13pは、p型のドーパント(ホウ素(B)等)が添加されたシリコン層で、不純物拡散の抑制又は直列抵抗抑制という観点から、非晶質シリコンで形成されることが好ましい。一方、p型半導体層13pに代えて、n型半導体層13nを用いる場合は、n型のドーパント(リン(P)等)が添加されたシリコン層で、p型半導体層13pと同様に、非晶質シリコンで形成されることが好ましい。導電型半導体層13の原料ガスとしては、モノシラン(SiH)若しくはジシラン(Si)等のシリコン含有ガス、又はシリコン系ガスと水素(H)との混合ガスを用いてもよい。ドーパントガスには、p型半導体層13pの形成にはジボラン(B)等を用いることができ、n型半導体層の形成にはホスフィン(PH)等を用いることができる。また、ホウ素(B)又はリン(P)といった不純物の添加量は微量でよいため、ドーパントガスを原料ガスで希釈した混合ガスを用いてもよい。
また、p型半導体層13p又はn型半導体層13nのエネルギーギャップの調整のために、メタン(CH)、二酸化炭素(CO)、アンモニア(NH)又はモノゲルマン(GeH)等の異種の元素を含むガスを添加することにより、p型半導体層13p又はn型半導体層13nが化合物化されてもよい。
続いて、図5に示すように、形成されたp型半導体層13pの上にリフトオフ層LF(LF1、LF2)を形成する。リフトオフ層LFは、後述の図7に示す工程においてパターニング除去され、さらに、図9に示す工程においてn型半導体層13nと同時に除去される。本実施形態においては、リフトオフ層LFは、結晶基板11の裏側主面11SBの上に、第1リフトオフ層LF1及び第2リフトオフ層LF2の順に形成される。第1リフトオフ層LF1は、酸化ケイ素(SiO)又は窒化ケイ素(SiN)が主成分であってもよい。
第1リフトオフ層LF1が酸化ケイ素を主成分とする場合には、その屈折率は1.45以上1.90以下であってもよい。さらには、この場合の第1リフトオフ層LF1の屈折率は、1.50以上1.80以下、特に1.55以上1.72以下であれば、図7に示す工程でのアンダーカットの抑制と、図9に示す工程でのリフトオフとのバランスの観点から好ましい。これは、屈折率の違いが、層中のケイ素の含有量に依存しており、リフトオフ層LFのエッチング速度に影響を与える因子であるためである。
同様に、第1リフトオフ層LF1が窒化ケイ素を主成分とする場合には、その屈折率は1.60以上2.10以下であってもよい。さらには、この場合の第1リフトオフ層LF1の屈折率は、1.70以上2.00以下、特に1.80以上1.95以下が好ましい。上記の屈折率は、分光エリプソメトリ測定における誘電関数からフィッティングを行い、波長632nmの光における数値を抽出することが好ましい。
なお、第1リフトオフ層LF1の構造は、特に限定されるものではないが、例えば層の内部に、物理的又は化学的な空隙(欠陥)を含んだ構造が挙げられる。例えば、CVD(Chemical Vapor Deposition)法で第1リフトオフ層LF1を形成すると、成長する粒子は成膜面に対してほぼ垂直に積み上がるように成長する。この場合、成長した粒子で形成された粒子体が多数生じ、これらの粒子体同士の間に空隙が生じることがある。このような空隙を含むリフトオフ層LF1の場合、エッチング溶液が層の内部に浸入しやすくなるので、エッチング速度が速まることもある。このため、後述のリフトオフ工程の時間を短縮し得る。
一方、第2リフトオフ層LF2は、水素化非晶質シリコンであってもよい。図7に示す工程で説明するリフトオフ層LFのパターニングにおいて、第2リフトオフ層LF2がレジストの役割を果たすため、有機物により構成されるフォトレジストが不要となるため好ましい。リフトオフ層LFの厚さは、後述するマスク20で遮蔽されない領域において、全体として20nm以上600nm以下であってもよい。特に、リフトオフ層LFの厚さは50nm以上450nm以下であることが好ましい。このうち第2リフトオフ層LF2は、マスク20で遮蔽されない領域において、10nm以上20nm以下程度が好ましく、マスク20で遮蔽される領域では、5nm以下、特に好ましくは3nm以下である。なお、リフトオフ層LFを3層以上の積層構造とする場合は、上層のリフトオフ層に、水素化非晶質シリコンを用いることが好ましい。
また、本実施形態では、その一変形例として、図5に示す工程において、真性半導体層12p、p型半導体層13p及びリフトオフ層LF(LF1、LF2)を形成する際に、結晶基板11の裏側主面11SBの上側に、エッチング領域上に選択して成膜するためのマスク20を配置してもよい。すなわち、図6に示すように、パターニング除去される領域が、マスク20によって遮蔽される構造であってもよい。CVD成膜では、マスク20で遮蔽された領域においても、成膜時の反応ガスの回り込みがあるため、結晶基板11上の真性半導体層12p、p型半導体層13p及びリフトオフ層LFの各厚さは、遮蔽されていない領域と比べて小さくなる。これにより、次の図7に示すp型半導体層(第1半導体層)13pを選択的に除去する工程(以下、パターニング工程と呼ぶ。)において、真性半導体層12p、p型半導体層13p及びリフトオフ層LFの除去が容易となる。なお、マスク20は、結晶基板11の裏側主面11SBから間隔をおくと共に、裏側主面11SBと接しないように保持されていると好ましい。このマスク20の裏面と結晶基板11の裏側主面11SBとの間隔は、特には限定されないが、一例として、0.5mm以上1.2mm以下程度に設定することができる。
次に、図7に示すパターニング工程では、図5に示す工程で形成された、少なくともp型半導体層13p及びリフトオフ層LFをパターニング除去する。本工程は、公知の手法を用いることができ、エッチング液を用いたパターニングが好ましい。本実施形態では、光の取り込み効率を優先するという観点から、結晶基板11の裏側主面11SBもテクスチャ構造TXを有している。この場合には、生産性の観点から、レーザ光を用いたパターニング工程は多少困難となる。図5に示す工程で形成された第1リフトオフ層LF1及び第2リフトオフ層LF2は、それぞれ、フッ化水素酸と、水酸化物イオンを発生する塩基性水溶液とによってエッチングされる。なお、図6に示す工程でマスク20により遮蔽された領域においては、上部に位置する水素化非晶質シリコンによる第2リフトオフ層LF2の膜厚が極めて小さい。このため、この遮蔽領域にはピンホールが多く存在するので、フッ化水素酸のみで第1リフトオフ層LF1及び第2リフトオフ層LF2のパターニングが行える。
さらに、本パターニング工程では、真性半導体層12p及びp型半導体層13pのエッチングには、水素を主成分とするガスを導入したプラズマエッチング(水素プラズマエッチング)が用いられてもよい。例えば、真空チャンバに投入された結晶基板11に対して、水素(H)を主成分とするガスを導入し、高周波電源を用いてプラズマを発生させ、発生したプラズマによってエッチングを行う。ここでの主成分とは、真空チャンバに導入されるガスの全量に対して、水素が90体積%以上であることを示している。この水素の体積比率は95%以上であるとより好ましい。水素以外の導入ガス種としては、SiH又はCH等が挙げられる。
また、本パターニング工程では、真性半導体層12pまでをエッチングし、パターニング領域では結晶基板11を露出させることができる。このようにすると、光電変換によって発生するキャリアのライフタイムの低下をより抑制することができる。
次に、図8に示す工程では、n型半導体層13nを形成する。n型半導体層13nは、結晶基板11の裏側主面11SBの上の全面に形成することができる。すなわち、n型半導体層13nは、リフトオフ層LFの上にも形成される。なお、図5に示す工程と同様に、結晶基板11とn型半導体層13nとの間に、真性半導体層12nを形成する。この場合、n型半導体層13nは、リフトオフ層LFの上面だけでなく、真性半導体層12nを介して、リフトオフ層LF、p型半導体層13p及び真性半導体層12pの側面(端面)を覆うように形成される。従って、本実施形態においては、n型半導体層(第2半導体層)13nを形成する工程は、n型半導体層13nを形成するよりも前に、結晶基板(半導体基板)11のリフトオフ層LF及びp型半導体層を含む一方の主面(裏側主面)11Sの上に真性半導体層(第2真性半導体層)12nを形成する工程を含む。
また、上述のように結晶基板11を露出させた場合には、真性半導体層12nを形成するより前に、図7のパターニング工程で露出した結晶基板11の表面を洗浄する工程を設けても構わない。洗浄工程は、パターニング工程で結晶基板11の表面に生じた欠陥及び不純物の除去を目的とし、例えばフッ化水素酸で処理すればよい。
次に、図9に示すリフトオフ層LFを覆うn型半導体層(第2半導体層)13nを除去する工程(以下、リフトオフ工程と呼ぶ。)では、リフトオフ層LF、並びにリフトオフ層LFの上に形成された真性半導体層12n及びn型半導体層13nを同時に除去する。図7に示すパターニング工程ではフォトリソグラフィ法を用いたのに対し、本工程ではフォトリソグラフィ等のレジスト塗布工程及び現像工程を要しない。このため、n型半導体層13nに対するパターン形成を簡易に行える。また、リフトオフ層LFに酸化ケイ素又は窒化ケイ素を主成分とする膜を適用する場合には、本工程でのエッチング液にはフッ化水素酸が用いられる。
次に、図10に示すように、結晶基板11における裏側主面11SBの上、すなわち、p型半導体層13p及びn型半導体層13nのそれぞれの上に、例えば、マスクを用いたスパッタリング法により、分離溝25を生じさせるように透明電極層17(17p、17n)を形成する。なお、透明電極層17(17p、17n)の形成は、スパッタリング法に代えて、以下のようにしてもよい。例えば、マスクを用いずに透明導電性酸化物膜を裏側主面11SB上の全面に成膜し、その後、フォトリソグラフィ法により、p型半導体層13p上及びn型半導体層13n上にそれぞれ透明導電性酸化物膜を残すエッチングを行って形成してもよい。ここで、p型半導体層13pとn型半導体層13nとを互いに分離絶縁する分離溝25を形成することにより、リーク電流が発生し難くなる。
その後、透明電極層17の上に、例えば開口部を有するメッシュスクリーン(不図示)を用いて、線状の金属電極層18(18p、18n)を形成する。
以上の工程により、裏面接合型の太陽電池10が形成される。
本発明は、上記の実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
例えば、以上の太陽電池の製造方法では、リフトオフ層LFが複層型であったが、これに限定されるものではない。例えば、単層のリフトオフ層LFのみを用いても構わない。なお、このような単層は、第1リフトオフ層LF1で形成されると好ましい。
以下、本発明を実施例により具体的に説明する。但し、本発明はこれらの実施例に限定されない。実施例及び比較例は、以下のようにして作製した([表1]を参照)。
[結晶基板]
まず、結晶基板として、厚さが200μmの単結晶シリコン基板を採用した。単結晶シリコン基板の両主面に異方性エッチングを行った。これにより、結晶基板にピラミッド型のテクスチャ構造が形成された。
[真性半導体層]
次に、結晶基板をCVD装置に導入し、導入した結晶基板の両主面に、シリコン製の真性半導体層(厚さ8nm)を形成した。成膜条件は、基板温度が150℃、圧力が120Pa、SiH/Hの流量比が3/10、及びパワー密度が0.011W/cmであった。
[p型半導体層(第1導電型半導体層)]
次に、両主面に真性半導体層を形成した結晶基板をCVD装置に導入し、結晶基板における裏側主面の真性半導体層の上に、p型水素化非晶質シリコン系薄膜(膜厚10nm)を形成した。
成膜条件は、基板温度が150℃、圧力が60Pa、SiH/Bの流量比が1/3、及びパワー密度が0.01W/cmであった。なお、本実施例でのBガスの流量は、BがHにより5000ppmまで希釈された希釈ガスの流量である。
[リフトオフ層]
次に、p型半導体層の上に2層のリフトオフ層を形成した。リフトオフ層は、以下の2種類の組成で形成した。
(酸化ケイ素主成分型リフトオフ層)
実施例1、2及び比較例1、3に用いる第1リフトオフ層として、プラズマCVD装置を用いて、酸化ケイ素(SiO)を200nmの膜厚(マスク遮蔽なし領域)で形成した。基板温度を150℃、圧力を0.9kPa、SiH/CO/Hの流量比を1/10/750、及びパワー密度を0.15W/cmとした。続いて、第1リフトオフ層の上に第2リフトオフ層として、プラズマCVD装置を用いて、水素化非晶質シリコンを15nmの膜厚(マスク遮蔽なし領域)で形成した。基板温度を150℃、圧力を120Pa、SiH/Hの流量比を3/10、及びパワー密度を0.011W/cmとした。
(窒化ケイ素主成分型リフトオフ層)
実施例3、4に用いる第1リフトオフ層として、プラズマCVD装置を用いて、窒化ケイ素(SiN)を200nmの膜厚(マスク遮蔽なし領域)で形成した。基板温度を150℃、圧力を0.2kPa、SiH/HN/Hの流量比を1/4/50、及びパワー密度を0.15W/cmとした。続いて、第1リフトオフ層の上に第2リフトオフ層として、プラズマCVD装置を用いて、水素化非晶質シリコンを15nmの膜厚(マスク遮蔽なし領域)で形成した。基板温度を150℃、圧力を120Pa、SiH/Hの流量比を3/10、及びパワー密度を0.011W/cmとした。
[リフトオフ層のパターニング]
次に、p型半導体層が形成された結晶基板を、濃度が1重量%の加水フッ化水素酸に浸漬し、露出領域のリフトオフ層が除去された後に、純水によるリンスを行った。
[真性半導体層及びp型半導体層のパターニング]
続いて、リフトオフ層のパターニングを行った後に、真性半導体層及びp型半導体層に対して水素プラズマエッチングを用いたパターニングを行った。以下、この工程をp型半導体層パターニング工程と略称する。
以下のように、反応ガスとして水素(H)のみを用いる場合と、水素(H)にシラン(SiH)を添加する場合とで比較した。
(水素プラズマエッチング:プ−1)
実施例1、3及び比較例2用として、結晶基板を真空チャンバに投入し、基板温度を150℃とし、圧力が0.4kPaとなるように水素(H)を導入し、パワー密度を0.011W/cmとした。
(シラン添加水素プラズマエッチング:プ−2)
実施例2、4用として、結晶基板を真空チャンバに投入し、基板温度を150℃、圧力を0.4kPa、SiH/Hの流量比を1/330、及びパワー密度を0.011W/cmとした。 [n型半導体層(第2導電型半導体層)]
続いて、p型半導体層パターニング工程の後に、裏側主面の露出部分を濃度が2重量%のフッ化水素酸によって洗浄した結晶基板をCVD装置に導入し、裏側主面に真性半導体層、n型水素化非晶質シリコン系薄膜(膜厚10nm)を形成した。
成膜条件は、基板温度が150℃、圧力が60Pa、SiH/PHの流量比が1/2、及びパワー密度が0.01W/cmであった。なお、本実施例でのPHガスの流量は、PHがHにより5000ppmまで希釈された希釈ガスの流量である。
[リフトオフ層及びn型半導体層の除去(リフトオフ)]
次に、n型半導体層が形成された結晶基板を、濃度が5重量%フッ化水素酸に浸漬した。これにより、リフトオフ層、そのリフトオフ層を覆うn型半導体層、及びリフトオフ層とn型半導体層との間にある真性半導体層が同時に除去された。
[電極層]
次に、マグネトロンスパッタリング装置を用いて、透明電極層の基となる酸化物膜(膜厚100nm)を、結晶基板の導電型半導体層の上に形成した。透明導電性酸化物としては、酸化スズを濃度10重量%で含有した酸化インジウム(ITO)をターゲットとして使用した。スパッタリング装置のチャンバ内に、アルゴン(Ar)と酸素(O)との混合ガスを導入し、チャンバ内の圧力を0.6Paに設定した。アルゴンと酸素との混合比率は、抵抗率が最も低くなる(いわゆるボトム)条件とした。また、直流電源を用いて、0.4W/cmの電力密度で成膜を行った。
次に、フォトリソグラフィ法により、p型半導体層及びn型半導体層の上の透明導電性酸化物膜のみを残すようにエッチングして、透明電極層を形成した。このエッチングにより形成された透明電極層により、p型半導体層上の透明導電性酸化物膜と、n型半導体層上の透明導電性酸化物製膜との間での導通が防止された。
さらに、透明電極層の上に、銀ペースト(藤倉化成製:ドータイトFA−333)を希釈せずにスクリーン印刷し、温度が150℃のオーブンで60分間の加熱処理を行った。これにより、金属電極層が形成された。
次に、バックコンタクト型の太陽電池に対する評価方法について説明する。評価結果は、[表1]を参照とする。
[膜厚及びエッチング性の評価]
リフトオフ層の膜厚及びエッチングの状態は、SEM(フィールドエミッション型走査型電子顕微鏡S4800:日立ハイテクノロジーズ社製)を用い、10万倍の倍率で観察して測定した。p型半導体層パターニング工程の後に、設計上のパターニング除去領域に従ってエッチングできている場合には「○」とし、リフトオフ層が過剰にエッチングされた場合には「×」とした。
リフトオフ工程では、リフトオフ層が除去された場合には「○」とし、リフトオフ層が残った場合には「×」とした。
実施例1〜4及び比較例1、3は、真性半導体層、p型半導体層及びリフトオフ層を形成する工程において、これらの層を除去する領域上を覆うマスクを配置している。
また、実施例1〜4及び比較例2は、p型半導体層及び真性半導体層のエッチングに水素プラズマエッチングを用いている。但し、比較例2は、マスクを配置しているものの、その遮蔽領域内での各層の厚さを大きくしている。比較例1、3は水素プラズマエッチングを行っていない。
比較例1では、水素プラズマエッチングを行っていないため、p型半導体層パターニング工程で、p型半導体層のパターニングが十分に行われなかったため、「×」とした。比較例2では、p型半導体層パターニング工程でリフトオフ層が除去されてしまい、その後のリフトオフ工程での評価が不可能だったため、「−」とした。
[屈折率の評価]
ガラス基板上に同一条件で成膜された薄膜の屈折率を、分光エリプソメトリ(商品名M2000:ジェー・エー・ウーラム社製)を用いて測定することにより求めた。フィッティングの結果から、波長が632nmの光における屈折率を抽出した。
[変換効率の評価]
ソーラシミュレータにより、AM(エアマス:air mass)1.5の基準太陽光を100mW/cmの光量で照射して、太陽電池の変換効率(Eff(%))を測定した。実施例1の変換効率(太陽電池特性)を1.00とし、その相対値を[表1]に掲載した。
実施例1、2では、第1リフトオフ層に酸化ケイ素を用いた。実施例3、4では、第1リフトオフ層に窒化ケイ素を用いた。
p型半導体層パターニング工程でのプラズマエッチング処理には、実施例1、3及び比較例2において水素(H)ガスのみからなる処理を行い、実施例2、4においてシラン(SiH)ガスを添加した水素(H)ガスを用いてプラズマエッチング処理を行った。
比較例3では、p型半導体層パターニング工程での真性半導体層及びp導電型半導体層に対するパターニング除去において、濃度が5.5重量%のフッ化水素酸に20ppmのオゾンを混合したオゾン/フッ酸液に浸漬して行った。すなわち、ウェットエッチングを行った。
Figure 2019163648
実施例と比較例とを比べると、本実施例においては、成膜時に、真性半導体層、p型半導体層及びリフトオフ層をパターニングして除去する領域上に、これらの領域を遮蔽(マスク)するマスクを配置して成膜する場合には、これらの領域上での膜厚は小さくなる。これにより、その後のプラズマエッチング処理を行うことによって、良好なパターニングを簡易に行えることが分かった。
なお、比較例3では、マスクを用いた成膜によるパターニング除去部の膜厚を小さくしたものの、真性半導体層及びp型半導体層をオゾン/フッ酸で除去しており、リフトオフ層も同時に除去されてしまい、不適合であった。
10 太陽電池
11 結晶基板(半導体基板)
12 真性半導体層
13 導電型半導体層
13p p型半導体層[第1導電型の第1半導体層/第2導電型の第2半導体層]
13n n型半導体層[第2導電型の第2半導体層/第1導電型の第1半導体層]
15 電極層
17 透明電極層
18 金属電極層
20 マスク
LF リフトオフ層

Claims (6)

  1. 半導体基板における互いに対向する2つの主面の一方の主面の上に、第1導電型の第1半導体層を形成する工程と、
    前記第1半導体層の上に、シリコン系薄膜材料を含むリフトオフ層を形成する工程と、
    前記リフトオフ層及び第1半導体層を選択的に除去する工程と、
    前記リフトオフ層及び第1半導体層を含む前記一方の主面の上に、第2導電型の第2半導体層を形成する工程と、
    エッチング溶液を用いて、前記リフトオフ層を除去することにより、前記リフトオフ層を覆う前記第2半導体層を除去する工程とを含み、
    前記リフトオフ層及び第1半導体層を選択的に除去する工程において、前記リフトオフ層を除去した後に、水素を主成分とするガスを導入したプラズマエッチングで、前記第1半導体層を除去する工程を含む太陽電池の製造方法。
  2. 請求項1に記載の太陽電池の製造方法において、
    前記リフトオフ層は、酸化ケイ素を主成分とする層を含み、波長が632nmの光における屈折率が1.45以上1.90以下である記載の太陽電池の製造方法。
  3. 請求項1に記載の太陽電池の製造方法において、
    前記リフトオフ層は、窒化ケイ素を主成分とする層を含み、波長が632nmの光における屈折率が1.60以上2.10以下である太陽電池の製造方法。
  4. 請求項1〜3のいずれか1項に記載の太陽電池の製造方法において、
    前記第1半導体層を形成する工程及び前記リフトオフ層を形成する工程では、
    前記第1半導体層及びリフトオフ層を化学気層堆積法により形成し、且つ、
    前記第2半導体層を形成する領域から間隔をおいて、該領域を遮蔽するマスクを配置する太陽電池の製造方法。
  5. 請求項1〜4のいずれか1項に記載の太陽電池の製造方法において、
    前記半導体基板の少なくとも前記第1半導体層及び第2半導体層が形成される面は、テクスチャ構造を有している太陽電池の製造方法。
  6. 請求項1〜5のいずれか1項に記載の太陽電池の製造方法において、
    前記第1半導体層を形成する工程は、前記第1半導体層を形成するよりも前に、前記半導体基板の前記一方の主面の上に第1真性半導体層を形成する工程を含み、
    前記第1半導体層を選択的に除去する工程は、前記第1半導体層に続いて前記第1真性半導体層を選択的に除去する工程を含み、
    前記第2半導体層を形成する工程は、前記第2半導体層を形成するよりも前に、前記半導体基板の前記リフトオフ層及び第1半導体層を含む前記一方の主面の上に第2真性半導体層を形成する工程を含み、
    前記第2半導体層を除去する工程は、前記第2半導体層に続いて前記第2真性半導体層を選択的に除去する工程を含む太陽電池の製造方法。
JP2020501718A 2018-02-23 2019-02-14 太陽電池の製造方法 Active JP7281444B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018030759 2018-02-23
JP2018030759 2018-02-23
PCT/JP2019/005408 WO2019163648A1 (ja) 2018-02-23 2019-02-14 太陽電池の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019163648A1 true JPWO2019163648A1 (ja) 2021-02-04
JP7281444B2 JP7281444B2 (ja) 2023-05-25

Family

ID=67687585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020501718A Active JP7281444B2 (ja) 2018-02-23 2019-02-14 太陽電池の製造方法

Country Status (2)

Country Link
JP (1) JP7281444B2 (ja)
WO (1) WO2019163648A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163647A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
CN117712212B (zh) * 2024-02-05 2024-04-23 天合光能股份有限公司 太阳能电池和太阳能电池的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171725A (ja) * 1989-11-14 1991-07-25 Advanced Micro Devices Inc n型、p型および真性シリコンを同じウェーハ上で実質的に同じ速度でエッチングするための方法
US5286340A (en) * 1991-09-13 1994-02-15 University Of Pittsburgh Of The Commonwealth System Of Higher Education Process for controlling silicon etching by atomic hydrogen
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置
WO2017217219A1 (ja) * 2016-06-15 2017-12-21 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171725A (ja) * 1989-11-14 1991-07-25 Advanced Micro Devices Inc n型、p型および真性シリコンを同じウェーハ上で実質的に同じ速度でエッチングするための方法
US5286340A (en) * 1991-09-13 1994-02-15 University Of Pittsburgh Of The Commonwealth System Of Higher Education Process for controlling silicon etching by atomic hydrogen
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置
WO2017217219A1 (ja) * 2016-06-15 2017-12-21 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール

Also Published As

Publication number Publication date
WO2019163648A1 (ja) 2019-08-29
JP7281444B2 (ja) 2023-05-25

Similar Documents

Publication Publication Date Title
US9722101B2 (en) Solar cell, solar cell manufacturing method, and solar cell module
JP7361023B2 (ja) 太陽電池の製造方法及びそれに用いるホルダ
US11211519B2 (en) Method for manufacturing solar cell
JP2012227281A (ja) 結晶シリコン系太陽電池
WO2019163646A1 (ja) 太陽電池の製造方法
JP7281444B2 (ja) 太陽電池の製造方法
US9761752B2 (en) Solar cell, solar cell module, method for manufacturing solar cell, and method for manufacturing solar cell module
JP7221276B2 (ja) 太陽電池の製造方法、および、太陽電池
WO2019138613A1 (ja) 太陽電池の製造方法
JP5645734B2 (ja) 太陽電池素子
JP7237920B2 (ja) 太陽電池の製造方法
JP7183245B2 (ja) 太陽電池の製造方法
JP2011077454A (ja) 結晶シリコン系太陽電池とその製造方法
JP7353865B2 (ja) 太陽電池の製造方法
JP7361045B2 (ja) 太陽電池の製造方法
WO2020022044A1 (ja) 太陽電池の製造方法
TW201511306A (zh) 鈍化發射極背電極矽晶太陽能電池及其製造方法
JP2020096126A (ja) 裏面電極型太陽電池の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230515

R150 Certificate of patent or registration of utility model

Ref document number: 7281444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150