KR100327840B1 - Ｓｏｉ기판의 재생방법 및 재생기판 - Google Patents
Ｓｏｉ기판의 재생방법 및 재생기판 Download PDFInfo
- Publication number
- KR100327840B1 KR100327840B1 KR1019990003174A KR19990003174A KR100327840B1 KR 100327840 B1 KR100327840 B1 KR 100327840B1 KR 1019990003174 A KR1019990003174 A KR 1019990003174A KR 19990003174 A KR19990003174 A KR 19990003174A KR 100327840 B1 KR100327840 B1 KR 100327840B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- soi substrate
- base plate
- single crystal
- silicon
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 168
- 238000000034 method Methods 0.000 title claims description 98
- 230000008569 process Effects 0.000 title description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 116
- 239000013078 crystal Substances 0.000 claims abstract description 67
- 238000011069 regeneration method Methods 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 89
- 239000010703 silicon Substances 0.000 claims description 89
- 238000005530 etching Methods 0.000 claims description 74
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 53
- 238000005498 polishing Methods 0.000 claims description 52
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 47
- 238000000926 separation method Methods 0.000 claims description 46
- 239000001257 hydrogen Substances 0.000 claims description 34
- 229910052739 hydrogen Inorganic materials 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 34
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 29
- 230000001172 regenerating effect Effects 0.000 claims description 24
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- -1 hydrogen ions Chemical class 0.000 claims description 15
- 238000011282 treatment Methods 0.000 claims description 13
- 239000012298 atmosphere Substances 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 11
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 229910021426 porous silicon Inorganic materials 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- KIZQNNOULOCVDM-UHFFFAOYSA-M 2-hydroxyethyl(trimethyl)azanium;hydroxide Chemical compound [OH-].C[N+](C)(C)CCO KIZQNNOULOCVDM-UHFFFAOYSA-M 0.000 claims description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 2
- 238000002048 anodisation reaction Methods 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 2
- 230000008929 regeneration Effects 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 242
- 239000002585 base Substances 0.000 description 92
- 235000012431 wafers Nutrition 0.000 description 26
- 238000000137 annealing Methods 0.000 description 17
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 11
- 239000000243 solution Substances 0.000 description 10
- 238000000227 grinding Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000004381 surface treatment Methods 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000002270 dispersing agent Substances 0.000 description 5
- 239000010419 fine particle Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000008119 colloidal silica Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- VVTSZOCINPYFDP-UHFFFAOYSA-N [O].[Ar] Chemical compound [O].[Ar] VVTSZOCINPYFDP-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
절연층(3)을 개재하여, 반도체 베이스플레이트(2)와 단결정 반도체층(4)을 가지는 SOI기판은, 단결정 반도체층(4)을 제거하는 제 1제거스텝과, 절연층(3)을 선택적으로 제거하는 제 2제거스텝에 이해 재생된다. 이에 의해, SOI기판의 재생시에 재생된 베이스플레이트의 두께의 손실은 감소된다.
Description
본 발명은 반도체기판 및 반도체기판의 제조방법에 관한 것이다. 특히, 본 발명은 전자디바이스, 집적회로 등의 제조에 사용되는 반도체기판 및 반도체기판의 제조방법에 관한 것이다.
더욱 상세하게는, 본 발명은 절연층 위에 형성된 단결정 반도체층을 가지는 기판을 이용하여 재생되는 재사용가능한 재생기판 및 재생기판을 재생하는 방법에 관한 것이다.
반도체 제조방법에서는, 복수의 웨이퍼가 제조스텝에서 막두께를 모니터하고 입자를 모니터하는 테스트웨이퍼로서, 또한 가열장치에서 더미웨이퍼로서 사용된다. 불량웨이퍼는 제조스텝에서 불가피하게 형성되고, 최종의 검사스텝에서 불량품으로 된다.
벌크웨이퍼는 자원의 효율적인 이용과 반도체제조의 비용절감을 위해 일반적으로 재생되어 재사용된다. 재생공정에서, 웨이퍼의 표면 위에 형성된, LSI에 대한 폴리실리콘막, 절연막 및 알루미늄막 등의 막은 에칭이나 래핑(lapping), 연마 또는 그라인딩(grinding)에 의해 제거된다. 래핑 등의 기계적 제거는 에칭만으로 제거될 수 없는 견고한 막 또는 복합막(다층)을 제거하기 위해 행해진다.
상기 언급한 바와 같이, 처리된 웨이퍼, 테스트웨이퍼, 더미웨이퍼 등으로 사용되었던 벌크실리콘웨이퍼는 일반적으로 재생된다. 재생공정은 일본국 특개평9-237771호 및 7-122532호 공보에 전형적으로 기재되어 있다.
한편, 다양한 스텝을 통하여 실리콘 벌크웨이퍼를 처리함으로써 제조되는, 절연층 위에 단결정 반도체층을 가지는 기판(이하, 'SOI기판'이라 칭함)은 재생되지 않는다. 제조후 막두께의 불균일, 적층결함밀도(stacking fault density), 입자 등의 표준품질을 충족시키지 못하는 불량 SOI기판은 불량처리되어 폐기된다.
그러나, SOI기판의 제조시의 비용절감의 관점에서 볼때, SOI기판 제조에서 반복적인 사용을 위해 또는 다른반도체기판의 웨이퍼를 위해, 불량 SOI기판의 재생이 요구된다.
절연층 위에 단결정 Si반도체층을 형성하는 것, 즉 SOI기판을 형성하는 것을 실리콘-온-절연층(SOI)의 기술로 널리 알려져 있다. SOI기술을 이용한 디바이스는, 이하 열거한 바와 같이, Si집적회로를 위한 통상의 벌크Si기판에 의해 달성될 수 없는 이점이 많다.
1. 유전체절연의 용이성 및 고집적화의 가능성,
2. 방사선에 대해 높은 내성,
3. 낮은 부유용량(floating capacity) 및 고속동작의 가능성,
4. 웰공정(welling process)의 불필요,
5. 래치업(latch-up)의 방지가능성
6. 한층더 얇은 막형성에 의해 완전한 공핍형 전계효과 트랜지스터의 형성의 가능성
이러한 문제는, 보고서 special Issue, 'Single Crystal Silicon on Non-Single-Crystal Insulators', edited by G.W. Cullen. Journal of Crystal Growth, vol. 63, no.3, pp.429-590(1983)에 상세히 기재되어 있다.
SOI구조는 전형적으로 산소이온 주입공정을 포함하는 공정과 접착공정에 의해 형성될 수 있다.
SIMOX로 칭하는 산소이온 주입공정은 K.Izumi에 의해 처음으로 보고되었다. 이 공정에서, 산소이온은 1017내지 1018/㎠의 밀도로 Si웨이퍼 내에 주입된 후, 약 1320℃의 고온으로 아르곤산소 분위기에서 어닐링된다. 이어서, Si옥사이드층이 이온주입의 침투범위(RP)에 대응하는 깊이 주변의 Si까지 주입된 산소이온의 접착에 의해 형성된다. 동시에, 상기 Si옥사이드층, 즉 산소이온주입에 의해 비결정으로 변화되었던 Si층은 다시 결정화되어 단결정 Si층으로 변화된다. 이와 같이, SOI기판이 제조된다.
한편, 반도체기판을 위한 접착방법중 하나는 일본국 특허 제 2,608,351호와 미국 특허 제 5,371,037호에, 본 발명의 발명자 중의 한명인 요네하라 타카오씨에 의해 개시되어 있다. 이 방법에서는, 다공질 단결정 반도체층과 비다공질 단결정 반도체층을 가지는 제 1부재를 형성하는 스텝과; 절연층을 개재하고 또한 상기 비다공질 단결정 반도체층이 내부에 놓여있는 상태에서 상기 제 1부재를 제 2부재에 접착하는 스텝과; 다공질 단결정 반도체층을 제거하는 스텝에 의해 SOI기판이 제조된다.
SOI기판을 제조하는 다른 방법은, 일본국 특개평 5-211128호 공보에 개시되어 있는 것으로, 마이크로버블층(분리층)이 실리콘 베이스플레이트(제 1베이스플레이트) 내에 이온주입에 의해 형성되고, 제 1베이스플레이트가 제 2베이스플레이트에 접착되고, 접착된 물품이 열처리되어 버블층 내에서 결정의 재배열 및 버블의 집합이 일어나고, 이에 의해 최외부층(상기 특허공개공보에서는, '얇은 반도체 재료층'으로 칭함)이 마이크로버블층에서 분리되어 SOI기판이 제조된다. 상기 이온주입은 희가스이온 또는 수소이온으로 행해진다.
접착방법에 의한 SOI기판의 제조에서, 분리층을 가지는 제 1기판은 SOI구조의 분리후 불필요하게 된다. 본 발명의 발명자중의 한명인 요네하라씨 등은 일본국 특개평 7-302889호 공보에 반도체기판의 제조에서 분리된 제 1베이스플레이트를 재사용하는 방법을 개시하고 있다.
상기 특허공개공보에 개시된 방법의 예에 대해 도 10A, 도 10B 및 도 10C를 참조하면서 이하 설명한다. 제 1의 Si베이스플레이트(1001)의 표면층은 다공질로 되어 다공질층(1002)을 형성한다. 다공질층(1002) 위에 단결정 Si층(1003)이 형성된다. 이 단결정 Si층(1003)은 절연층(1005)을 개재하여 제 2의 Si베이스플레이트(1004)의 주표면에 접착된다(도 10A). 다음에, 접착된 웨이퍼는 다공질층에서 분리된다(도 10B). 제 2의 Si베이스플레이트의 표면상에 노출된 다공질Si층은 선택적으로 제거되어 SOI기판을 얻는다(도 10C). 분리된 제 1의 Si베이스플레이트(1001)는 남아있는 다공질층을 제거한 후 재사용할 수 있다.
상기 방법에 의하면, 분리된 제 1의 Si베이스플레이트(1001)는 재사용할 수있다. 한편, 제 2의 Si베이스플레이트 위에 형성된 SOI구조는 결함을 가지거나 또는 막두께분포나 입자 등의 표준품질을 충족시키지 못할 수도 있다. 이 경우에, 제 2베이스플레이트 또는 SOI기판은 또한 재생될 필요가 있다. 가능하다면 제 1의 Si베이스플레이트 및 제 2의 Si베이스플레이트 양쪽의 재생은 SOI기판의 제조시에 비용이 한층더 절감될 수 있다.
최근 수년간, 속도가 한층더 고속이고 소비전력이 한층더 적은 MOSFET를 위한 SOI구조의 유용성에 관한 보고가 많이 발표되었다(IEEE SOI 회의 1994). SOI구조에 의해, 벌크Si웨이퍼 위에 형성된 구성요소와 비교하여 구성요소의 아래에 있는 절연층은 구성요소의 분리공정을 단순화할 수 있고, 이에 의해, 디바이스 제조공정이 단순화될 수 있다. 따라서, SOI기판은 디바이스의 성능을 향상시킬 뿐만 아니라, 전체적으로 웨이퍼비용과 처리비용도 저감한다. 상기 이점 때문에, SOI기판의 제조는 더욱 증대될 것으로 기대되고, SOI기판의 재생이 중요한 문제로 될 것이다.
도 1은 본 발명에 의한 SOI기판의 재생방법을 도시하는 흐름도
도 2A, 도 2B, 도 2C 및 도 2D는 본 발명의 SOI기판의 재생방법에 의한 SOI기판을 재생하는 스텝을 도시하는 개략단면도
도 3A, 도 3B 및 도 3C는 접착법에 의해 SOI기판을 제조하는 스텝을 도시하는 개략단면도
도 4A, 도 4B, 도 4C, 도 4D, 도 4E, 도 4F, 도 4G 및 도 4H는 본 발명에 의한 접착법에 의해 SOI기판을 제조하는 스텝과 SOI기판의 재생스텝을 도시하는 개략단면도
도 5A, 도 5B, 도 5C, 도 5D, 도 5E, 도 5F 및 도 5G는 본 발명에 의한 접착법에 의해 SOI기판을 제조하는 스텝과 SOI기판을 재생하는 스텝을 도시하는 개략단면도
도 6A, 도 6B 및 도 6C는 본 발명에 의한 SOI기판을 재생하는 스텝을 도시하는 개략단면도
도 7A, 도 7B 및 도 7C는 비교예의 SOI기판을 재생하는 스텝을 도시하는 개략단면도
도 8A 및 도 8B는 재생방법에서 그라인딩량 또는 연마량의 변동을 도시하는 개략단면도
도 9A 및 도 9B는 재생방법에서 재생기판의 두께의 변동을 도시하는 개략단면도
도 10A, 도 10B 및 도 10C는 접착에 의해 SOI기판을 제조하는 데 사용되었던 기판의 재생을 도시하는 개략도
<도면의 주요부분에 대한 설명>
1: SOI기판2: 반도체 베이스플레이트
3: 절연층4: 단결정 반도체층
5: 재생 베이스플레이트7: 분리층
8: 지지 베이스플레이트9: 제 1베이스플레이트
10: 단결정 실리콘베이스플레이트12: 제 2절연층
13: 이면절연층
22: 제 2단결정 실리콘 베이스플레이트
33: 열산화막44: 단결정 실리콘층
77: 다공질 실리콘층1001: 제 1의 Si베이스플레이트
1002: 다공질층1003: 단결정 Si층
1004: 제 2의 Si베이스플레이트1005: 절연층
본 발명의 목적은 SOI기판을 재생하는 방법을 제공하는 데 있다.
또한, 본 발명의 목적은 재생공정에서 베이스플레이트의 두께의 손실을 감소시키고 표면상의 베이스플레이트의 두께의 변동은 감소시키는 데 있다.
또한, 본 발명의 목적은 절연층의 제거 후 실리콘 베이스플레이트의 표면의 평탄화 방법을 제공하는 데 있다.
본 발명의 제 1실시예는, 반도체 베이스플레이트와, 반도체 베이스플레이트위에 절연층을 개재하여 형성된 단결정 반도체층과를 가지는 SOI기판을 형성하는 스텝과; 단결정 반도체층을 제거하는 제 1제거스텝과; 절연층을 선택적으로 제거하는 제 2제거스텝으로 이루어진 SOI기판의 재생방법이다.
본 발명의 제 2실시예는, 절연층의 삽입물을 가지는 반도체 베이스플레이트위에 절연층을 개재하여 단결정 반도체층을 가지는 SOI기판을 제조하는 스텝과, 에칭이나 연마에 의해 단결정 반도체층을 제거하는 제 1제거스텝과, 에칭에 의해 절연층을 선택적으로 제거하는 제 2제거스텝으로 이루어진 SOI기판의 제생방법이다.
본 발명의 제 3실시예는 상기 제 1제거스텝 전에, 단결정 반도체층을 산화하는 공정을 포함하는 SOI기판의 재생방법이다.
본 발명의 제 4실시예는 상기 제 2제거스텝 후에, 수소함유 환원성분위기에서 노출된 반도체 베이스플레이트를 열처리하는 공정을 포함하는 SOI기판의 재생방법이다.
본 발명의 제 5실시예는 상기 제 2제거스텝 후, 노출된 반도체 베이스플레이트의 표면을 화학적으로 또한 기계적으로 연마하는 공정을 포함하는 SOI기판의 재생방법이다.
본 발명의 제 6실시예는 SOI기판이 접착법에 의해 제조되는 SOI기판의 재생방법이다.
본 발명의 제 7실시예는 SOI기판이 접착법에 의해 제조되고 반도체 베이스플레이트와 절연층 사이의 계면이 접착면인 SOI기판의 재생방법이다.
본 발명에 의하면, SOI기판은 반도체 제조공정에서 반복해서 사용하기 위해재생될 수 있다. SOI기판은 SOI기판의 베이스플레이트의 두께의 손실이 거의 없이 반복해서 재생될 수 있다. 따라서, 재생 베이스플레이트는 베이스플레이트의 두께가 제한되는 용도를 위해 재사용될 수 있다. 따라서, 본 발명은 공업적 제조, 자원절약 및 환경보호의 관점에서 가치있는 것이다.
본 발명의 재생된 SOI기판은 벌크웨이퍼의 표면만큼 평탄한 표면을 가지고, 테스트웨이퍼 또는 더미웨이퍼 뿐만 아니라 SOI기판의 반복적인 제조용 웨이퍼로서도 유용하다.
본 발명의 SOI기판의 재생방법에 대해 이하 상세하게 설명한다.
일반적으로, 'SOI기판'이라는 용어는 절연층 위에 단결정 실리콘층을 가지는 기판을 의미한다. 그러나, 본 발명에서 SOI기판은, 상기의 것에 제한되지 않고, 절연층 위에 단결정 반도체층을 가지는 기판을 포함한다.
본 발명의 재생방법의 특징은 도 1에 도시된 흐름도를 참조하면서 설명한다. 첫째, 재생될 SOI기판이 제조된다(S1). 둘째, 제 1제거스텝의 처리는 절연층 위의 단결정 반도체층을 제거하기 위해 행해진다(S2). 셋째, 제 2제거스텝의 처리는 절연층을 선택적으로 제거하기 위해 행해진다(S3). 이와 같이 재생 베이스플레이트가 얻어진다(S4). 제 2제거스텝 후,재생 베이스플레이트의 표면이 더욱 높은 평탄성, 즉 평활성, 다시말해서 감소된 마이크로거칠기(decreased micro-roughness)를 가지도록 요구되면, 제 2제거스텝(S3) 후 표면처리(S5)가 행해져 처리된 재생 베이스플레이트를 얻는다(S6).
상기 흐름도(도 1)에 도시된 스텝은 SOI기판의 개략단면도를 참조하면서 상세히 설명한다. 반도체 베이스플레이트(2) 위에 절연층(3)을 개재해서 단결정 반도체층(4)을 가지는 SOI기판(1)이 형성된다(도 2A). 예를 들면, 상기 스텝에서 처리될 이러한 SOI기판은, 상기 언급한 방법에 의해 제조된 것이나, 품질이 낮고 단결정 반도체층의 특성을 위한 요구를 충족시키지 않는다. 단결정 반도체층(4)은 제 1제거스텝에 의해 제거된다(도 2B). 다음에, 절연층(3)은 제 2제거스텝에 의해 선택적으로 제거되어(도 2C) 재생 베이스플레이트(5)를 제조한다. 재생 베이스플레이트가 더욱 높은 표면의 평탄성 즉 매끄러움 다시말해서 표면의 감소된 표면거칠기(마이크로거칠기)를 가지도록 요구되면, 표면처리가 행해져 처리된 재생 베이스플레이트(5)를 얻는다(도 2D).
본 발명에서 반도체 베이스플레이트(2)는 실리콘 플레이트, 단결정 실리콘 플레이트, 다결정실리콘플레이트, Ge플레이트, GaAs플레이트 및 InP플레이트를 포함한다.
본 발명에서 절연층(3)은 실리콘옥사이드층, 실리콘니트라이드 옥사이드층 및 실리콘니트라이드층과 이들의 조합을 포함한다.
단결정 반도체층(4)은 Si, Ge, SiGe, SiC, C, GaAs, AlGaAs, AlGaSb, InGaAs, InP, InAs, ZnS, CdSe 및 CdTe를 포함하는 재료로 이루어진다. 이 층은 상기 물질의 단일층 또는 상기 층의 적층이어도 된다.
제 1제거스텝에서, 단결정 반도체층(4)은 에칭이나 연마에 의해 제거될 수 있다. 에칭에 의한 제거시에, 에칭방법은 제한적이지 않고, 방법은 단결정 반도체층(4)이 하부의 절연층(3)보다 높은 속도로 에칭되는 것이 바람직하다. 에칭방법은, 습식에칭, 가스상에칭 및 플라즈마에칭을 포함한다.
단결정 반도체층(4)으로서 단결정 실리콘층이 습식에칭에 의해 에칭되는 경우, 이를 위한 에칭액은 테트라메틸암모늄하이드록사이드(TMAH)(tetramethy-lammonium hydroxide), KOH 및 트리메틸-2-하이드록시에틸암모늄 하이드록사이드를 포함한다. 플라즈마에 의해 에칭되는 경우, 에칭법은 CF4-O2플라즈마를 이용한 반응성 이온에칭(RIE)(reactive ion etching)을 포함된다.
단결정 반도체층(4)으로서 GaAs층이 습식에칭에 의해 에칭되는 경우, 이를 위한 에칭액은 Br2/CH3OH(bromine/methanol mixture)과 NH4OH/H2O2/H2O(ammonia/ hydrogen peroxide/water mixture)을 포함한다.
제 1제거스텝에서 연마는 기계적연마, 화학적연마, 화학-기계적연마(CMP) 또는 전해질 연마에 의해 행해질 수 있다. 이들 연마처리 중에서, 층표면의 더욱 높은 매끄러움과 평탄성 및 연마에 의한 더욱 적은 변형을 위해 CMP처리가 바람직하다.
CMP처리에서, 단결정 반도체층(4)으로서 실리콘층은, 실리콘웨이퍼 제조시에 일반적으로 이용되는 미리-연마처리에 의해 연마되는 것이 바람직하다. 이 미러-연마처리는, 예를 들면, Riaraizu K.K.에 의해 발행된(1996) 문헌 'Sirikon no Kagaku(Science of Silicon)', pp247-248과 294-295에 기재되어 있다. 특히, 사용되는 연마제는, 미세한 분말 실리콘옥사이드(0.05 내지 0.24㎛)와 같은 미세한 마모 미립자분말과, 수산화나트륨 및 수산화칼륨 등의 알칼리용액의 혼합물로 구성된 마모 미립자의 분산제이다. SOI기판(1)은 글래스플레이트, 세라믹플레이트 등의 플레이트 위에 왁스에 의해 이면에 정착된다. 이 플레이트는, 연마 포시트(polishing cloth sheet)가 위에 접착된 레벨블록위에 아래쪽으로 향하는 접착 SOI면에 놓여진다. 플레이트와 레벨블록은 CMP처리를 행하도록 마모 미립자의 분산제를 규정된 속도로 공급하면서 플레이트와 레벨블록 사이에 부하를 인가한 상태에서 상대적으로 회전한다. 이 처리에서, 수화한 소프트 실리카막은 웨이퍼 위에 알칼리용액에 의해 형성되고, 수화한 막은 마모 미립자 분산제에 의해 제거되는 것으로 추측된다. 이 연마처리는 화학적 작용과 기계적 작용의 조합을 이용한다. 예를 들면, 실리콘 옥사이드층 위에 형성된 실리콘층을 가지는 SOI기판의 연마시에, 화학적으로 제거될 수 없는 이물질(예를 들면, SOI제조시에 형성된 잔류물)은 기계적으로 제거될 수 있다. 실리콘 옥사이드의 연마속도는 상당히 낮으므로, 연마는 자동적으로 중지해서 실제로 실리콘층을 선택적으로 제거하는 것이 고려된다.
마모제(abrasion agent)는 알칼리용액(pH 9 내지 13)내에 분산된 교질의 실리카, 석회화 실리카 등의 미세한 입자(수 내지 백 수십㎚의 크기)를 포함한다. 아민형 첨가제가 연마속도를 증가시키기 위해 마모제에 첨가되어도 되고, 또는 유기폴리머형 첨가제가 표면거칠기를 감소시키기 위해 마모제에 첨가되어도 된다.
상기한 제 2제거스텝은 절연층(3)을 선택적으로 제거할 수 있는 에칭법에 의해 행해진다. 절연층(3)인 실리콘옥사이드는 하이드로플루오릭산 또는 완충 하이드로플루오릭산(BHF)에 의해 에칭될 수 있다. BHF는 실리콘 옥사이드층을 100 내지 250㎚/min의 에칭속도로 에칭하나, 실리콘 베이스플레이트는 거의 에칭하지 않는다. 하이드로플루오릭산 수용액 등을 이용한 액체상 에칭 또는 하이드로플루오릭산의 증기를 이용한 증기상에칭에 의해 에칭이 행해질 수 있다. 절연층(3)으로서 실리콘 니트라이드는 BHF 또는 H3PO4(phosphoric acid)에 의해 에칭될 수 있다.
본 발명에 의하면, 반도체기판(2)의 최외부층인 절연층(3)이 에칭에 의해 제거되므로, 재생 반도체 베이스플레이트(5)는 기계적 제거에 의해 야기되는 결함보다 적은 변형 및 결정의 전위(crystal dislocation) 등의 결함을 가진다.
단결정 반도체층(4)과 절연층(3)의 제거 후, 더욱 높은 편탄성 즉 매끄러움 다시말하면 반도체 베이스플레이트의 노출된 표면의 마이크로거칠기의 감소가 요구되는 경우, 표면처리는 열처리나 표면연마 또는 이들의 조합에 의해 행해져도 된다. 열처리는 수소함유 환원성분위기에서 상승된 온도로 수소어닐링하는 공정을 포함한다. 수소어닐링은 반도체 베이스플레이트(2)의 두께의 손실이 거의 없이 표면을 평탄화할 수 있다. 수소어닐링은 표면평탄화와 동시에 불순물농도를 낮추기 위해 실리콘플레이트 표면층으로부터 붕소 등의 불순물을 확산하는 것을 허용하므로, 반도체 베이스플레이트(2)로서 실리콘 베이스플레이트의 처리에 수소어닐링이 바람직하다.
반도체 베이스플레이트로서 실리콘 베이스플레이트의 수소어닐링의 온도는 300℃이상 실리콘의 융점이하인 것이 바람직하고, 500 내지 1200℃인 것이 더욱 바람직하다. 실리콘 이외의 베이스플레이트의 수소어닐링의 온도는 300℃이상 구성물질의 융점 이하인 것이 바람직하다.
수소어닐링을 위한 환원성분위기의 압력은 더욱 높은 압력, 대기압 또는 감소된 압력이어도 되나, 대기압이하 3.9×10-4㎩이상인 것이 바람직하고, 대기압이하 1.3㎩이상인 것이 더욱 바람직하다.
수소어닐링의 시간길이는 요구되는 특성에 의존하고 제한적이지는 않다. 실용상, 시간은 약 1분에서 약 10시간까지의 범위이다.
수소함유 환원성분위기에 대한 가스는 순수한 수소가스, 또는 수소와 질소의 혼합가스 등의 불활성가스와 수소의 혼합이어도 된다.
수소어닐링은 SOI기판의 재생에서 뿐만 아니라 임의의 반도체 베이스플레이트, 특히 표면절연층이 제거되었던 실리콘 베이스플레이트에 대해서도 표면의 평탄화에 적용가능한 것은 당연하다.
표면처리로서 표면연마는 CMP처리에 의해 행해질 수 있다. CMP처리와 같이, 접촉연마처리는 마모량이 최소화되는 것이 바람직하다. 마모량은 1㎛를 초과하지 않는 것이 바람직하고, 수㎚내지 수십㎚범위내에 있는 것이 더욱 바람직하다. 접촉연마는 플레이트와 레벨블록 사이에 인가된 부하를 감소시킴으로써 CMP처리에서 행해질 수 있다.
SOI기판의 재생에서, 절연층(3) 위의 단결정 반도체층(4)은 절연막으로 산화되어도 되고, 절연층(3)과 함께 제거되어도 된다. 특히, 절연층(3)이 산화실리콘층인 경우, 단결정 실리콘층은 절연층과 동일한 물질로 산화됨으로써 변화한다. 따라서, 단결정 실리콘층과 절연층은 한번의 에칭스텝에서 동시에 제거될 수 있다.
산소이온주입 이외의 다른 방법에 의해 제조된 임의의 SOI기판과 상기 언급한 바와 같은 접착방법은 본 발명에 따라서 재생될 수 있다.
SOI기판을 제조하는 접착법은, 상세하게는 도 3A, 도 3B 및 도 3C에 도시된 바와 같이, 분리층(7) 위에 단결정 반도체층(4)과 절연층(3)을 가지는 제 1베이스플레이트(9)를 형성하는 스텝과, 다층구조를 형성하기 위해 절연층(3)을 개재하여 단결정 반도체층(4)을 제 2반도체 베이스플레이트(2)에 접착하는 스텝(도 3B)과, 절연층을 개재하여 제 2반도체 베이스플레이트와 이것에 접착된 단결정 반도체층을 가지는 SOI기판을 얻기위해 분리층에서 다층구조를 분리하거나 또는 분리층을 제거하는 스텝(도 3C)으로 이루어진 스텝에 의해 행해진다. 도 3A 내지 도 3C에서, (8)은 지지 베이스플레이트를 나타낸다.
도 3A에서, 절연층(3)이 제 1베이스플레이트(9)의 단결정 반도체층(4) 위에 형성되어 있는 실시예를 개략적으로 도시한다. 한편, 절연층(3)은 제 2반도체 베이스플레이트(2) 위에 형성되거나, 각각의 베이스플레이트 모두에 형성되어도 된다. 제 1베이스플레이트(9)가 절연층(3)을 개재하여 제 2반도체 베이스플레이트 (2)에 접착되어도 되는 것은 당연하다.
절연층(3)은 분리층(7)이 제 1베이스플레이트(9)위에 형성되기 전에 제 1베이스플레이트(9) 위에 형성되어도 된다.
분리층(7)은, 분리층이 형성될 베이스플레이트의 양극산화에 의해 또는 베이스플레이트 내에 이온주입에 의해, 다공질 상태로 형성되어도 된다. 베이스플레이트내에 주입된 이온은 수소이온이나, 헬륨, 네온, 크립톤 및 크세논 등의 희가스이온을 단독 또는 조합한 것을 포함한다. 이온주입은 보통의 이온주입기술 또는 플라즈마 이온주입기술에 의해 행해질 수 있다.
분리층(7)은 제 1베이스플레이트(9) 내의 지지 베이스플레이트(8) 위에 형성되는 것을 도 3A 내지 도 3B에 개략적으로 도시한다. 그러나, 지지 베이스플레이트는 생략해도 되고, 또는 지지 베이스플레이트(8) 자체가 분리층과 동일한 구조를 가져도 된다.
단결정 반도체층(4)은, 저압CVD, 플라즈마CVD, 포토어시스트한 CVD(photo-assisted CVD) 및 MOCVD(metal-organic CVD)를 포함하는 CDV; 스퍼터링 시스템(바이어스 스퍼터링 포함); 분자빔 에피택셜성장(molecular beam epitaxial growth); 액체상성장 등에 의해 분리층(7) 위에 형성될 수 있다.
분리층(7)에서의 분리 또는 분리층(7)의 제거에 대해 이하 설명한다.
분리방법은 대략 2가지로 분류된다. 분리의 한가지 방법에서는, 다층구조는 외부로부터 가열되거나 또는 다층구조 내에 분리용 에너지를 축적하기 위해 광으로 조사된다. 상세하게는, 미세한 마이크로버블, 즉 제 1베이스플레이트 즉 분리층(7) 내에 수소이온, 희가스이온 및 질소이온 등의 이온을 주입함으로써 형성된 미세한 마이크로버블 즉 미세한 보이지 않는 마이크로버블을 가지는 층은, 열에너지를 받아 미세한 공극이 증가함에 따라 분리층(7)의 밀도는 감소하고, 이에 의해 다층구조는 이 분리층에서 분리된다. 이것은 다층구조의 내부에서 분리에너지를 발생시키는 방법이다. 한편, 열처리에 의해, 분리층 및/또는 이 근처는 산화막성장에 의해 생성된 응력을 이용하여 분리를 야기하는 측면 사이드로부터 산화된다.
분리의 또다른 방법에서는, 분리를 위한 에너지는 외부로부터 다층구조로 직접 인가된다. 이 방법은, 다층구조의 측면에지로부터 쐐기를 삽입하는 것에 의한 분리와, 물과 에칭액을 함유하는 액체 및/또는 공기, 질소 및 이산화탄소 등의 가스로 구성되는 유체를 불어넣는 것에 의한 분리와, 다층구조의 정면과 이면 위에서 대향하는 방향으로 압력을 가함으로써 분리층을 파괴하는 것에 의한 분리와, 다층구조의 측면에 전단력을 가함으로써 분리층을 파괴하는 것에 의한 분리와, 내부날 또는 와이어톱으로 자르는 것에 의한 분리와, 초음파진동을 가함으로써 분리층을 파괴하는 것에 의한 분리를 포함한다. 상기 방법중 둘 또는 그 이상이 조합하여 사용되어도 된다.
에칭에 의해 분리층(7)을 제거하는 에칭액은 KOH수용액, NaOH수용액 및 하이드로플루오릭산, 질산 및 아세트산을 함유하는 혼합용액을 포함한다.
제 2반도체 베이스플레이트(2) 위에 형성되지 않고 제 1베이스플레이트(9)위에 형성된 절연층(3)을 가지는 SOI기판은 제 2반도체 베이스플레이트(2)의 두께의 손실없이 실제로 재생될 수 있다.
앞서 언급한 접착법에 의해 형성된 SOI기판은, 재생후 제 2실리콘 베이스플레이트(2)의 드러난 표면이, 제 1실리콘 베이스플레이트와 제 2실리콘 베이스플레이트 사이의 접착계면이 될 수 있다. 이러한 경우에, 노출된 접착면은 노출된 표면 위에 잔존하는 헤이즈(haze)를 가질 수 있다. 여기서, 헤이즈는 백색외관을 부여하는 산화막을 제거한 후 실리콘 베이스플레이트의 표면의 미세한 거칠기(수㎚의 주기)에 의한 표면 위에서 반사광의 산란을 의미한다. 즉, '헤이즈'라는 용어는 실리콘 베이스플레이트의 표면의 일부가 백색으로 변색되는 상태를 뜻한다. 헤이즈의 원인중 하나는 접착시 접착계면에 포함된 수분인 것으로 고려된다. 본 발명에서는, 헤이즈는 산화막의 제거후 수소어닐링 또는 재생 실리콘 베이스플레이트의 표면의 CMP에 의해 제거될 수 있다.
도 4A 내지 도 4H는 접착법에 의한 SOI기판의 제조스텝과 제 2실리콘 베이스플레이트의 두께의 손실이 실질적으로 없는 제 2실리콘 베이스플레이트의 재생스텝에 대한 예를 도시한다.
SOI기판은, 단결정 실리콘 베이스플레이트를 형성하는 스텝(도 4A)과, 단결정 실리콘 베이스플레이트(10)의 주표면 위에 다공질 실리콘층(77)을 형성하는 스텝(도 4B)과, 다공질 실리콘층(77)에 단결정실리콘층(44)을 형성하는 스텝(도 4C)과, 단결정 실리콘층(44)의 표면위에 열산화막(33)을 형성하는 스텝(도 4D)과, 다층구조를 얻기위해 열산화막 위에 제 2단결정 실리콘 베이스플레이트(22)를 접착하는 스텝(도 4E)과, SOI기판을 얻기 위해 다공질 실리콘층(77)에서 다층구조를 분리하거나 다공질 실리콘층(77)을 제거하는 스텝(도 4F)에 의해 제조된다.
상기 형성된 SOI기판으로부터, 단결정 실리콘층(44)은 본 발명의 제 1제거스텝에서 제거되고(도 4G), 다음에 열산화막(33)은 선택적으로 제거된다(도 4H).
상기 공정에서, 제 2단결정 실리콘 베이스플레이트(22)는 SOI기판으로부터 이것의 두께의 감소없이 재생될 수 있다. 상기 언급한 헤이즈는 표면처리에 의해 더욱 감소될 수 있는 것은 당연하다.
또다른 공정에서, 이하와 같이 제조된 SOI기판으로부터, 제 2실리콘 베이스플레이트는 실질적으로 그 두께의 손실없이 재생될 수 있다. 이 공정은, 단결정 실리콘 베이스플레이트(10)를 형성하는 스텝(도 5A)과, 베이스플레이트(10)의 표면 위에 열산화막(33)을 형성하는 스텝(도 5B)과, 베이스플레이트의 표면 위에 형성된 열산화막(33)을 가지는 베이스플레이트 내에 희가스이온 또는 수소이온을 주입함으로써 분리층(77)을 형성(분리위치를 한정)하는 스텝(도 5C)과, 제 2단결정 실리콘 베이스플레이트(22)에 이것을 접착함으로써 다층구조를 형성하는 스텝(도 5D)과, 분리층(77)에서 분리에 의해 SOI기판을 형성하는 스텝(도 5E)과, 본 발명의 제 1제거스텝에 의해 단결정 실리콘층(44)을 제거하는 스텝(도 5F)과, 본 발명의 제 2제거스텝에서 열산화막(33)을 선택적으로 제거하는 스텝(도 5G)으로 이루어진다. 단결정 실리콘층(44)은 베이스플레이트(10)가 분리층(77)에 의해 분리된 베이스플레이트(10)의 일부분이다. 상기 공정에서, 제 2단결정 실리콘 베이스플레이트(22)는 그 두께를 실질적으로 감소시킴이 없이 SOI기판으로부터 재생될 수 있다. 표면이 한층더 평탄하기 위해, 표면처리가 행해질 수 있다.
실시예 1
본 발명의 제 1실시예는 도 2A 내지 도 2C를 참조하면서 설명한다. SOI기판(1)은, 재생될 반도체 베이스플레이트(2)와 이위에 절연층(3)을 개재하여 형성된 단결정 반도체층(4)을 포함하도록 형성된다(도 2A). SOI기판(1)의 표면층을 구성하는 단결정 반도체층(4)은 에칭에 의해 제거된다(도 2B). 다음에, 절연층(3)은 에칭에 의해 선택적으로 제거되어(도 2C), 재생 베이스플레이트(5)를 얻는다.
실시예 2
본 발명의 제2 실시예는 도 2A 내지 도 2D를 참조하면서 설명한다. 실시예 1과 같은 방법으로, 단결정 반도체층(4)과 절연층(3)은 각각 SOI기판(1)으로부터 에칭에 의해 제거된다(도 2A 내지 도 2C). 이후, 선택적 에칭에 의한 절연층(3)의 제거에 의해 노출된 재생 베이스플레이트(5)의 표면은 수소어닐링에 의해 평탄화되어(도 2D), 재생 SOI 베이스플레이트를 얻는다.
실시예 3
본 발명의 제 3실시예는 도 2A 내지 도 2D를 참조하면서 설명한다. 실시예 1과 같은 방법으로, 단결정 반도체층(4)과 절연층(3)은 각각 SOI기판(1)으로부터 에칭에 의해 제거된다(도 2A 내지 도 2C). 이후, 선택적에칭에 의한 절연층(3)의 제거에 의해 노출된 재생 베이스플레이트(5)의 표면은 표면연마에 의해 평탄화되어(도 2D), 재생 SOI 베이스플레이트를 얻는다.
실시예 4
본 발명의 제 4실시예는 도 2A 내지 도 2C를 참조하면서 설명한다. SOI기판(1)은, 재생될 반도체 베이스플레이트(2)와 이위에 절연층(3)을 개재하여 형성된 단결정 반도체층(4)을 포함하도록 형성된다(도 2A). SOI기판(1)의 표면층을 구성하는 단결정 반도체층(4)은 연마에 의해 제거된다(도 2B). 다음에, 절연층(3)은 에칭에 의해 선택적으로 제거되어(도 2C), 재생 베이스플레이트(5)를 얻는다.
실시예 5
본 발명의 제 5실시예는 도 2A 내지 도 2D를 참조하면서 설명한다. 실시예 4과 같은 방법으로, SOI기판(1)으로부터, 단결정 반도체층(4)은 연마에 의해 제거되고 절연층(3)은 에칭에 의해 제거된다(도 2A 내지 도 2C). 이후, 선택적 에칭에 의한 절연층(3)의 제거에 의해 노출된 재생 베이스플레이트(5)의 표면은 수소어닐링에 의해 평탄화되어(도 2D), 재생 SOI 베이스플레이트를 얻는다.
실시예 6
본 발명의 제 6실시예는 도 2A 내지 도 2D를 참조하여 설명한다. 실시예 4와 같은 방법으로, SOI기판(1)으로부터, 단결정 반도체층(4)은 연마에 의해 제거되고 절연층(3)은 에칭에 의해 제거된다(도 2A 내지 도 2C). 이후, 선택적 에칭에 의한 절연층(3)의 제거에 의해 노출된 재생 베이스플레이트(5)의 표면은 표면연마에 의해 평탄화되어(도 2D), 재생 SOI 베이스플레이트를 얻는다.
실시예 7
본 발명의 제 7실시예는 도 6A 내지 도 6C를 참조하면서 설명한다. SOI기판(1)은 재생을 목적으로 형성된다(도 6A). SOI기판(1)은 반도체 베이스플레이트(2)와, 이 위에 제 1절연층을 개재하여 형성된 단결정 반도체층(4)을 포함한다. 단결정 반도체층(4)은 제 2절연층(12)으로 산화된다(도 6B). 제 2절연층(12)이 열산화에 의해 형성되는 경우에, 이면 절연막(13)은 또한 반도체베이스플레이트(2)의 이면 위에 형성된다. 제 2절연층(12)과 제 1절연막(3)은 에칭에 의해 제거된다. 이면 절연층(13)은, 형성되는 경우, 동시에 제거된다. 이에 의해, 재생 실리콘 베이스플레이트(5)가 얻어진다. 특히, 제 1절연층(3)과 제 2절연층(12)이 동일한 재료(예를 들면, 실리콘 옥사이드)로 이루어지는 경우에, 단결정 반도체층(4)과 제 1절연층(3)은 한 스텝에서 동시에 제거될 수 있다. 이에 의해, 에칭스텝은 단순화되어 베이스플레이트 재생공정에서 에칭 화학약품에 의한 오염이 더욱 적어진다.
예 1
400㎛두께의 SOI기판은, 실리콘 베이스플레이트와 이 위에 0.2㎛두께의 실리콘 옥사이드층을 개재하여 형성된 0.2㎛두께의 단결정 실리콘층을 포함하도록 형성되었다.
먼저, 단결정 실리콘층은 실리콘 에칭공정에 의해 제거되었다. 에칭은 테트라메틸암모늄 하이드록사이드 수용액(0.5중량%)으로 습식에칭에 의해 행해졌다. 이 수용액은 0.2 내지 0.3㎛/min의 에칭속도로 실리콘을 에칭하나, 3Å/min만큼 느린속도로 실리콘옥사이드를 에칭한다. 따라서, 단결정 실리콘층이 완전히 에칭되었을 때, 에칭은 자동적으로 중지했다. 습식에칭에서, 보통 실리콘 베이스플레이트의 이면이 또한 에칭액과 접촉해서 이면에서 에칭이 진행한다. 그러나, 0.2㎛두께의 단결정 실리콘층에 대해 50%이상의 에칭이 행해진 경우에도, 실리콘 베이스플레이트의 이면의 에칭은 약 0.3㎛두께이다. 이면이 포토레지스트 스핀코팅(photoresist spin coating)등에 의해 코팅되면 이면의 에칭을 방지하는 것은 당연하다.
다음에, 실리콘 옥사이드층은 실리콘 옥사이드 에칭공정에 의해 제거되었다. 에칭은 하이드로플루오릭산 수용액으로 습식에칭에 의해 행해졌다. 이 수용액은실리콘 옥사이드는 급속히 에칭하나, 실리콘에는 거의 불활성이다. 이후, 실리콘옥사이드층이 완전히 에칭되었을 때, 실리콘 베이스플레이트의 두께의 손실을 야기하지 않도록, 에칭은 자동적으로 중지되었다. 이와 같이, 실리콘 베이스플레이트가 재생되었다.
이후, 재생 실리콘 베이스플레이트의 표면은 100%수소의 가스분위기, 1100℃의 가열온도, 약 4시간의 가열시간의 어닐링 상태하에서 수소어닐링에 의해 평탄화되었다. 상기 상태하의 어닐링에서, 재생 실리콘의 두께의 손실은 무시할 정도였다(약 0.001㎛).
양호한 표면평탄성을 가지는 재생 실리콘 베이스플레이트는 상기 스텝을 통하여 얻어졌다. 상기 스텝을 통하여 플레이트 두께의 손실은 실리콘 옥사이드층의 0.2㎛, 단결정 실리콘층의 0.2㎛ 및 실리콘 에칭스텝에서 이면 에칭의 0.3㎛로, 전체가 원래의 SOI기판의 두께의 약 0.2%에 대응하는 0.7㎛이었다.
또한, 이면 에칭이 실리콘 베이스플레이트의 평면방향으로 치수변화를 야기하는 것과 마찬가지로, 실리콘 베이스플레이트의 에지면에서도 실리콘 베이스플레이트의 크기(예를 들면, 직경이 200㎜)와 비교하여 극도로 작아 무시할 수 있을 정도의 에칭이 행해질 수 있다.
비교예 1
예 1에서와 같이 SOI기판이 형성되었다(도 7A). 이 SOI기판(1)은 절연층(33), 단결정 실리콘층(44) 및 실리콘 베이스플레이트(22)의 일부분을 제거하기 위해 그라인딩(도 7B) 및 연마(도 7C)되어 재생 실리콘 베이스플레이트(5)를얻었다. 상기 제거처리에서, 제거된 층두께 t는 약 25㎛이었다. 상기 처리에서, 실리콘 베이스플레이트(22)의 일부분은 처리에 의해 야기된 변형과 실리콘기판(22)의 표면위의 결정전위 등의 결함을 없애기 위해 제거되었다. 상기 재생처리에서, 실리콘 베이스플레이트(22)의 두께는 약 6%만큼 감소되었다.
일반적으로, SOI기판의 제조 또는 반도체 디바이스의 제조라인에서, 실리콘 베이스플레이트의 허용가능한 두께 범위는 제조장비에 의해 제한되지 않는다. 실리콘 베이스플레이트의 허용가능한 두께가 원래 두께의 95%이상인 경우, 상기 재생 실리콘 베이스플레이트는 허용가능한 두께범위 내에 있지 않고 재사용할 수 없다. 이것의 허용가능한 두께가 원래 두께의 90%이상인 경우에도, 상기 재생 실리콘 베이스플레이트는 2회 또는 그 이상의 반복적인 재생후 허용가능한 한계를 벗어나서 불리하게 될 수도 있다.
상기 결과로부터, SOI베이스플레이트는 본 발명에 의한 실리콘 베이스플레이트의 두께의 손실이 거의 없이 재생될 수 있다.
비교예 2
절연층(3)이 연마 또는 그라인딩에 의해 제거되는 경우에 대해 고려한다. 실리콘 베이스플레이트(22)와, 단결정 실리콘층(44)을 포함하는 SOI기판(1)은 도 8A에 도시된 바와 같이 형성된다. 베이스플레이트를 재생하기 위해, 절연층(3)은 연마 또는 그라인딩에 의해 제거된다. 연마 또는 그라인딩량의 변동은 도 8B에 도시된 바와 같이 재생 실리콘 베이스플레이트의 두께의 불균일성을 야기시켰다.
본 발명에서는, 절연층(3)은 이 비교예 2와 달리 재생 베이스플레이트의 두께의 변동이 없이 선택적으로 제거될 수 있다.
예 2
SOI기판은 예 1에서의 SOI기판과 동일하게 형성되었다. 단결정 실리콘층은 예 1에서와 같은 방법으로 에칭에 의해 제거되었다. 다음에, 실리콘 옥사이드층은 에칭액으로서 BHF로 선택적 에칭에 의해 제거되었다. 실리콘 베이스플레이트의 드러난 표면은 연마제로서 수산화나트륨용액 내의 교질의 실리카의 분산으로 화학-기계적연마(CMP)가 행해졌다. 이에 의해, 베이스플레이트의 표면은 10㎛의 두께의 감소t로 평탄화되었다.
비교예 3
연마에 의한 실리콘층(44)과 절연층(3)의 제거시에 일어나는 현상에 대해 도 9A 내지 도 9B를 참조하면서 설명한다.
연마량이 엄격하게 제어된 상태로 절연층(3)과 실리콘층(44)의 선택적 제거에서, 이하와 같은 문제가 발생한다. 도 9A는 두께의 변동을 가지는 실리콘 베이스플레이트(22)의 연마상태를 도시한다. 연마전 실리콘 베이스플레이트(22)의 두께변동이 절연층(3)과 실리콘층(44)의 두께의 합계보다 큰 경우, 실리콘 베이스플레이트(22)의 표면부가 연마에 의해 제거되는 영역과 절연층(3)이 부분적으로 연마되지 않은 채로 남는 다른 영역이 형성된다. 이것은 실리콘 베이스플레이트(22)의 이면이 보통의 연마시에 작업의 기준레벨로서 이용되기 때문에 야기된다. 연마되지 않고 남은 절연층(3)은 재사용시 불편을 야기하는 반면, 이 문제를 피하기 위해 연마량을 크게하면 실리콘 베이스플레이트(22)의 두께의 손실이 증가한다.
한편 본 발명에서, 절연층(3)은 에칭에 의해 선택적으로 제거되고 연속해서 CMP에 의해 연마됨으로써, 절연층(3)은 완전히 제거되고 실리콘 베이스플레이트(5)재생시 층두께의 손실은 두께의 변동이 없이 최소화된다.
예 3
400㎛두께의 SOI기판은, 실리콘 베이스플레이트와, 이 위에 0.2㎛두께의 실리콘옥사이드층을 개재하여 형성된 0.2㎛두께의 단결정 실리콘층을 포함하도록 형성되었다.
SOI기판을 재생하기 위해, 먼저, 단결정 실리콘층은 CMP에 의해 제거되었다. 이용된 연마제는 실리콘 옥사이드의 미세한 침식결정분말과 수산화나트륨 등의 알칼리의 혼합물로 이루어진 마모 미립자의 분산제이었다. SOI기판(1)은 글래스 플레이트 위에 왁스에 의해 이면에서 고정되었다. 이 플레이트는 위에 접착된 연마 포시트를 가지는 레벨블록 위에 아래방향을 향하는 접착 SOI면에 놓여진다. 플레이트와 레벨블록은 CMP처리를 행하도록 마모 미립자의 분산제를 규정된 속도로 공급하면서 플레이트와 레벨블록 사이에 부하를 인가한 상태에서 상대적으로 회전한다. 이 연마처리는 화학적 작용과 기계적 작용의 조합을 이용한다. 단결정 실리콘층의 표면 위의 화학적으로 제거할 수 없는 이물질(SOI제조시에 형성된 잔류물)은 기계적으로 제거될 수 있다. 실리콘 옥사이드의 연마속도는 상당히 느리므로, 연마는 자동적으로 중지해서 실제로는 실리콘층을 선택적으로 제거하는 것이 고려된다.
다음에, 실리콘 옥사이드층은 실리콘 옥사이드 에칭스텝에서 제거되었다.에칭은 완충된 하이드로플루오릭산 수용액으로 습식에칭에 의해 행해졌다. 따라서, 재생 실리콘 베이스플레이트가 얻어졌다.
실리콘 옥사이드 에칭의 완료후 재생 실리콘 베이스플레이트는 부가적인 열처리없이 재사용될 수 있다. 그러나, 재생 실리콘 베이스플레이트는 1시간 동안 1100℃로 수소함유 환원성분위기에서 표면을 더욱 평탄화하기 위해 수소어닐링이 행해졌다.
그 결과, 재생 실리콘 베이스플레이트는 양호한 표면평탄성으로 얻어졌다.
SOI기판이 접착법에 의해 제조되고 접착계면이 실리콘 옥사이드의 에칭에 의해 노출되는 경우에, 계면의 일부분은 헤이즈될 수 있다. 헤이즈는 수소어닐링에 의해 감소되거나 제거될 수 있다.
이 재생 실리콘 베이스플레이트는 테스트웨이퍼 또는 모니터웨이퍼로서 뿐만 아니라 SOI기판의 반복적인 제조에 대해서도 유용하다.
예 4
SOI기판은 예 3에서의 SOI기판과 동일하게 형성되었다. 단결정 실리콘층은 CMP에 의헤 제거되었고, 실리콘 옥사이드층은 예 3에서와 같은 방법으로 선택적 에칭에 의해 제거되었다. 결과의 재생 실리콘 베이스플레이트는 표면평탄성을 위해 접촉연마가 행해졌다. 두께감소는 1㎛이었다.
상기 스텝을 통하여, 재생 실리콘 베이스플레이트는 양호한 표면평탄성으로 얻어졌다.
SOI기판이 접착법에 의해 제조되고 접착계면이 실리콘 옥사이드의 에칭에 의해 노출되는 경우에, 계면의 일부분은 헤이즈될 수 있다. 헤이즈는 접촉연마에 의해 감소되거나 제거될 수 있다.
이 재생 실리콘 베이스플레이트는 테스트웨이퍼 또는 모니터웨이퍼로서 뿐만 아니라 SOI기판의 반복적인 제조에 대해서도 유용하다.
상기 스텝을 통하여 두께손실은 실리콘 옥사이드층의 0.2㎛, 단결정 실리콘층의 0.2㎛ 및 1㎛의 접촉연마손실로 즉 전체로서, 원래의 SOI기판의 두께의 약 0.35%에 대응하는 1.4㎛이었다.
본 발명은 실리콘 베이스플레이트의 표면층의 제거공정이 연마스텝과 연속하는 에칭스텝으로 이루어진 것을 특징으로 한다. 이에 의해, 층구조의 비교적 두꺼운 층은 베이스플레이트 두께의 손실이 거의 없이 짧은 시간동안 선택적으로 제거될 수 있다. 또한, 둘 또는 이 이상의 층으로 이루어진 층구조의 상부층에 대해 적합한 에칭액이 발견되지 않는 경우, 층은 베이스플레이트 두께의 손실이 거의 없이 선택적으로 제거될 수 있다.
예 5
400㎛두께의 SOI기판은, 실리콘 베이스플레이트와, 이 위에 형성된 0.2㎛두께의 제 1실리콘 옥사이드를 개재하여 형성된 0.2㎛두께의 단결정 실리콘층을 포함하도록 형성되었다.
먼저, 단결정 실리콘층은 제 2실리콘 옥사이드층을 형성하기 위해 열산화에 의해 산화되었다. 열산화시에, 실리콘 베이스플레이트의 이면도 또한 단결정 실리콘층과 같은 두께로, 즉 0.2㎛로 이면 실리콘 옥사이드층을 형성하도록 산화되었다.
다음에, 제 1실리콘 옥사이드층, 제 2실리콘 옥사이드층 및 이면 실리콘 옥사이드층은 실리콘 옥사이드 에칭스텝에서 습식에칭에 의해 제거되었다. 습식에칭은 BHF(buffered hydrofluoric acid)(완충 하이드로플루오릭산)의 수용액으로 행해졌다. 이 수용액은 실리콘 옥사이드를 급속히 에칭하나, 실리콘에 대해서는 거의 불활성이다. 따라서, 제 1실리콘 옥사이드층, 제 2실리콘 옥사이드층 및 이면 실리콘 옥사이드층이 완전히 에칭된 경우, 에칭은 자동적으로 중지해서 실리콘 베이스플레이트의 두께의 손실을 야기하지 않는다. 이와 같이, 실리콘 베이스플레이트가 재생되었다.
상기 스텝을 통하여 두께손실은 제 1실리콘 옥사이드층의 0.2㎛, 단결정 실리콘층의 0.2㎛ 및 실리콘 베이스플레이트의 이면부의 0.2㎛로, 즉 전체로서 원래의 SOI기판의 두께의 약 0.15%에 대응하는 0.6㎛이었다.
상기와 같은 재생 베이스플레이트와 이것의 제조공정은, 이 예에 의해, 베이스플레이트의 두께의 손실이 감소하도록 형성된다. 이 공정에서, 실리콘층과 절연층은 한 스텝에서 동시에 제거될 수 있음으로써, 에칭스텝은 단순화된다. 또한, 실리콘 베이스플레이트의 이면의 불규칙적인 에칭은 야기되지 않고, 화학약품으로부터 형성된 불순물에 의한 오염이 감소된다.
본 발명에 의하면, 층부분은 층구조를 가지는 SOI기판으로부터 선택적으로 제거될 수 있으므로, 베이스플레이트의 두께의 손실이 거의 없이 베이스플레이트가재생될 수 있다.
본 발명에 의하면, 재생 베이스플레이트는 재생시에 두께의 손실이 거의 없으므로, 두께에 제한이 있는 용도에도 반복해서 재사용될 수 있다. 따라서, 본 발명은 공업적 생산, 자원절약 및 환경보호의 관점에서 이점이 있다.
Claims (32)
- 반도체 베이스플레이트를 가지는 SOI기판과, SOI기판 위에 절연층을 개재해서 단결정 반도체층을 형성하는 스텝과; 단결절 반도체층을 제거하는 제 1제거스텝과; 제 1제거스텝에서 노출된 절연층을 제거하는 제 2제거스텝과, 그 후, 표면이 노출된 반도체 베이스플레이트를 수소함유 환원성분위기에서 열처리를 하거나, 또는 상기 표면에 화학기계적연마를 행해서 반도체 베이스플레이트의 표면을 평탄화하는 단계로 이루어진 것을 특징으로 하는 SOI기판의 재생방법.
- 반도체 베이스플레이트를 가지는 SOI기판과, SOI기판위에 절연층을 개재해서 단결정 반도체층을 형성하는 스텝과; 단결정반도체층을 완전히 산화하는 스텝과; 산화된 단결정반도체층을 제거하는 제 1제거스텝과; 절연층을 제거하는 제 2제거스텝과, 그 후, 표면이 노출된 반도체 베이스플레이트를 수소함유 환원성분위기에서 열처리를 하거나, 또는 상기 표면에 화학기계적연마를 행해서 반도체 베이스플레이트의 표면을 평탄화하는 단계로 이루어진 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 또는 제 2항에 있어서, 제 1제거스텝은 에칭에 의해 행해지는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 3항에 있어서, 제 1제거스텝의 에칭은 에칭액으로서 테트라메틸암모늄 하이드록사이드, KOH 또는 트리메틸-2-하이드록시에틸암모늄 하이드록사이드의 용액으로 행해지는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 또는 제 2항에 있어서, 제 1제거스텝은 연마에 의해 행해지는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 5항에 있어서, 연마는 화학-기계적 연마(CMP)인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 또는 제 2항에 있어서, 제 2제거스텝은 에칭액을 사용하는 습식에칭에 의해 행해지는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 7항에 있어서, 제 2제거스텝의 에칭은 에칭액으로서 하이드로플루오릭산 또는 완충 하이드로플루오릭산으로 행해지는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항에 있어서, 제 2제거스텝에 의해 노출된 반도체 베이스플레이트의 표면의 연마는 접촉연마에 의해 행해지는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 또는 제 2항에 있어서, SOI기판은 접착법에 의해 제조되는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 13항에 있어서, 반도체 베이스플레이트와 절연층 사이의 계면은 접착계면인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 14항에 있어서, 접착법은, 다공질층 위에 단결정 반도체층을 가지는 제 1베이스플레이트를 제조하는 스텝과, 단결정 반도체층이 내부에 놓인 상태에서 절연층을 개재하여 제 1베이스플레이트와 제 2베이스플레이트를 접착함으로써 다층구조를 형성하는 스텝으로 이루어진 스텝에 의해 행해지는 SOI기판의 제조방법인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 15항에 있어서, 절연층은 제 1베이스플레이트의 단결정 반도체층 위에 형성된 것을 특징으로 하는 SOI기판의 재생방법.
- 제 13항에 있어서, 접착법은 분리층 위에 단결정 반도체층을 가지는 제 1베이스플레이트를 제조하는 스텝과, 단결정 반도체층이 내부에 놓인 상태에서 절연층을 개재하여 제 1기판과 제 2기판을 접착함으로써 다층구조를 형성하는 스텝으로 이루어진 스텝에 의해 행해지는 SOI기판의 제조방법인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 17항에 있어서, 절연층은 제 1베이스플레이트 위의 단결정 반도체층 위에 형성된 것을 특징으로 하는 SOI기판의 재생방법.
- 제 17항 또는 제 18항에 있어서, 분리층은 단결정 실리콘 베이스플레이트내에 희가스이온 또는 수소이온을 주입함으로써 형성된 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항에 있어서, SOI기판은, 단결정 실리콘 베이스플레이트내에 산소이온을 주입하는 스텝과, 단결정 실리콘 베이스플레이트를 열처리하는 스텝으로 이루어진 공정에 의해 제조되는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 내지 제 18항 중 어느 한 항에 있어서, 단결정 반도체층은 단결정 실리콘층인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 내지 제 18항 중 어느 한 항에 있어서, 단결정 반도체층은, 구성물질로서 Ge, Si, SiC, C, GaAs, AlGaAs, AlGaSb, InGaAs, InP 및 InAs로 이루어진 군으로부터 선택된 적어도 하나를 함유하는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 내지 제 18항 중 어느 한 항에 있어서, 반도체 베이스플레이트는 단결정 실리콘 베이스플레이트인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 내지 제 18항 중 어느 한 항에 있어서, 절연층은 실리콘 옥사이드층인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 내지 제 18항 중 어느 한 항에 있어서, 절연층은 실리콘 니트라이드층 또는 실리콘 니트라이드 옥사이드층인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 15항에 있어서, 제 2베이스플레이트는 단결정 실리콘 베이스플레이트인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 15항 또는 제 16항에 있어서, 다공질층은 양극산화에 의해 실리콘 베이스플레이트의 표면을 다공질화함으로써 형성되는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 또는 제 2항에 있어서, 다공질 실리콘층 위에 단결정 실리콘층을 개재하여 실리콘 옥사이드층을 가지는 제 1베이스플레이트를 제조하는 스텝과, 실리콘 옥사이드층이 내부에 놓인 상태에서 제 1베이스플레이트를 제 2베이스플레이트에 접착함으로써 다층구조를 형성하는 스텝과, 실리콘 옥사이드를 개재하여 제 2실리콘 베이스플레이트 위에 단결정 실리콘층을 가지도록 다공질 실리콘층에서 다층구조를 분리하거나 또는 다공질 실리콘층을 제거하는 스텝에 의해 SOI기판이 제조되고;단결정 실리콘층은 제 1제거스텝에서 에칭이나 연마에 의해 제거되고, 실리콘 옥사이드층은 제 2제거스텝에서 에칭에 의해 선택적으로 제거되고, 제 2제거스텝에 의해 노출된 제 2실리콘 베이스틀레이트의 표면은 수소함유 환원성분위기하의 열처리 또는 화학-기계적처리가 행해지는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 또는 제 2항에 있어서, 단결정 실리콘층을 개재하여 분리층 위에 실리콘 옥사이드층을 가지는 제 1베이스플레이트를 제조하는 스텝과, 실리콘 옥사이드층이 내부에 놓인 상태에서 제 1베이스플레이트를 제 2실리콘 베이스플레이트에 접착함으로써 다층구조를 형성하는 스텝과, 실리콘 옥사이드를 개재하여 제 2실리콘 베이스플레이트 위에 단결정 실리콘층을 가지도록 분리층에서 다층구조를 분리하는 스텝에 의해 SOI기판이 제조되고;단결정 실리콘층은 제 1제거스텝에서 에칭 또는 연마에 의해 제거되고, 실리콘 옥사이드층은 제 2제거스텝에서 에칭에 의해 선택적으로 제거되고, 제 2제거스텝에 의해 노출된 제 2실리콘 베이스플레이트의 표면은 수소함유 환원성분위기하의 열처리 또는 화학-기계적 처리가 행해지는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 29항에 있어서, 분리층은 실리콘 베이스플레이트 내에 희가스이온 또는 수소이온을 주입함으로써 형성되는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 또는 제 2항에 있어서, SOI기판은 접착법에 의해 제조되고, 반도체 베이스플레이트와 절연층 사이의 계면은 접착면이고, 단결정 반도체층은 제 1제거스텝에서 에칭 또는 연마에 의해 제거되고, 절연층은 제 2제거스텝에서 에칭에 의해 선택적으로 제거되고, 제 2제거스텝에 의해 노출된 제 2반도체 베이스플레이트의 표면은 수소함유 환원성분위기하의 열처리 또는 화학-기계적 처리가 행해지는 것을 특징으로 하는 SOI기판의 재생방법.
- 제 17항에 있어서, 제 2베이스플레이트는 단결정 실리콘 베이스플레이트인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 또는 제 2항에 있어서, 상기 단결정반도체층은 에피택셜층인 것을 특징으로 하는 SOI기판의 재생방법.
- 제 1항 또는 제 2항에 있어서, 상기 SOI기판은 수소이온, 질소이온 및 희귀가스이온으로 이루어진 군으로부터 선택된 이온을 주입하는 스텝으로 이루어진 공정에 의해서 제조되는 것을 특징으로 하는 SOI기판의 제조방법.
- 반도체 베이스플레이트를 가지는 SOI기판과, SOI기판 위에 절연층을 개재해서 단결정 반도체층을 형성하는 스텝과; 단결정 반도체층을 제거하는 제 1제거스텝과; 제 1제거스텝에서 노출된 절연층을 제거하는 제 2제거스텝과; 그 후 표면이 노출된 반도체 베이스플레이트를 수소함유 환원성분위기에서 열처리를 하거나, 또는 상기 표면에 화학기계적연마를 행해서 반도체 베이스플레이트의 표면을 평탄화하는 단계로 이루어지고,상기 SOI기판은 접합법에 의해서 제조되고, 반도체 베이스플레이트와 절연층 사이의 계면은 접합계면인 것을 특징으로 하는 SOI기판의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1998-18811 | 1998-01-30 | ||
| JP1881198 | 1998-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990068239A KR19990068239A (ko) | 1999-08-25 |
| KR100327840B1 true KR100327840B1 (ko) | 2002-03-09 |
Family
ID=11981981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990003174A KR100327840B1 (ko) | 1998-01-30 | 1999-01-30 | Ｓｏｉ기판의 재생방법 및 재생기판 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6613676B1 (ko) |
| EP (1) | EP0933810A1 (ko) |
| KR (1) | KR100327840B1 (ko) |
| CN (1) | CN1126148C (ko) |
| AU (1) | AU1426799A (ko) |
| CA (1) | CA2260489C (ko) |
| SG (1) | SG71903A1 (ko) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2797714B1 (fr) | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US6809031B1 (en) * | 2000-12-27 | 2004-10-26 | Lam Research Corporation | Method for manufacturing a reclaimable test pattern wafer for CMP applications |
| JP3990575B2 (ja) * | 2001-03-05 | 2007-10-17 | 三井造船株式会社 | 膜厚測定用モニタウェハ |
| KR100386848B1 (ko) * | 2001-05-09 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자의 반도체층 재생방법 |
| JP2004247610A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
| JP4438049B2 (ja) * | 2003-08-11 | 2010-03-24 | キヤノン株式会社 | 電界効果トランジスタ及びそれを用いたセンサ並びにその製造方法 |
| KR100856323B1 (ko) * | 2003-12-31 | 2008-09-03 | 동부일렉트로닉스 주식회사 | 더미 웨이퍼 재생방법 |
| TWI235407B (en) * | 2004-05-10 | 2005-07-01 | Mosel Vitelic Inc | Wafer and the manufacturing and reclaiming method therefor |
| US7402520B2 (en) * | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
| DE05762078T1 (de) * | 2005-07-22 | 2008-08-21 | Sumco Corp. | Verfahren zur herstellung eines simox-wafers und durch ein solches verfahren hergestellter simox-wafer |
| FR2909276A1 (fr) | 2006-12-04 | 2008-06-06 | Satelec Sa | Dispositif de photopolymerisation automatique |
| WO2009031270A1 (ja) * | 2007-09-03 | 2009-03-12 | Panasonic Corporation | ウエハ再生方法およびウエハ再生装置 |
| US20090139558A1 (en) * | 2007-11-29 | 2009-06-04 | Shunpei Yamazaki | Photoelectric conversion device and manufacturing method thereof |
| JP4636110B2 (ja) * | 2008-04-10 | 2011-02-23 | 信越半導体株式会社 | Ｓｏｉ基板の製造方法 |
| EP2219208B1 (en) * | 2009-02-12 | 2012-08-29 | Soitec | Method for reclaiming a surface of a substrate |
| CN102556950B (zh) * | 2012-02-07 | 2014-08-27 | 中国科学院光电技术研究所 | 一种基于三层结构的可调谐人工电磁材料及其制作方法 |
| CN103904001B (zh) * | 2014-03-20 | 2017-01-04 | 上海华力微电子有限公司 | 一种用于氮掺杂碳化硅薄膜的离线监控方法 |
| CN108257885B (zh) * | 2016-12-28 | 2021-01-05 | 无锡华润上华科技有限公司 | 物理气相沉积中钛或氮化钛颗粒控片的使用方法 |
| CN112002639A (zh) * | 2020-07-21 | 2020-11-27 | 上海新昇半导体科技有限公司 | 一种外延晶圆的制造方法和外延晶圆 |
| CN112582332A (zh) * | 2020-12-08 | 2021-03-30 | 上海新昇半导体科技有限公司 | 一种绝缘体上硅结构及其方法 |
| CN113192823B (zh) * | 2021-04-27 | 2022-06-21 | 麦斯克电子材料股份有限公司 | 一种soi键合工艺后衬底片的再生加工方法 |
| CN116646250A (zh) * | 2023-06-20 | 2023-08-25 | 中国科学院上海微系统与信息技术研究所 | 一种碳化硅场效应管的制备方法 |
| CN116779423B (zh) * | 2023-08-24 | 2024-02-23 | 粤芯半导体技术股份有限公司 | 控片回收方法及硅片 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5131979A (en) * | 1991-05-21 | 1992-07-21 | Lawrence Technology | Semiconductor EPI on recycled silicon wafers |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3559281A (en) * | 1968-11-27 | 1971-02-02 | Motorola Inc | Method of reclaiming processed semiconductior wafers |
| KR950014609B1 (ko) | 1990-08-03 | 1995-12-11 | 캐논 가부시끼가이샤 | 반도체부재 및 반도체부재의 제조방법 |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| EP1043768B1 (en) | 1992-01-30 | 2004-09-08 | Canon Kabushiki Kaisha | Process for producing semiconductor substrates |
| JP3416163B2 (ja) * | 1992-01-31 | 2003-06-16 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| US5458755A (en) | 1992-11-09 | 1995-10-17 | Canon Kabushiki Kaisha | Anodization apparatus with supporting device for substrate to be treated |
| JPH07122532A (ja) | 1993-10-26 | 1995-05-12 | Mitsubishi Materials Corp | 再生ウェーハの製造方法 |
| JP3293736B2 (ja) | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| JP3257580B2 (ja) | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
| US5622875A (en) | 1994-05-06 | 1997-04-22 | Kobe Precision, Inc. | Method for reclaiming substrate from semiconductor wafers |
| US6107213A (en) * | 1996-02-01 | 2000-08-22 | Sony Corporation | Method for making thin film semiconductor |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| US5855735A (en) * | 1995-10-03 | 1999-01-05 | Kobe Precision, Inc. | Process for recovering substrates |
| KR0165467B1 (ko) | 1995-10-31 | 1999-02-01 | 김광호 | 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법 |
| KR100209365B1 (ko) * | 1995-11-01 | 1999-07-15 | 김영환 | 에스.오.아이 반도체 웨이퍼의 제조방법 |
| JP3605927B2 (ja) | 1996-02-28 | 2004-12-22 | 株式会社神戸製鋼所 | ウエハーまたは基板材料の再生方法 |
| KR100296365B1 (ko) * | 1996-06-28 | 2001-11-30 | 고지마 마타오 | 실리콘단결정웨이퍼의열처리방법과그열처리장치및실리콘단결정웨이퍼와그제조방법 |
| KR100232886B1 (ko) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
| US6255159B1 (en) * | 1997-07-14 | 2001-07-03 | Micron Technology, Inc. | Method to form hemispherical grained polysilicon |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| US5920764A (en) * | 1997-09-30 | 1999-07-06 | International Business Machines Corporation | Process for restoring rejected wafers in line for reuse as new |
-
1999
- 1999-01-26 SG SG1999000166A patent/SG71903A1/en unknown
- 1999-01-27 EP EP99300615A patent/EP0933810A1/en not_active Withdrawn
- 1999-01-27 US US09/238,500 patent/US6613676B1/en not_active Expired - Lifetime
- 1999-01-28 CA CA002260489A patent/CA2260489C/en not_active Expired - Fee Related
- 1999-01-29 AU AU14267/99A patent/AU1426799A/en not_active Abandoned
- 1999-01-29 CN CN99101819A patent/CN1126148C/zh not_active Expired - Fee Related
- 1999-01-30 KR KR1019990003174A patent/KR100327840B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5131979A (en) * | 1991-05-21 | 1992-07-21 | Lawrence Technology | Semiconductor EPI on recycled silicon wafers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990068239A (ko) | 1999-08-25 |
| AU1426799A (en) | 1999-08-19 |
| US6613676B1 (en) | 2003-09-02 |
| SG71903A1 (en) | 2000-04-18 |
| CA2260489C (en) | 2004-04-27 |
| CN1126148C (zh) | 2003-10-29 |
| CA2260489A1 (en) | 1999-07-30 |
| CN1234601A (zh) | 1999-11-10 |
| EP0933810A1 (en) | 1999-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327840B1 (ko) | Ｓｏｉ기판의 재생방법 및 재생기판 | |
| US7855129B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
| US6720640B2 (en) | Method for reclaiming delaminated wafer and reclaimed delaminated wafer | |
| KR100751265B1 (ko) | 접합 반도체 기판 및 그 제조방법 | |
| EP1189266B1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
| US6583029B2 (en) | Production method for silicon wafer and SOI wafer, and SOI wafer | |
| CA2233096C (en) | Substrate and production method thereof | |
| KR100392980B1 (ko) | 분리장치 및 분리방법과 기판의 제조방법 | |
| CA2233115C (en) | Semiconductor substrate and method of manufacturing the same | |
| KR100238571B1 (ko) | 반도체기판의 제조방법 | |
| US6146979A (en) | Pressurized microbubble thin film separation process using a reusable substrate | |
| EP0843345B1 (en) | Method of manufacturing a semiconductor article | |
| US20030087503A1 (en) | Process for production of semiconductor substrate | |
| EP0926709A2 (en) | Method of manufacturing an SOI structure | |
| US20080315349A1 (en) | Method for Manufacturing Bonded Wafer and Bonded Wafer | |
| KR100279756B1 (ko) | 반도체 물품의 제조방법 | |
| KR20010101881A (ko) | 접합 웨이퍼의 제조방법 | |
| KR19990088324A (ko) | 반도체기판뿐만아니라반도체박막및다층구조를제조하는공정 | |
| EP1170801B1 (en) | Bonded wafer producing method | |
| JPH11288858A (ja) | Ｓｏｉ基板の再生方法及び再生基板 | |
| JP3013932B2 (ja) | 半導体部材の製造方法および半導体部材 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20110125 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |