CN116646250A - 一种碳化硅场效应管的制备方法 - Google Patents

一种碳化硅场效应管的制备方法 Download PDF

Info

Publication number
CN116646250A
CN116646250A CN202310733282.5A CN202310733282A CN116646250A CN 116646250 A CN116646250 A CN 116646250A CN 202310733282 A CN202310733282 A CN 202310733282A CN 116646250 A CN116646250 A CN 116646250A
Authority
CN
China
Prior art keywords
silicon carbide
substrate
bonding layer
layer
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310733282.5A
Other languages
English (en)
Inventor
伊艾伦
欧欣
周民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202310733282.5A priority Critical patent/CN116646250A/zh
Publication of CN116646250A publication Critical patent/CN116646250A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请公开了一种碳化硅场效应管的制备方法,所述方法包括提供第一碳化硅衬底,在第一碳化硅衬底上外延碳化硅外延层;将轻离子注入碳化硅外延层,轻离子在碳化硅外延层内形成离子集聚区域,使得碳化硅外延层依次形成碳化硅薄膜层、离子集聚区和碳化硅键合层;提供第二碳化硅衬底,对第二碳化硅衬底与碳化硅键合层相互接触的表面进行导电处理;将第二碳化硅衬底与碳化硅键合层进行晶圆键合;将碳化硅键合层与离子集聚区域剥离,得到第一碳化硅衬底、碳化硅薄膜层和离子集聚区域形成的第一衬底结构以及第二碳化硅衬底与碳化硅键合层形成的第二衬底结构,并对第一衬底结构进行回收处理;基于第二衬底结构进行场效应管的制备,得到碳化硅场效应管。

Description

一种碳化硅场效应管的制备方法
技术领域
本申请涉及信息功能材料制备技术领域,尤其涉及一种碳化硅场效应管的制备方法。
背景技术
碳化硅(SiC)材料作为第三代半导体中的代表性材料,一般采用PVT(ProcessVerificationTest,物理气相传输)法制备的高质量的单晶碳化硅衬底,作为目前碳化硅场效应管(SiCMOSFET)等器件的主要原料。但是目前在制备单晶碳化硅衬底时,由于SiC生长过程中的缺陷控制以及切磨抛光造成的材料损耗等问题使得SiC良率较低且成本较高,使得SiC难以大规模使用,进而导致碳化硅场效应管的制备成本提高。
发明内容
为了解决上述碳化硅良率低、成本高进而导致碳化硅场效应管的制备成本提高技术问题,本申请公开了一种能够解决上述技术问题的碳化硅场效应管的制备方法。
为了达到上述发明目的,本申请提供了一种碳化硅场效应管的制备方法,所述方法包括:
提供第一碳化硅衬底,在所述第一碳化硅衬底上外延碳化硅外延层;
将轻离子注入所述碳化硅外延层,所述轻离子在所述碳化硅外延层内形成离子集聚区域,使得所述碳化硅外延层依次形成碳化硅薄膜层、所述离子集聚区域和碳化硅键合层;
提供第二碳化硅衬底,对所述第二碳化硅衬底与所述碳化硅键合层相互接触的表面进行导电处理;
将所述第二碳化硅衬底与所述碳化硅键合层进行晶圆键合;
将所述碳化硅键合层与所述离子集聚区域剥离,得到所述第一碳化硅衬底、所述碳化硅薄膜层和所述离子集聚区域形成的第一衬底结构以及所述第二碳化硅衬底与所述碳化硅键合层形成的第二衬底结构,并对所述第一衬底结构进行回收处理;
基于所述第二衬底结构进行场效应管的制备,得到碳化硅场效应管。
在一些实施方式中,在所述将所述碳化硅键合层与所述离子集聚区域剥离,得到所述第一碳化硅衬底、所述碳化硅薄膜层和所述离子集聚区域形成的第一衬底结构以及所述第二碳化硅衬底与所述碳化硅键合层形成的第二衬底结构之后,所述方法还包括:
对所述第二衬底结构中的所述碳化硅键合层进行质量恢复处理以及对所述第二碳化硅衬底远离所述碳化硅键合层的一侧进行减薄处理,得到目标碳化硅衬底;
所述基于所述第二衬底结构进行场效应管的制备,得到碳化硅场效应管包括:
基于所述目标碳化硅衬底进行场效应管的制备,得到碳化硅场效应管。
在一些实施方式中,所述对所述第二衬底结构中的碳化硅键合层进行质量恢复处理,包括:
在所述第二衬底结构的表面形成碳膜;
对所述第二衬底结构进行退火处理,其中,退火处理的温度为1700-2000℃,退火时长为0.5-5h;
对退火处理后的所述第二衬底结构进行后处理,去除所述第二衬底结构表面的碳膜,以及去除所述碳化硅键合层上的缺陷层,进而恢复所述第二衬底结构中的所述碳化硅键合层的质量。
在一些实施方式中,所述对所述第一衬底结构进行回收处理,包括:
对所述第一衬底结构进行热氧化处理;
去除热氧化处理后所述第一衬底结构中的氧化层;
对去除氧化层的第一衬底结构中的碳化硅表面进行抛光处理,得到碳化硅衬底。
在一些实施方式中,所述碳化硅外延层的厚度为10μm-20μm,所述碳化硅外延层中掺杂离子的浓度为1E12-1E15/cm3,其中,所述掺杂离子为氮、磷中至少一种。
在一些实施方式中,所述轻离子包括氢离子和氦离子中的至少一种,所述轻离子的注入剂量为1E17/cm2-1E20/cm2,注入能量为1MeV-3MeV。
在一些实施方式中,所述第一碳化硅衬底为N型碳化硅衬底。
在一些实施方式中,所述第二碳化硅衬底为测试级、混合晶型、多晶型衬底中的任一种。
在一些实施方式中,所述对所述第二碳化硅衬底与所述碳化硅键合层相互接触的表面进行导电处理,包括:
将掺杂离子注入所述碳化硅键合层与所述第二碳化硅衬底相对的第一表面,以及所述第二碳化硅衬底与所述碳化硅键合层相对的第二表面,以实现对所述第二碳化硅衬底与所述碳化硅键合层相互接触的表面进行导电处理。
在一些实施方式中,所述掺杂离子包括氮离子和磷离子中的至少一种,所述掺杂离子的注入剂量为注入剂量为1E13-1E15/cm2,所述掺杂离子的注入能量为5keV-30keV。
实施本申请实施例,具有如下有益效果:
本申请公开的碳化硅场效应管的制备方法,通过将第一碳化硅衬底上的碳化硅外延层中的碳化硅键合层转移至第二碳化硅衬底上,并在第二碳化硅衬底与碳化硅键合层形成的第二衬底结构上直接制备场效应管,可以降低碳化硅场效应管制备成本且能快速制得碳化硅场效应管,另外通过对第一衬底结构回收,以重复利用碳化硅衬底,可以有效降低碳化硅衬底的成本,进而进一步降低碳化硅场效应管制备成本。
附图说明
为了更清楚地说明本申请所述的碳化硅场效应管的制备方法,下面将对实施例所需要的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它附图。
图1为本申请实施例提供的一种碳化硅场效应管的制备方法的流程示意图;
图2为本申请实施例提供的一种在第一碳化硅衬底上外延碳化硅外延层的示意图;
图3为本申请实施例提供的一种在碳化硅外延层注入轻离子的示意图;
图4为本申请实施例提供的一种对第二碳化硅衬底与碳化硅键合层相互接触的表面进行导电处理的示意图;
图5为本申请实施例提供的一种第二碳化硅衬底与碳化硅键合层晶圆键合后的示意图;
图6为本申请实施例提供的一种碳化硅键合层与离子集聚区域剥离后的示意图;
图7为本申请实施例提供的一种目标碳化硅衬底的示意图;
图8为本申请实施例提供的一种碳化硅场效应管的示意图;
图9为本申请实施例提供的一种第一衬底结构的回收方法的流程示意图;
图10为本申请实施例提供的一种第一衬底结构的回收示意图;
图11为本申请实施例提供的一种碳化硅场效应管的制备流程示意图。
其中,图中附图标记对应为:1-第一碳化硅衬底,2-碳化硅外延层,21-碳化硅薄膜层,22-碳化硅键合层,3-离子集聚区域,4-第二碳化硅衬底。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请中,碳化硅(SiC)作为第三代半导体中的代表性材料,结合了宽带隙(2.4eV-3.2eV),高物理强度(莫氏硬度9.5,努氏硬度2480kg/mm2),高热导率(480W/mK),高抗腐蚀性,高熔点,高光学二阶三阶非线性系数,宽透光窗口(0.37-5.6μm),广域缺陷发光窗口(可见光至中红外)等多方面的优异特性于一身,是目前高压功率器件的理想材料平台。SiC材料具有200多种晶型,其中应用最多的是3C-SiC,4H-SiC和6H-SiC。
如图1所示,本申请提供了一种碳化硅场效应管的制备方法的流程示意图,具体的,可以包括以下步骤:
S101,提供第一碳化硅衬底,在第一碳化硅衬底上外延碳化硅外延层。
在本申请实施例中,第一碳化硅衬底可以是N型碳化硅衬底,其是一种高质量的碳化硅晶圆衬底。作为一个示例,第一碳化硅衬底可以是采用PVT法制备的4H-SiC。
本申请采用的成本较高的N型碳化硅衬底,因为在后续对该第一碳化硅衬底进行回收利用,进而降低碳化硅衬底使用成本。
在一些示例性实施例中,可以采用同质外延法在第一碳化硅衬底的表面外延碳化硅外延层。其中,碳化硅外延层的厚度可以为10μm-20μm。
本申请为了调整碳化硅的电阻,在外延碳化硅外延层时在其中掺杂有掺杂离子,在一个示例中,掺杂离子的浓度为1E12-1E15/cm3,所述掺杂离子可以为氮、磷中至少一种。其中,掺杂离子的浓度越高,碳化硅外延层的电阻率越低。
在一个示例中,具体的如图2,其所示为本申请实施例提供的一种在第一碳化硅衬底上外延碳化硅外延层的示意图。
具体的,在该图中,示出了在第一碳化硅衬底1上外延碳化硅外延层2的流程。
S103,将轻离子注入碳化硅外延层,轻离子在碳化硅外延层内形成离子集聚区域,使得碳化硅外延层依次形成碳化硅薄膜层、离子集聚区域和碳化硅键合层。
在本申请实施例中,轻离子可以包括氢离子和氦离子中的至少一种。作为一个示例,轻离子可以是H+或He+或H+和He+。
在一些示例性实施例中,可以将H+或He+或H+和He+沿碳化硅外延层远离第一碳化硅衬底的外表面向第一碳化硅衬底方向注入所述碳化硅外延层,其中,轻离子的注入剂量可以为1E17/cm2-1E20/cm2,注入能量可以为1MeV-3MeV。基于轻离子的注入能量越大,离子集聚区域越靠近第一碳化硅衬底;本申请采用较高的注入能量,可以是使得碳化硅键合层的厚度更大。
在一个示例中,采用该注入剂量和注入能量,可以使得到的碳化硅键合层的厚度达到10-20μm。
在该示例中,采用较高的注入能量和注入剂量,可以使得离子集聚区域更加靠近第一碳化硅衬底的表面,进而使得到的碳化硅键合层的厚度更大。
在一个示例中,如图3,其所示为本申请实施例提供的一种在碳化硅外延层注入轻离子的示意图。
具体的,在该图中,以轻离子为氢离子为例,将氢离子H+注入碳化硅外延层2,并在碳化硅外延层2内形成离子集聚区域3。
S105,提供第二碳化硅衬底,对第二碳化硅衬底与碳化硅键合层相互接触的表面进行导电处理。
在本申请实施例中,第二碳化硅衬底为测试级、混合晶型、多晶型衬底中的任一种。这种碳化硅衬底成本较低,可以有效降低碳化硅场效应管的制备成本
作为一个示例,第二碳化硅衬底可以是采用常压化学气相沉积(APCVD)和减压化学气相沉积(RPCVD)的方法,在Si衬底表面沉积SiC薄膜;进而制备得到的3C-SiC,采用该方式得到的第二碳化硅衬底一般为多晶衬底。
在一些示例性实施例中,对第二碳化硅衬底与所述碳化硅键合层相互接触的表面进行导电处理,可以包括:
将掺杂离子注入所述碳化硅键合层与所述第二碳化硅衬底相对的第一表面,以及所述第二碳化硅衬底与所述碳化硅键合层相对的第二表面,以实现对所述第二碳化硅衬底与所述碳化硅键合层相互接触的表面进行导电处理。其中,掺杂离子可以包括氮离子和磷离子中的至少一种。
在一个示例中,可以将掺杂离子沿碳化硅外延层远离第一碳化硅衬底的外表面向第一碳化硅衬底方向垂直注入碳化硅外延层;以及同时沿第二碳化硅衬底靠近碳化硅键合层的表面垂直注入第二碳化硅衬底;进而提高第二碳化硅衬底与碳化硅键合层相互接触的表面的导电率。得到高导电率的键合界面。作为一个示例,掺杂离子的注入剂量为注入剂量可以为1E13-1E15/cm2,掺杂离子的注入能量可以为5keV-30keV。
在一个示例中,如图4,其所示为本申请实施例提供的一种对第二碳化硅衬底与碳化硅键合层相互接触的表面进行导电处理的示意图。
具体的,在该图中,以掺杂离子为氮离子N+和磷离子P+为例,将N+和P+分别注入碳化硅键合层的第一表面和第二碳化硅衬底4的第二表面。
S107,将第二碳化硅衬底与碳化硅键合层进行晶圆键合;
在本申请实施例中,可以在真空环境下,利用键合机将第二碳化硅衬底与碳化硅键合层进行晶圆键合。
在一个示例中,如图5,其所示为本申请实施例提供的一种第二碳化硅衬底与碳化硅键合层晶圆键合后的示意图。
具体的,在该图中,第二碳化硅衬底4与碳化硅键合层实现了晶圆键合。
S109,将碳化硅键合层与离子集聚区域剥离,得到第一碳化硅衬底、碳化硅薄膜层和离子集聚区域形成的第一衬底结构以及第二碳化硅衬底与碳化硅键合层形成的第二衬底结构,并对第一衬底结构进行回收处理。
在本申请实施例中,可以采用退火方式,将碳化硅键合层与离子集聚区域剥离。
在一个示例中,如图6,其所示为本申请实施例提供的一种碳化硅键合层与离子集聚区域剥离后的示意图;
具体的,在该图中,碳化硅键合层剥离后,由第一碳化硅衬底1、碳化硅薄膜层21和离子集聚区域3形成的第一衬底结构以及第二碳化硅衬底4与碳化硅键合层22形成的第二衬底结构。
可选的,在得到第二衬底结构之后,还可以包括对所述第二衬底结构中的所述碳化硅键合层进行质量恢复处理以及对所述第二碳化硅衬底远离所述碳化硅键合层的一侧进行减薄处理,得到目标碳化硅衬底。
对于对所述第二衬底结构中的所述碳化硅键合层进行质量恢复处理,在一些示例性实施例中,可以采用如下方法:
在所述第二衬底结构的表面形成碳膜;对所述第二衬底结构进行退火处理,其中,退火处理的温度为1700-2000℃,退火时长为0.5-5h;对退火处理后的所述第二衬底结构进行后处理,去除所述第二衬底结构表面的碳膜,以及去除所述碳化硅键合层上的缺陷层,进而恢复所述第二衬底结构中的所述碳化硅键合层的质量。
在一个示例中,碳膜(C膜)的厚度可以为100-1000nm,C膜的厚度与温度和气压呈反比关系。
进一步的,退火处理的环境可以包括但不限于真空环境和氮气环境。其中,在氮气环境的压强可以为0.2-0.5个大气压。
更进一步的,对退火后的第二衬底结构的表面进行后处理,具体的,可以采用干法刻蚀去除表面残留的碳膜,该工艺采用的气体为氧气;进一步的,采用抛光方式去除碳化硅键合层上的缺陷层,去除厚度可以为1.5-3μm。
该实施例,采用较高的退火温度,可以提高碳化硅键合层质量的恢复程度,且可以提高注入的氮离子和磷离子的激活程度,提高表面导电性。
对于对所述第二碳化硅衬底远离所述碳化硅键合层的一侧进行减薄处理,在一些示例性实施例中,可以采用晶圆研磨的方式对进行减薄处理,具体的,可以将第二碳化硅衬底的厚度减薄至30-100μm。以便于后续碳化硅场效应管的制备。
具体的,如图7,其所示为本申请实施例提供的一种目标碳化硅衬底的示意图。
具体的,在该图中,展示的为碳化硅键合层22和第二碳化硅衬底4,第二碳化硅衬底4其中的厚度为30-100μm。
S111,基于第二衬底结构进行场效应管的制备,得到碳化硅场效应管。
在本申请实施例中,可以将第二衬底结构上的碳化硅键合层转移进而可以直接在第二碳化硅衬底上制备场效应管。
在一些示例性实施例中,可以基于所述目标碳化硅衬底进行场效应管的制备,得到碳化硅场效应管。
相对于现有技术中,先转移再外延的方式,直接转移可以避免外延生长过程中的热应力,且能提高碳化硅场效应管的制备效率。
在一些示例性实施例中,可以采用离子注入,掺杂激活,光刻,干法刻蚀等方法制备场效应管。
在一个示例中,在碳化硅键合层,利用铝(Al)元素注入,制备Pwell区,(P型空穴导电区域),同时制备结型场效应管(JEFT);进一步的,采用更高浓度Al、N元素注入制备P+区(高浓度空穴导电区域)和N+区(高浓度电子导电区域),并对掺杂区域进行退火激活;
进一步的,基于激活结构在顶层制备栅氧区(Gatepoly),并对栅氧区四周设置中间绝缘层(ILD),之后再在栅氧区的远离第二碳化硅衬底的一侧设置第一电极(Metal)以及在第二碳化硅衬底远离栅氧区的一侧设置第二电极(Metal);之后进行快速退火制备欧姆接触,以实现碳化硅场效应管(SICMOSFET)的制备。
具体的,如图8,其所示为本申请实施例提供的一种碳化硅场效应管的示意图。
具体的,在该图中,Metal所指示的区域表示电极,HandleN+所指示的区域表示第二碳化硅衬底,N-epilayer所指示的区域表示碳化硅键合层,Pwell所指示的区域表示P型空穴导电区域,JEFT所指示的区域表示结型场效应管,P+所指示的区域表示高浓度空穴导电区域,N+所指示的区域表示高浓度电子导电区域,Gatepoly所指示的区域表示栅氧区,ILD所指示的区域表示中间绝缘层。
在该实施例中,本申请公开的碳化硅场效应管的制备方法,通过将第一碳化硅衬底上的碳化硅外延层中的碳化硅键合层转移至第二碳化硅衬底上,并在第二碳化硅衬底与碳化硅键合层形成的第二衬底结构上直接制备场效应管,可以降低碳化硅场效应管制备成本且能快速制得碳化硅场效应管,另外通过对第一衬底结构回收,以重复利用碳化硅衬底,可以有效降低碳化硅衬底的成本,进而进一步降低碳化硅场效应管制备成本。
在一些示例性实施例中,如图9,其所示为本申请实施例提供的一种第一衬底结构的回收方法的流程示意图。具体的如下:
S901,对第一衬底结构进行热氧化处理;
在本申请实施例中,热氧处理的条件可以是在1200-1400℃纯氧环境中进行湿法氧化,氧化时长可以为2-5小时。在一个优选的示例中,氧化温度为1300℃。
S903,去除热氧化处理后所述第一衬底结构中的氧化层;
在本申请实施例中,可以采用氟化氢湿法腐蚀方法去除热氧化处理后所述第一衬底结构中的氧化层。
S905,对去除氧化层的第一衬底结构中的碳化硅表面进行抛光处理,得到碳化硅衬底。
在本申请实施例中,可以对第一衬底结构中的所剩余的碳化硅表面采用精细抛光处理方法进行抛光,这种方式使得表面的抛光去除的薄膜厚度较薄,具体的,去除厚度可以小于或等于500nm。
在一个示例中,如图10,其所示为本申请实施例提供的一种第一衬底结构的回收示意图;
具体的,该图示出了将第一衬底结构进行回收之后,得到的碳化硅衬底。
本回收方法区域于常规的研磨抛光,为了最大限度保持衬底的使用次数,需要保证衬底的晶圆形貌,因此在本申请中不使用研磨的方法。但是由于因轻离子注入的能量较大,导致外延层的缺陷层较深,基于此,单纯抛光方式难以解决。
基于因注入轻离子后产生的缺陷层更容易氧化,1300℃氧化温度较硅(Si)氧化温度高,进而提高效率,而缺陷层全部氧化后,第一碳化硅衬底中完好晶格由于单晶及第一碳化硅衬底上的氧化层保护的双重作用,可以使得第一碳化硅衬底更好的保留下来;进一步的,再通过氟化氢湿法腐蚀及抛光处理,可以在保证晶圆形貌的前提下完整去除表面缺陷层;进而可以使得到的碳化硅衬底重复使用,大大降低了碳化硅的使用成本,进而降低碳化硅场效应管的制备成本。
在一些示例性实施例中,如图11,其所示为本申请实施例提供的一种碳化硅场效应管的制备流程示意图。
具体的,该图中,所示出的字母的释义与上述实施例对应附图所示出字母的释义相同。
在该图中,其所示的碳化硅场效应管的制备流程具体如下:
提供高质量的N型碳化硅衬底,在N型碳化硅衬底上外延碳化硅外延层;
将氢离子注入碳化硅外延层,氢离子在碳化硅外延层内形成离子集聚区域,使得碳化硅外延层依次形成碳化硅薄膜层、离子集聚区域和碳化硅键合层;其中,氢离子的注入剂量可以为1E17/cm2-1E20/cm2,注入能量可以为1MeV-3MeV。
提供多晶型碳化硅衬底,将氮离子和磷离子注入碳化硅键合层与多晶型碳化硅衬底相对的第一表面,以及多晶型碳化硅衬底与碳化硅键合层相对的第二表面;其中,氮离子和磷离子的注入剂量为注入剂量可以为1E13-1E15/cm2,掺杂离子的注入能量可以为5keV-30keV。
将多晶型碳化硅衬底与碳化硅键合层进行晶圆键合;
将碳化硅键合层与离子集聚区域剥离,得到N型碳化硅衬底、碳化硅薄膜层和离子集聚区域形成的第一衬底结构以及多晶型碳化硅衬底与碳化硅键合层形成的第二衬底结构;并对第一衬底结构进行回收处理,得到碳化硅衬底;
对第二衬底结构中的碳化硅键合层进行质量恢复处理以及对多晶型碳化硅衬底远离碳化硅键合层的一侧进行减薄处理,得到目标碳化硅衬底;
基于目标碳化硅衬底进行场效应管的制备,得到碳化硅场效应管。
本申请的碳化硅场效应管的制备方法,通过转移碳化硅外延层中的碳化硅键合层至低成本的第二碳化硅衬底上的方法,可以降低碳化硅场效应管的制备成本,且回收较高质量的第一碳化硅衬底,以重复使用碳化硅衬底,这种通过降低碳化硅衬底成本的方式,进一步降低了碳化硅场效应管的制备成本,使得碳化硅场效应管的可以得到规模化使用。
以上所揭露的仅为本申请一种较佳实施例而已,当然不能以此来限定本申请之权利范围,因此依本申请权利要求所作的等同变化,仍属本申请所涵盖的范围。

Claims (10)

1.一种碳化硅场效应管的制备方法,其特征在于,所述方法包括:
提供第一碳化硅衬底,在所述第一碳化硅衬底上外延碳化硅外延层;
将轻离子注入所述碳化硅外延层,所述轻离子在所述碳化硅外延层内形成离子集聚区域,使得所述碳化硅外延层依次形成碳化硅薄膜层、所述离子集聚区域和碳化硅键合层;
提供第二碳化硅衬底,对所述第二碳化硅衬底与所述碳化硅键合层相互接触的表面进行导电处理;
将所述第二碳化硅衬底与所述碳化硅键合层进行晶圆键合;
将所述碳化硅键合层与所述离子集聚区域剥离,得到所述第一碳化硅衬底、所述碳化硅薄膜层和所述离子集聚区域形成的第一衬底结构以及所述第二碳化硅衬底与所述碳化硅键合层形成的第二衬底结构,并对所述第一衬底结构进行回收处理;
基于所述第二衬底结构进行场效应管的制备,得到碳化硅场效应管。
2.根据权利要求1所述的制备方法,其特征在于,在所述将所述碳化硅键合层与所述离子集聚区域剥离,得到所述第一碳化硅衬底、所述碳化硅薄膜层和所述离子集聚区域形成的第一衬底结构以及所述第二碳化硅衬底与所述碳化硅键合层形成的第二衬底结构之后,所述方法还包括:
对所述第二衬底结构中的所述碳化硅键合层进行质量恢复处理以及对所述第二碳化硅衬底远离所述碳化硅键合层的一侧进行减薄处理,得到目标碳化硅衬底;
所述基于所述第二衬底结构进行场效应管的制备,得到碳化硅场效应管包括:
基于所述目标碳化硅衬底进行场效应管的制备,得到碳化硅场效应管。
3.根据权利要求2所述的制备方法,其特征在于,所述对所述第二衬底结构中的碳化硅键合层进行质量恢复处理,包括:
在所述第二衬底结构的表面形成碳膜;
对所述第二衬底结构进行退火处理,其中,退火处理的温度为1700-2000℃,退火时长为0.5-5h;
对退火处理后的所述第二衬底结构进行后处理,去除所述第二衬底结构表面的碳膜,以及去除所述碳化硅键合层上的缺陷层,进而恢复所述第二衬底结构中的所述碳化硅键合层的质量。
4.根据权利要求1所述的制备方法,其特征在于,所述对所述第一衬底结构进行回收处理,包括:
对所述第一衬底结构进行热氧化处理;
去除热氧化处理后所述第一衬底结构中的氧化层;
对去除氧化层的第一衬底结构中的碳化硅表面进行抛光处理,得到碳化硅衬底。
5.根据权利要求1所述的制备方法,其特征在于,所述碳化硅外延层的厚度为10μm-20μm,所述碳化硅外延层中掺杂离子的浓度为1E12-1 E15/cm3,其中,所述掺杂离子为氮、磷中至少一种。
6.根据权利要求1所述的制备方法,其特征在于,所述轻离子包括氢离子和氦离子中的至少一种,所述轻离子的注入剂量为1E17/cm2-1E20/cm2,注入能量为1MeV-3MeV。
7.根据权利要求1所述的制备方法,其特征在于,所述第一碳化硅衬底为N型碳化硅衬底。
8.根据权利要求1所述的制备方法,其特征在于,所述第二碳化硅衬底为测试级、混合晶型、多晶型衬底中的任一种。
9.根据权利要求1所述的制备方法,其特征在于,所述对所述第二碳化硅衬底与所述碳化硅键合层相互接触的表面进行导电处理,包括:
将掺杂离子注入所述碳化硅键合层与所述第二碳化硅衬底相对的第一表面,以及所述第二碳化硅衬底与所述碳化硅键合层相对的第二表面,以实现对所述第二碳化硅衬底与所述碳化硅键合层相互接触的表面进行导电处理。
10.根据权利要求9所述的制备方法,其特征在于,所述掺杂离子包括氮离子和磷离子中的至少一种,所述掺杂离子的注入剂量为注入剂量为1E13-1 E15/cm2,所述掺杂离子的注入能量为5keV-30keV。
CN202310733282.5A 2023-06-20 2023-06-20 一种碳化硅场效应管的制备方法 Pending CN116646250A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310733282.5A CN116646250A (zh) 2023-06-20 2023-06-20 一种碳化硅场效应管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310733282.5A CN116646250A (zh) 2023-06-20 2023-06-20 一种碳化硅场效应管的制备方法

Publications (1)

Publication Number Publication Date
CN116646250A true CN116646250A (zh) 2023-08-25

Family

ID=87643536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310733282.5A Pending CN116646250A (zh) 2023-06-20 2023-06-20 一种碳化硅场效应管的制备方法

Country Status (1)

Country Link
CN (1) CN116646250A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234601A (zh) * 1998-01-30 1999-11-10 佳能株式会社 Soi衬底的回收方法和再生的衬底
US20180251911A1 (en) * 2015-09-14 2018-09-06 Shin-Etsu Chemical Co., Ltd. SiC COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING SAME
CN113658850A (zh) * 2021-07-06 2021-11-16 华为技术有限公司 复合衬底及其制备方法、半导体器件、电子设备
CN113711335A (zh) * 2019-11-14 2021-11-26 华为数字能源技术有限公司 半导体衬底及其制造方法、半导体器件
CN114525489A (zh) * 2022-01-25 2022-05-24 中国科学院上海微系统与信息技术研究所 一种硅基碳化硅薄膜材料制备方法
CN114864424A (zh) * 2022-05-09 2022-08-05 中国科学院上海微系统与信息技术研究所 一种碳化硅衬底的制备方法及碳化硅衬底
CN114975096A (zh) * 2022-03-31 2022-08-30 北京清芯昇能半导体有限公司 键合材料和制备方法以及半导体器件
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates
CN116084011A (zh) * 2023-03-07 2023-05-09 青禾晶元(天津)半导体材料有限公司 一种碳化硅复合衬底及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234601A (zh) * 1998-01-30 1999-11-10 佳能株式会社 Soi衬底的回收方法和再生的衬底
US20180251911A1 (en) * 2015-09-14 2018-09-06 Shin-Etsu Chemical Co., Ltd. SiC COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING SAME
CN113711335A (zh) * 2019-11-14 2021-11-26 华为数字能源技术有限公司 半导体衬底及其制造方法、半导体器件
CN113658850A (zh) * 2021-07-06 2021-11-16 华为技术有限公司 复合衬底及其制备方法、半导体器件、电子设备
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates
CN114525489A (zh) * 2022-01-25 2022-05-24 中国科学院上海微系统与信息技术研究所 一种硅基碳化硅薄膜材料制备方法
CN114975096A (zh) * 2022-03-31 2022-08-30 北京清芯昇能半导体有限公司 键合材料和制备方法以及半导体器件
CN114864424A (zh) * 2022-05-09 2022-08-05 中国科学院上海微系统与信息技术研究所 一种碳化硅衬底的制备方法及碳化硅衬底
CN116084011A (zh) * 2023-03-07 2023-05-09 青禾晶元(天津)半导体材料有限公司 一种碳化硅复合衬底及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张玉龙等: "《半导体材料技术》", 28 February 2010, 浙江科学技术出版社, pages: 172 *
里基茨: "《电子器件核加固基础》", 30 June 1978, 国防工业出版社, pages: 184 - 187 *

Similar Documents

Publication Publication Date Title
JP4581270B2 (ja) SiC半導体のイオン注入層及びその製造方法
EP2432020A1 (en) Semiconductor device
US9153661B2 (en) Semiconductor device and method for manufacturing same
JP2001068428A (ja) 炭化けい素半導体素子の製造方法
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
JP2003086816A (ja) SiC基板、SiC半導体素子及びその製造方法
US9425263B2 (en) Silicon carbide semiconductor device and method for manufacturing same
CN101536162B (zh) 制造碳化硅半导体装置的方法
CN110600366B (zh) (100)晶向金刚石n沟道结型场效应晶体管及其制备方法
JP3230650B2 (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
CN115976650A (zh) 半导体基板、半导体元件以及半导体基板的制造方法
CN116705605B (zh) 一种硅基氮化镓hemt器件及其制备方法
US8728877B2 (en) Method for manufacturing silicon carbide semiconductor device with a single crystal substrate
CN116646250A (zh) 一种碳化硅场效应管的制备方法
JP2023054515A (ja) 積層構造体、及び積層構造体の製造方法
CN115084271A (zh) 一种碳化硅功率器件及其加工制造方法
JPH11121744A (ja) 半導体装置及びその製造方法
CN113299552A (zh) 一种碳化硅n沟道双极型功率器件的制备方法
CN108010840B (zh) 掺杂半导体器件的制备方法和半导体器件
US9985159B2 (en) Passivated contact formation using ion implantation
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法
CN116774469B (zh) 一种器件的制备方法及结构
JP4175157B2 (ja) 炭化珪素半導体装置とその製造方法
CN110556415B (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法
CN116741639A (zh) 半导体器件的制备方法及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination