CN114864424A - 一种碳化硅衬底的制备方法及碳化硅衬底 - Google Patents

一种碳化硅衬底的制备方法及碳化硅衬底 Download PDF

Info

Publication number
CN114864424A
CN114864424A CN202210502400.7A CN202210502400A CN114864424A CN 114864424 A CN114864424 A CN 114864424A CN 202210502400 A CN202210502400 A CN 202210502400A CN 114864424 A CN114864424 A CN 114864424A
Authority
CN
China
Prior art keywords
silicon carbide
wafer
ion implantation
carbide wafer
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210502400.7A
Other languages
English (en)
Inventor
欧欣
伊艾伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202210502400.7A priority Critical patent/CN114864424A/zh
Publication of CN114864424A publication Critical patent/CN114864424A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform

Abstract

本申请提供一种碳化硅衬底的制备方法，包括：获取第一碳化硅晶圆和第二碳化硅晶圆；对所述第一碳化硅晶圆和所述第二碳化硅晶圆分别进行离子注入，得到第一离子注入后的第一碳化硅晶圆和离子注入后的第二碳化硅晶圆；对所述第一离子注入后的第一碳化硅晶圆进行离子注入，得到第二离子注入后的第一碳化硅晶圆；将所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆；对所述键合晶圆进行退火处理，得到第三碳化硅晶圆。该种制备方法，可以解决现有技术中碳化硅衬底产能不足、单片衬底成本高及通过离子束技术制备的碳化硅衬底存在界面性能损耗的问题，从而实现高质量、低成本的碳化硅衬底制备。

Description

一种碳化硅衬底的制备方法及碳化硅衬底
技术领域
本申请涉及衬底制备技术领域，特别涉及一种碳化硅衬底的制备方法及碳化硅衬底。
背景技术
作为第三代半导体中的代表性材料，Si C结合了宽带隙(2.4eV-3.2eV)、高物理强度(莫氏硬度9.5、努氏硬度2480kg/mm2)、高热导率(480W/mK)、高抗腐蚀性、高熔点、高光学二阶三阶非线性系数、宽透光窗口(0.37-5.6μm)、广域缺陷发光窗口(可见光至中红外)等多方面的优异特性于一身，是集成光学、非线性和光机械器件的理想材料，高质量的高纯SiC薄膜和低折射率层的集成材料结构是大规模集成光量子学的理想平台。
Si C材料具有200多种晶型，目前产业上最为广泛应用的Si C衬底主要为4H晶型，但由于Si C衬底自身的成型方式，相对于Si的直拉生长法，Si C晶圆始终存在产能不足和成本高昂的问题，利用离子束剥离转移技术制备薄膜是产业上较为通用的降低晶圆单片成本的办法，如图1所示，但利用亲水性键合，由于界面绝缘层的存在，无法用于制备导电Si C衬底，而直接键合方法则由于键合界面通常存在的界面电阻、热阻等问题，造成Si C纵向结构功率器件性能下降。
发明内容
本申请为克服上述现有技术存在的缺陷而提供一种高质量、低成本的碳化硅衬底的制备方法及碳化硅衬底。
为解决上述技术问题，本申请采用的技术方案是：一种碳化硅衬底的制备方法，所述方法包括：
获取第一碳化硅晶圆和第二碳化硅晶圆；
对所述第一碳化硅晶圆和所述第二碳化硅晶圆分别进行离子注入，得到第一离子注入后的第一碳化硅晶圆和离子注入后的第二碳化硅晶圆；
对所述第一离子注入后的第一碳化硅晶圆进行离子注入，得到第二离子注入后的第一碳化硅晶圆；
将所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆；
对所述键合晶圆进行退火处理，得到第三碳化硅晶圆。
在一个示例性的实施方式中，所述对所述第一碳化硅晶圆进行离子注入的离子种类为氢离子或氦离子，氢离子或氦离子的注入剂量为1×1015cm-2～1×1018cm-2，注入能量为20keV～2000keV。
在一个示例性的实施方式中，所述对所述第一离子注入后的第一碳化硅晶圆和所述第二碳化硅晶圆进行离子注入的离子种类为氮离子，离子注入次数为多次，每次离子注入的氮离子注入剂量为1×1012cm-2～1×1015cm-2，注入能量为5keV～30keV，注入温度为25℃～400℃。
在一个示例性的实施方式中，所述将所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆，包括：
对所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行低能等离子表面处理，得到表面处理后的第一碳化硅晶圆和表面处理后的第二碳化硅晶圆；
在真空的环境下，将所述表面处理后的第一碳化硅晶圆和所述表面处理后的第二碳化硅晶圆进行键合，得到键合晶圆；其中，键合时压强为10-8～10-6Pa，温度为0～600℃，压力为3000～10000N。
在一个示例性的实施方式中，所述对所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行低能等离子表面处理，包括：
获取包含有氮离子、氩离子或硅离子中至少一种离子的气体；
基于所述气体对所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行低能等离子表面处理；其中，气体的能量为0.1keV～5keV，辐照时间为1～30mi n。
在一个示例性的实施方式中，所述对所述键合晶圆进行退火处理，得到第三碳化硅晶圆，包括：
对所述键合晶圆进行退火处理，剥离所述键合晶圆表面的碳化硅薄膜，得到剥离晶圆；
在所述剥离晶圆表面制备保护碳膜，得到表面处理后的剥离晶圆；
对所述表面处理后的剥离晶圆进行后退火处理，得到后退火处理后的剥离晶圆；
去除所述后退火处理后的剥离晶圆表面的所述保护碳膜，得到所述第三碳化硅晶圆。
在一个示例性的实施方式中，对所述键合晶圆进行退火处理所能使用到的退火温度为700～1100℃，退火时间为0.017～24h，退火气氛包括氮气、氩气、氢气、真空。
在一个示例性的实施方式中，对所述表面处理后的剥离晶圆进行后退火处理所能使用到的退火温度为1400℃～1900℃，退火时间为6～48h，退火气氛为真空，退火压强为10-5～10-8Pa。
在一个示例性的实施方式中，所述保护碳膜的厚度为50nm～200nm。
本申请还提供了一种碳化硅衬底，所述碳化硅衬底根据上述任一所述的碳化硅衬底的制备方法制备得到。
采用上述技术方案，本申请具有如下有益效果：
本申请提供的一种碳化硅衬底的制备方法，对第一碳化硅晶圆和第二碳化硅晶圆分别进行离子注入，得到第一离子注入后的第一碳化硅晶圆和离子注入后的第二碳化硅晶圆，再对第一离子注入后的第一碳化硅晶圆进行离子注入，得到第二离子注入后的第一碳化硅晶圆，通过将第二离子注入后的第一碳化硅晶圆和离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆，再将键合晶圆进行退火处理，得到第三碳化硅晶圆，该种碳化硅衬底的制备方法，可以解决现有技术中碳化硅衬底产能不足、单片衬底成本高及通过离子束技术制备的碳化硅衬底存在界面性能损耗的问题，从而实现高质量、低成本的碳化硅衬底制备。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种碳化硅衬底的制备方法的流程示意图；
图2为本申请实施例提供的一种碳化硅衬底的制备方法的流程示意图；
图3为本申请实施例提供的一种碳化硅衬底的制备流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请实施例的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
请参阅图2，其所示为一种碳化硅衬底的制备方法的流程示意图，该碳化硅衬底的制备方法包括：
步骤S101：获取第一碳化硅晶圆和第二碳化硅晶圆；
步骤S102：对所述第一碳化硅晶圆和所述第二碳化硅晶圆分别进行离子注入，得到第一离子注入后的第一碳化硅晶圆和离子注入后的第二碳化硅晶圆；
步骤S103：对所述第一离子注入后的第一碳化硅晶圆进行离子注入，得到第二离子注入后的第一碳化硅晶圆；
步骤S104：将所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆；
步骤S105：对所述键合晶圆进行退火处理，得到第三碳化硅晶圆。
在一个具体的实施例中，通过步骤S101获取第一碳化硅晶圆和第二碳化硅晶圆，可选地，第一碳化硅晶圆为高质量碳化硅晶圆，第二碳化硅晶圆为低成本氮型或多晶型碳化硅晶圆，通过高质量碳化硅晶圆和低成本氮型或多晶型碳化硅晶圆键合形成的碳化硅衬底，可以在保证高质量的同时降低制备成本；通过步骤S102分别沿所述第一碳化硅晶圆的<0001>面和所述第二碳化硅晶圆的<0001>面进行离子注入，得到第一离子注入后的第一碳化硅晶圆和离子注入后的第二碳化硅晶圆；其中，所述第一碳化硅晶圆进行离子注入后，在得到的第一离子注入后的第一碳化硅晶圆的一定深度形成缺陷层；其中，所述一定深度通常在0.5～2μm之间；通过步骤S103沿所述第一离子注入后的第一碳化硅晶圆的<0001>面进行离子注入，得到第二离子注入后的第一碳化硅晶圆；通过步骤S104将所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆；其中，键合面分别为所述第二离子注入后的第一碳化硅晶圆的<0001>面和所述离子注入后的第二碳化硅晶圆的<0001>面；通过步骤S105对所述键合晶圆进行退火处理，得到第三碳化硅晶圆，可选地，当第一碳化硅晶圆为高质量碳化硅晶圆，第二碳化硅晶圆为低成本氮型或多晶型碳化硅晶圆时，所述第三碳化硅晶圆即为高质量碳化硅晶圆和低成本氮型或多晶型碳化硅晶圆键合形成的碳化硅衬底，该碳化硅衬底具有高质量、低成本的特点。
在一个可选的实施例中，上述步骤S102中，所述对所述第一碳化硅晶圆进行离子注入的离子种类为氢离子或氦离子，氢离子或氦离子的注入剂量为1×1015cm-2～1×1018cm-2，注入能量为20keV～2000keV。
在一个可选的实施例中，上述步骤S102和步骤S103中，所述对所述第一离子注入后的第一碳化硅晶圆和所述第二碳化硅晶圆进行离子注入的离子种类为氮离子，离子注入次数为多次，可选地，离子注入的次数可为3-5次，每次离子注入的氮离子注入剂量为1×1012cm-2～1×1015cm-2，注入能量为5keV～30keV，注入温度为25℃～400℃，以使得离子注入后形成的富氮层各处的氮元素密度平均分布。
在一个可选的实施例中，上述步骤S104中，所述将所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆，包括：
对所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行低能等离子表面处理，使得所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆的表面化学键进行碰撞断键，增加表面活性，得到表面处理后的第一碳化硅晶圆和表面处理后的第二碳化硅晶圆；
在真空的环境下，将所述表面处理后的第一碳化硅晶圆和所述表面处理后的第二碳化硅晶圆进行键合，得到键合晶圆；其中，键合方式为直接键合，键合时压强为10-8～10- 6Pa，温度为0～600℃，压力为3000～10000N。
在一个可选的实施例中，上述步骤S104中，所述对所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行低能等离子表面处理，包括：
获取包含有氮离子、氩离子或硅离子中至少一种离子的气体；
基于所述气体对所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行低能等离子表面处理；其中，气体的能量为0.1keV～5keV，辐照时间为1～30mi n。
在一个可选的实施例中，上述步骤S105中，所述对所述键合晶圆进行退火处理，得到第三碳化硅晶圆，包括：
对所述键合晶圆进行退火处理，剥离所述键合晶圆表面的碳化硅薄膜，得到剥离晶圆；
在所述剥离晶圆表面制备保护碳膜，得到表面处理后的剥离晶圆；其中，在所述剥离晶圆表面制备保护碳膜的制备方法为磁控溅射、光刻胶碳化、化学气相沉积中的至少一种方法；
对所述表面处理后的剥离晶圆进行后退火处理，得到后退火处理后的剥离晶圆；通过对所述表面处理后的剥离晶圆进行后退火处理，实现键合界面的融合与低阻化；
去除所述后退火处理后的剥离晶圆表面的所述保护碳膜，得到所述第三碳化硅晶圆；其中，去除所述后退火处理后的剥离晶圆表面的所述保护碳膜的方法为干法刻蚀，利用干法刻蚀去除所述保护碳膜后，得到去除保护碳膜后的剥离晶圆，对所述去除保护碳膜后的剥离晶圆表面进行后处理，得到所述第三碳化硅晶圆，所述后处理的方法包括化学机械抛光，反应离子刻蚀，离子束刻蚀，离子束掠入射抛光等。
在一个可选的实施例中，上述步骤S105中，对所述键合晶圆进行退火处理所能使用到的退火温度为700～1100℃，退火时间为0.017～24h，退火气氛包括氮气、氩气、氢气、真空。
在一个可选的实施例中，上述步骤S105中，对所述表面处理后的剥离晶圆进行后退火处理所能使用到的退火温度为1400℃～1900℃，退火时间为6～48h，退火气氛为真空，退火压强为10-5～10-8Pa。
在一个可选的实施例中，上述步骤S105中，所述保护碳膜的厚度为50nm～200nm。
本申请实施例提供的一种碳化硅衬底的制备方法，对第一碳化硅晶圆和第二碳化硅晶圆分别进行离子注入，得到第一离子注入后的第一碳化硅晶圆和离子注入后的第二碳化硅晶圆，再对第一离子注入后的第一碳化硅晶圆进行离子注入，得到第二离子注入后的第一碳化硅晶圆，通过将第二离子注入后的第一碳化硅晶圆和离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆，再将键合晶圆进行退火处理，得到第三碳化硅晶圆，该种碳化硅衬底的制备方法，可以解决现有技术中碳化硅衬底产能不足、单片衬底成本高及通过离子束技术制备的碳化硅衬底存在界面性能损耗的问题，从而实现高质量、低成本的碳化硅衬底制备。
本申请实施例还提供了一种碳化硅衬底，所述碳化硅衬底根据上述任一所述的碳化硅衬底的制备方法制备得到。
请参阅图3，在一个具体的实施例中，所述碳化硅衬底的制备流程为：
①获取高质量碳化硅晶圆；
②对所述高质量碳化硅晶圆的<0001>面进行氢离子注入，在所述高质量碳化硅晶圆的一定深度(0.5～2μm)形成缺陷层，得到氢离子注入后的高质量碳化硅晶圆；其中，氢离子的注入剂量为1×1015cm-2～1×1018cm-2，注入能量为20keV～2000keV；
③对所述氢离子注入后的高质量碳化硅晶圆的<0001>面进行氮离子注入，得到氮离子注入后的高质量碳化硅晶圆；其中，氮离子的注入次数为3-5次，每次氮离子的注入剂量为1×1012cm-2～1×1015cm-2，注入能量为5keV～30keV，注入温度为25℃～400℃；
④获取低成本氮型碳化硅晶圆，对所述低成本氮型碳化硅晶圆的<0001>面进行氮离子注入，得到氮离子注入后的低成本氮型碳化硅晶圆；其中，氮离子的注入次数为3-5次，每次氮离子的注入剂量为1×1012cm-2～1×1015cm-2，注入能量为5keV～30keV，注入温度为25℃～400℃；
⑤获取包含有氮离子、氩离子或硅离子中至少一种离子的气体，基于所述气体对所述氮离子注入后的高质量碳化硅晶圆和所述氮离子注入后的低成本氮型碳化硅晶圆进行低能等离子表面处理，得到表面处理后的高质量碳化硅晶圆和表面处理后的低成本氮型碳化硅晶圆；其中，气体的能量为0.1keV～5keV，辐照时间为1～30mi n。
⑥在真空的环境下，将表面处理后的高质量碳化硅晶圆和表面处理后的低成本氮型碳化硅晶圆进行键合，得到键合晶圆；其中，键合时压强为10-8～10-6Pa，温度为0～600℃，压力为3000～10000N；
⑦对所述键合晶圆进行退火处理，剥离所述键合晶圆表面的碳化硅薄膜，得到剥离晶圆；其中，对所述键合晶圆进行退火处理所能使用到的退火温度为700～1100℃，退火时间为0.017～24h，退火气氛包括氮气、氩气、氢气、真空；
⑧在所述剥离晶圆表面制备保护碳膜，得到表面处理后的剥离晶圆；其中，在所述剥离晶圆表面制备保护碳膜的制备方法为磁控溅射、光刻胶碳化、化学气相沉积中的至少一种方法，所述保护碳膜的厚度为50nm～200nm；
⑨对所述表面处理后的剥离晶圆进行后退火处理，得到后退火处理后的剥离晶圆；其中，对所述表面处理后的剥离晶圆进行后退火处理所能使用到的退火温度为1400℃～1900℃，退火时间为6～48h，退火气氛为真空，退火压强为10-5～10-8Pa；通过对所述表面处理后的剥离晶圆进行后退火处理，实现键合界面的融合与低阻化；
⑩去除所述后退火处理后的剥离晶圆表面的所述保护碳膜，得到所述第三碳化硅晶圆；其中，去除所述后退火处理后的剥离晶圆表面的所述保护碳膜的方法为干法刻蚀，利用干法刻蚀去除所述保护碳膜后，得到去除保护碳膜后的剥离晶圆，对所述去除保护碳膜后的剥离晶圆表面进行后处理，得到所述第三碳化硅晶圆，所述后处理的方法包括化学机械抛光，反应离子刻蚀，离子束刻蚀，离子束掠入射抛光等。
以上仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种碳化硅衬底的制备方法，其特征在于，所述方法包括：
获取第一碳化硅晶圆和第二碳化硅晶圆；
对所述第一碳化硅晶圆和所述第二碳化硅晶圆分别进行离子注入，得到第一离子注入后的第一碳化硅晶圆和离子注入后的第二碳化硅晶圆；
对所述第一离子注入后的第一碳化硅晶圆进行离子注入，得到第二离子注入后的第一碳化硅晶圆；
将所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆；
对所述键合晶圆进行退火处理，得到第三碳化硅晶圆。
2.根据权利要求1所述的碳化硅衬底的制备方法，其特征在于，所述对所述第一碳化硅晶圆进行离子注入的离子种类为氢离子或氦离子，氢离子或氦离子的注入剂量为1×1015cm-2～1×1018cm-2，注入能量为20keV～2000keV。
3.根据权利要求1所述的碳化硅衬底的制备方法，其特征在于，所述对所述第一离子注入后的第一碳化硅晶圆和所述第二碳化硅晶圆进行离子注入的离子种类为氮离子，离子注入次数为多次，每次离子注入的氮离子注入剂量为1×1012cm-2～1×1015cm-2，注入能量为5keV～30keV，注入温度为25℃～400℃。
4.根据权利要求1所述的碳化硅衬底的制备方法，其特征在于，所述将所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行键合，得到键合晶圆，包括：
对所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行低能等离子表面处理，得到表面处理后的第一碳化硅晶圆和表面处理后的第二碳化硅晶圆；
在真空的环境下，将所述表面处理后的第一碳化硅晶圆和所述表面处理后的第二碳化硅晶圆进行键合，得到键合晶圆；其中，键合时压强为10-8～10-6Pa，温度为0～600℃，压力为3000～10000N。
5.根据权利要求4所述的碳化硅衬底的制备方法，其特征在于，所述对所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行低能等离子表面处理，包括：
获取包含有氮离子、氩离子或硅离子中至少一种离子的气体；
基于所述气体对所述第二离子注入后的第一碳化硅晶圆和所述离子注入后的第二碳化硅晶圆进行低能等离子表面处理；其中，气体的能量为0.1keV～5keV，辐照时间为1～30min。
6.根据权利要求1所述的碳化硅衬底的制备方法，其特征在于，所述对所述键合晶圆进行退火处理，得到第三碳化硅晶圆，包括：
对所述键合晶圆进行退火处理，剥离所述键合晶圆表面的碳化硅薄膜，得到剥离晶圆；
在所述剥离晶圆表面制备保护碳膜，得到表面处理后的剥离晶圆；
对所述表面处理后的剥离晶圆进行后退火处理，得到后退火处理后的剥离晶圆；
去除所述后退火处理后的剥离晶圆表面的所述保护碳膜，得到所述第三碳化硅晶圆。
7.根据权利要求6所述的碳化硅衬底的制备方法，其特征在于，对所述键合晶圆进行退火处理所能使用到的退火温度为700～1100℃，退火时间为0.017～24h，退火气氛包括氮气、氩气、氢气、真空。
8.根据权利要求6所述的碳化硅衬底的制备方法，其特征在于，对所述表面处理后的剥离晶圆进行后退火处理所能使用到的退火温度为1400℃～1900℃，退火时间为6～48h，退火气氛为真空，退火压强为10-5～10-8Pa。
9.根据权利要求6所述的碳化硅衬底的制备方法，其特征在于，所述保护碳膜的厚度为50nm～200nm。
10.一种碳化硅衬底，其特征在于，所述碳化硅衬底根据权利要求1-9任一所述的碳化硅衬底的制备方法制备得到。
CN202210502400.7A 2022-05-09 2022-05-09 一种碳化硅衬底的制备方法及碳化硅衬底 Pending CN114864424A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210502400.7A CN114864424A (zh) 2022-05-09 2022-05-09 一种碳化硅衬底的制备方法及碳化硅衬底

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210502400.7A CN114864424A (zh) 2022-05-09 2022-05-09 一种碳化硅衬底的制备方法及碳化硅衬底

Publications (1)

Publication Number Publication Date
CN114864424A true CN114864424A (zh) 2022-08-05

Family

ID=82637947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210502400.7A Pending CN114864424A (zh) 2022-05-09 2022-05-09 一种碳化硅衬底的制备方法及碳化硅衬底

Country Status (1)

Country Link
CN (1) CN114864424A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116646250A (zh) * 2023-06-20 2023-08-25 中国科学院上海微系统与信息技术研究所 一种碳化硅场效应管的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116646250A (zh) * 2023-06-20 2023-08-25 中国科学院上海微系统与信息技术研究所 一种碳化硅场效应管的制备方法

Similar Documents

Publication Publication Date Title
CN108493334B (zh) 一种薄膜异质结构的制备方法
KR101313346B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘태양전지
KR101313387B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘 태양전지
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
WO2018006883A1 (zh) 利用薄膜转移技术制备薄膜体声波器件的方法
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
AU745315B2 (en) Method for manufacturing semiconductor article
JP5415129B2 (ja) 貼り合わせ基板の製造方法
KR20110081771A (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
TWI567780B (zh) Method of manufacturing composite wafers
CN113394338A (zh) 一种异质单晶薄膜的制备方法及异质单晶薄膜
TW201246301A (en) A method and apparatus for forming a thin lamina
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
KR101380514B1 (ko) 반도체 기판의 제조 방법
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
CN114864424A (zh) 一种碳化硅衬底的制备方法及碳化硅衬底
EP1983071B1 (en) Method for manufacturing pyrolytic boron nitride composite substrate
JP4511378B2 (ja) ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法
TWI437644B (zh) Semiconductor substrate manufacturing method
US20080268621A1 (en) Method for manufacturing compound material wafer and corresponding compound material wafer
JP5438910B2 (ja) 貼り合わせ基板の製造方法
JP4581348B2 (ja) 貼り合わせウエーハの製造方法およびｓｏｉウエーハ
USRE41841E1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination