CN112002672A - 一种新型绝缘体上硅晶圆及其制造方法 - Google Patents
一种新型绝缘体上硅晶圆及其制造方法 Download PDFInfo
- Publication number
- CN112002672A CN112002672A CN202010912633.5A CN202010912633A CN112002672A CN 112002672 A CN112002672 A CN 112002672A CN 202010912633 A CN202010912633 A CN 202010912633A CN 112002672 A CN112002672 A CN 112002672A
- Authority
- CN
- China
- Prior art keywords
- silicon
- oxide layer
- buried oxide
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 239000010703 silicon Substances 0.000 title claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 49
- 239000012212 insulator Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 38
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000000203 mixture Substances 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 25
- 239000001301 oxygen Substances 0.000 claims description 25
- 229910052760 oxygen Inorganic materials 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000003301 hydrolyzing effect Effects 0.000 claims 1
- 238000002791 soaking Methods 0.000 claims 1
- 230000003287 optical effect Effects 0.000 abstract description 22
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 8
- 239000013307 optical fiber Substances 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 83
- 235000012431 wafers Nutrition 0.000 description 30
- 229910008051 Si-OH Inorganic materials 0.000 description 6
- 229910006358 Si—OH Inorganic materials 0.000 description 6
- 239000000243 solution Substances 0.000 description 4
- VJJVVKGSBWRFNP-UHFFFAOYSA-N [O].[Si](=O)=O Chemical compound [O].[Si](=O)=O VJJVVKGSBWRFNP-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910002808 Si–O–Si Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本发明公开了一种新型绝缘体上硅晶圆及其制造方法，其自下往上包括：第一衬底，其为绝缘体上硅晶圆的最下层，材料组分为硅或二氧化硅；第一埋氧层，其为绝缘体上硅晶圆的第二层，材料组分为二氧化硅；第二埋氧层，其为绝缘体上硅晶圆的第三层，材料组分为二氧化硅；第二衬底，其为绝缘体上硅晶圆的最上层，材料组分为硅。该新型绝缘体上硅晶元可作为硅基光子器件和PLC光波导器件的集成材料，兼具高折射率、高光场限制的特性，使得硅基光子器件和PLC光波导器件能够进行单片集成，并且提高芯片和光纤的耦合效率。所述新型绝缘体上硅晶圆避免了硅基光子器件和PLC光波导器件分立使用时体积大、集成度低、耦合效率低、使用不方便的弊端。
Description
技术领域
本公开涉及光纤通信与集成光学领域，尤其涉及应用于硅基光子器件与PLC光波导器件集成的光波导材料绝缘体上硅晶圆及其制造方法。
背景技术
在光纤通信与集成光学领域，绝缘体上硅晶圆(SOI)是近年来应用于硅基光子器件及PLC光波导器件中的一种重要的光波导材料。现有硅基光子器件常用绝缘体上硅晶圆包括：硅衬底层、一层中间二氧化硅埋氧层以及顶部薄层硅。所述结构一般通过背面腐蚀法、智能剥离技术和注氧隔离法形成；而PLC光波导器件常用绝缘体上硅晶圆则是在石英衬底上通过沉积或掺杂产生高折射率的二氧化硅制作而成。
由于上述现有绝缘体上硅晶圆材料的光耦合效率低等限制，使得硅基光子器件和PLC光波导器件通常分立使用，二者通常采用光纤等方式连接，此种使用模式增加了硅基光子器件和PLC光波导器件的耦合损耗，且耦合效率低，并且器件体积大、集成度低、使用不方便。
因此，有必要提出一种新型绝缘体上硅晶圆及其制造方法，使得硅基光子器件和PLC光波导器件单片集成以解决现有技术中存在的问题。
发明内容
(一)要解决的技术问题
本发明公开了一种新型绝缘体上硅晶圆及其制造方法，至少解决了以上部分问题。
由于现有硅基光子器件和PLC光波导器件的分立器件体积较大，一般为厘米量级，若将其集成则可以实现毫米量级甚至更小，并且由于工艺兼容，具有与微电子器件再进一步集成的可能性，进而具有促成光电子和微电子技术融合的潜在可能性。
(二)技术方案
为达到上述目的，本发明提供了一种新型绝缘体上硅晶圆及其制造方法，包括：第一衬底，其材料组分为硅或二氧化硅；第一埋氧层，生长在所述第一衬底上，所述第一埋氧层材料组分为二氧化硅；第二埋氧层，生长在所述第一埋氧层上，所述第二埋氧层材料组分为二氧化硅；第二衬底，生长在所述第二埋氧层上，所述第二衬底材料组分为硅。
所述第一埋氧层的材料组分为折射率可调的二氧化硅。
可选地，第一埋氧层的二氧化硅材料的折射率范围是1.4～1.6，该二氧化硅厚度为5μm～20μm。
所述第二埋氧层的材料组分为折射率可调的二氧化硅。
可选地，第二埋氧层的二氧化硅材料的折射率范围是1.4～1.6，该二氧化硅厚度为2μm～6μm。
所述第二埋氧层在第一埋氧层上方并且第二埋氧层折射率大于第一埋氧层折射率。
此外，本发明还提供了一种新型绝缘体上硅晶圆的制造方法，包括：准备第一衬底；在所述第一衬底上表面制造第一埋氧层；准备第二衬底；在所述第二衬底上表面制造第二埋氧层；通过键合工艺，将所述第一衬底上覆盖第一埋氧层的一侧与第二衬底上覆盖第二埋氧层的一侧连接，形成绝缘体上硅晶圆雏形；通过减薄工艺，在所述绝缘体上硅晶圆雏形的第二衬底的一侧形成薄层硅，该薄层硅的厚度为0.1μm～1μm，得到所述新型绝缘体上硅晶圆。
可选地，在所述第一衬底上表面制造第一埋氧层的步骤包括，采用沉积或掺杂工艺制造所述第一埋氧层。
在所述第二衬底上表面制造所述第二埋氧层的步骤包括，通过沉积、氧化或掺杂工艺覆盖所述第二埋氧层。
可选地，所述键合工艺的步骤包括，将所述第一埋氧层、第二埋氧层清洗并抛光，浸入含醇的溶液中，使晶圆表面水解形成Si-OH键；然后在常温下将第一埋氧层与第二埋氧层贴合并逐渐加热到110℃～150℃，此时两片晶圆间形成Si-OH+Si-OH键，初步贴合；此后在氧气或氮气环境中加热到800℃～1000℃进行退火，晶圆间形成Si-O-Si化学键，完成键合，使覆盖第一埋氧层的第一衬底与覆盖第二埋氧层的第二衬底形成一整体。
可选地，所述减薄工艺的步骤包括，采用腐蚀、抛光或智能剥离技术对所述绝缘体上硅晶圆雏形的第二衬底一侧进行减薄处理。
(三)有益效果
本发明提供了一种新型绝缘体上硅晶圆及其制造方法，该新型绝缘体上硅晶圆可作为集成硅基光子器件和PLC光波导器件的新材料，兼具高折射率、高光场限制的特性，使得光在硅基光子器件和PLC光波导器件片上高效耦合并且可以单片集成，同时也能提高芯片和光纤的耦合效率。所述新型绝缘体上硅晶圆避免了硅基光子器件和PLC光波导器件分立使用时体积大、集成度低、耦合效率低、使用不方便的弊端。
附图说明
图1为绝缘体上硅晶圆整体结构剖视图；
图2为第一衬底覆盖第一埋氧层后剖视图；
图3为第二衬底覆盖第二埋氧层后剖视图；
图4为键合过程示意图；
图5为减薄示意图。
【符号说明】
11：第一衬底
12：第一埋氧层
13：第二衬底
14：第二埋氧层
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同元件。
本发明提供了一种新型绝缘体上硅晶圆及其制造方法，如图1所示，包括：第一衬底，其材料组分为硅或二氧化硅；第一埋氧层，生长在所述第一衬底上，所述第一埋氧层材料组分为二氧化硅；第二埋氧层，生长在所述第一埋氧层上，所述第二埋氧层材料组分为二氧化硅；第二衬底，生长在所述第二埋氧层上，所述第二衬底材料组分为硅。
所述第一埋氧层、第二埋氧层的材料组分为折射率可调的二氧化硅，该第一埋氧层中二氧化硅的折射率范围是1.4～1.6，其厚度为5μm～20μm，该第二埋氧层中二氧化硅的折射率范围是1.4～1.6，其厚度为2μm～6μm；其中所述第二埋氧层折射率大于第一埋氧层折射率。
一种新型绝缘体上硅晶圆的制造方法，包括：如图2所示，准备第一衬底；在所述第一衬底上表面制造第一埋氧层；如图3所示，准备第二衬底；在所述第二衬底上表面制造第二埋氧层。
如图4所示，通过键合工艺，将所述第一衬底上覆盖第一埋氧层的一侧与第二衬底上覆盖第二埋氧层的一侧连接，形成绝缘体上硅晶圆雏形。
如图5所示，通过减薄工艺，在所述绝缘体上硅晶圆雏形的第二衬底的一侧形成薄层硅，该薄层硅的厚度为0.1μm～1μm，得到所述新型绝缘体上硅晶圆。
可选地，在所述第一衬底上表面制造第一埋氧层的步骤包括，采用沉积或掺杂工艺制造所述第一埋氧层。
可选地，在所述第二衬底上表面制造所述第二埋氧层的步骤包括，通过沉积、氧化或掺杂工艺覆盖所述第二埋氧层。
可选地，所述键合工艺的步骤进一步包括，将所述第一埋氧层、第二埋氧层抛光、浸入含醇的溶液中，使晶圆表面水解形成Si-OH键；然后在常温下将第一埋氧层与第二埋氧层贴合并逐渐加热到110℃～150℃，此时两片晶圆间形成Si-OH+Si-OH键，初步贴合；此后在氧气或氮气环境中加热到800℃～1000℃进行退火，晶圆间形成Si-O-Si化学键，完成键合，使覆盖第一埋氧层的第一衬底与覆盖第二埋氧层的第二衬底形成一整体。
可选地，所述减薄工艺的步骤进一步包括，采用腐蚀、抛光或智能剥离技术对所述绝缘体上硅晶圆雏形的第二衬底一侧进行减薄处理。
为使本发明的优点和特征更清楚，现举如下实施例进行说明。
设定制造完成后的第一衬底是厚度为400μμm的硅或石英基底、第一埋氧层是厚度为15μm的纯净不掺杂且折射率不可调的二氧化硅、第二埋氧层是厚度为3μm的锗掺杂的二氧化硅、第二衬底减薄后厚度220nm的薄层硅。其中掺杂后的第二埋氧层二氧化硅折射率比无掺杂的第一埋氧层二氧化硅(在波长为1550nm时折射率约1.44)的折射率高出0.3％～1.5％。在这种情况下，硅波导及硅基光子器件可直接在该晶圆上用传统的CMOS兼容的方法通过光刻和刻蚀制造。
传统CMOS工艺在制造了硅器件之后，通常需要进行二氧化硅盖层的覆盖，而在此时可将工艺置换为二氧化硅光波导的制造：
(1)将传统的覆盖单层二氧化硅或双层折射率相同的二氧化硅埋氧层改为覆盖双层折射率不同的盖层二氧化硅埋氧层，其中第一埋氧层的折射率等于第二衬底的折射率；第二埋氧层折射率等于第一衬底折射率。
(2)在第一埋氧层形成后，经过光刻和刻蚀至第一衬底和第二衬底的界面为止。将第二衬底和第一埋氧层同时作为二氧化硅波导的芯层。之后覆盖第二埋氧层，完成制造。
这样就完成了在单晶圆或单片上同时集成硅基光子器件和PLC光波导器件。例如将硅基光子器件的调制器、探测器与硅基光子器件的波分复用器集成，可以制造用于光通信中的光收发模块，节约分立器件的使用空间并且减少了由于中转光线跳线而引入的耦合损耗，并且兼容传统CMOS工艺可以进行与电学微电子芯片的大规模集成。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造，并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。
除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种新型绝缘体上硅晶圆，包括：
第一衬底，其材料组分为硅或二氧化硅；
第一埋氧层，生长在所述第一衬底上，所述第一埋氧层材料组分为二氧化硅；
第二埋氧层，生长在所述第一埋氧层上，所述第二埋氧层材料组分为二氧化硅；
第二衬底，生长在所述第二埋氧层上，所述第二衬底材料组分为硅。
2.根据权利要求1所述的新型绝缘体上硅晶圆，其中，所述第一埋氧层的材料组分为折射率可调的二氧化硅。
3.根据权利要求2所述的新型绝缘体上硅晶圆，其中，所述第一埋氧层的二氧化硅材料的折射率范围是1.4～1.6，所述第一埋氧层厚度为5μm～20μm。
4.根据权利要求1所述的新型绝缘体上硅晶圆，其中，所述第二埋氧层的材料组分为折射率可调的二氧化硅。
5.根据权利要求4所述的新型绝缘体上硅晶圆，其中，所述第二埋氧层的二氧化硅材料的折射率范围是1.4～1.6，所述第二埋氧层厚度为2μm～6μm。
6.根据权利要求3或5所述的新型绝缘体上硅晶圆，其中，所述第二埋氧层在第一埋氧层上方并且第二埋氧层折射率大于第一埋氧层折射率。
7.一种新型绝缘体上硅晶圆的制造方法，包括：
准备第一衬底；
在所述第一衬底上表面制造第一埋氧层；
准备第二衬底；
在所述第二衬底上表面制造第二埋氧层；
通过键合工艺，将所述第一衬底上覆盖第一埋氧层的一侧与第二衬底上覆盖第二埋氧层的一侧连接，形成绝缘体上硅晶圆雏形；
通过减薄工艺，在所述绝缘体上硅晶圆雏形的第二衬底的一侧形成薄层硅，该薄层硅的厚度为0.1μm～1μm，得到如权利要求1至6中任一项所述的新型绝缘体上硅晶圆。
8.根据权利要求7所述的新型绝缘体上硅晶圆的制造方法，其中，在所述第一衬底上表面制造第一埋氧层的步骤包括，采用沉积或掺杂工艺制造所述第一埋氧层；在所述第二衬底上表面制造所述第二埋氧层的步骤包括，通过沉积、氧化或掺杂工艺覆盖所述第二埋氧层。
9.根据权利要求7所述的新型绝缘体上硅晶圆的制造方法，其中，所述键合工艺的步骤包括，
将所述第一埋氧层和所述第二埋氧层清洗并抛光；
将所述第一埋氧层和所述第二埋氧层浸入含醇的溶液中浸泡，硅片表面水解形成硅醇键；
将第一埋氧层与第二埋氧层贴合，缓慢加热至110℃，然后在氧气或氮气环境中加热到150℃～1000℃进行退火，完成键合，使覆盖第一埋氧层的第一衬底与覆盖第二埋氧层的第二衬底形成一整体。
10.根据权利要求7所述的新型绝缘体上硅晶圆的制造方法，其中，所述减薄工艺的步骤包括，采用腐蚀、抛光或智能剥离技术对所述绝缘体上硅晶圆雏形的第二衬底一侧进行减薄处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010912633.5A CN112002672A (zh) | 2020-09-02 | 2020-09-02 | 一种新型绝缘体上硅晶圆及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010912633.5A CN112002672A (zh) | 2020-09-02 | 2020-09-02 | 一种新型绝缘体上硅晶圆及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112002672A true CN112002672A (zh) | 2020-11-27 |
Family
ID=73465613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010912633.5A Pending CN112002672A (zh) | 2020-09-02 | 2020-09-02 | 一种新型绝缘体上硅晶圆及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112002672A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112748504A (zh) * | 2021-04-06 | 2021-05-04 | 苏州海光芯创光电科技股份有限公司 | 硅光芯片与平面光波导芯片耦合的方法 |
| CN115376966A (zh) * | 2022-08-09 | 2022-11-22 | 长春长光圆辰微电子技术有限公司 | 一种石英常温键合方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070454A1 (en) * | 2000-11-30 | 2002-06-13 | Seiko Epson Corporation | SOI substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the SOI substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
| US20140342528A1 (en) * | 2011-10-26 | 2014-11-20 | Commissariat A L'energie Atomique Et Aux Ene Alt | Method for the direct bonding of a silicon oxide layer |
| CN104409411A (zh) * | 2014-11-24 | 2015-03-11 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN107808917A (zh) * | 2017-10-31 | 2018-03-16 | 扬州乾照光电有限公司 | 一种四元系透明衬底发光二极管及其制作方法 |
| US20190067085A1 (en) * | 2016-03-07 | 2019-02-28 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
| CN110221387A (zh) * | 2019-07-17 | 2019-09-10 | 中国科学院半导体研究所 | 一种光子芯片及其制备方法 |
| CN111290077A (zh) * | 2018-12-06 | 2020-06-16 | 上海新微技术研发中心有限公司 | 双层隔离层的soi衬底 |
-
2020
- 2020-09-02 CN CN202010912633.5A patent/CN112002672A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070454A1 (en) * | 2000-11-30 | 2002-06-13 | Seiko Epson Corporation | SOI substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the SOI substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
| US20140342528A1 (en) * | 2011-10-26 | 2014-11-20 | Commissariat A L'energie Atomique Et Aux Ene Alt | Method for the direct bonding of a silicon oxide layer |
| CN104409411A (zh) * | 2014-11-24 | 2015-03-11 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| US20190067085A1 (en) * | 2016-03-07 | 2019-02-28 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
| CN107808917A (zh) * | 2017-10-31 | 2018-03-16 | 扬州乾照光电有限公司 | 一种四元系透明衬底发光二极管及其制作方法 |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
| CN111290077A (zh) * | 2018-12-06 | 2020-06-16 | 上海新微技术研发中心有限公司 | 双层隔离层的soi衬底 |
| CN110221387A (zh) * | 2019-07-17 | 2019-09-10 | 中国科学院半导体研究所 | 一种光子芯片及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112748504A (zh) * | 2021-04-06 | 2021-05-04 | 苏州海光芯创光电科技股份有限公司 | 硅光芯片与平面光波导芯片耦合的方法 |
| CN115376966A (zh) * | 2022-08-09 | 2022-11-22 | 长春长光圆辰微电子技术有限公司 | 一种石英常温键合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7738753B2 (en) | CMOS compatible integrated dielectric optical waveguide coupler and fabrication | |
| CN108292012A (zh) | 光耦合方案 | |
| CN104335088B (zh) | 带有源结构和无源结构的光子电路的制造工艺 | |
| US8000565B2 (en) | Buried dual taper waveguide for passive alignment and photonic integration | |
| CN105607185B (zh) | 提高亚微米硅波导与普通单模光纤耦合效率的结构 | |
| CN112596161B (zh) | 一种多层结构的模斑转换器及其实现方法 | |
| CN113568105B (zh) | 一种波导层间耦合结构及其制备方法 | |
| US11506840B2 (en) | Back end of line process integrated optical device fabrication | |
| CN112002672A (zh) | 一种新型绝缘体上硅晶圆及其制造方法 | |
| EP3035092B1 (en) | Integrated semiconductor optical coupler. | |
| CN107329208A (zh) | 一种折射率梯度变化的硅光子模斑转换器 | |
| JP2017514167A (ja) | エッジ結合デバイス製造 | |
| CN108983352A (zh) | 一种端面耦合器及其制备方法 | |
| CN114400236B (zh) | 集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法 | |
| CN112612148B (zh) | 一种光器件及其制作方法 | |
| KR20080072869A (ko) | 반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법 | |
| CN104900749A (zh) | 光耦合器件及其形成方法 | |
| CN112379489B (zh) | 一种硅基wdm接收器件及其制备方法 | |
| CN109683354B (zh) | 一种中红外波段调制器及其制备方法 | |
| CN117826320A (zh) | 端面耦合器结构和制备端面耦合器的方法 | |
| CN111077607B (zh) | 硅基光波导器件的制造方法 | |
| CN111290077B (zh) | 双层隔离层的soi衬底 | |
| CN114895401B (zh) | 一种硅光子芯片光耦合结构及其制造方法 | |
| CN110908037B (zh) | 光波导及其制造方法 | |
| TW201131226A (en) | Undercut etching silicon waveguide and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |