CN108292012A - 光耦合方案 - Google Patents

光耦合方案 Download PDF

Info

Publication number
CN108292012A
CN108292012A CN201680057295.3A CN201680057295A CN108292012A CN 108292012 A CN108292012 A CN 108292012A CN 201680057295 A CN201680057295 A CN 201680057295A CN 108292012 A CN108292012 A CN 108292012A
Authority
CN
China
Prior art keywords
waveguide
wave guide
layer
refractive index
intermediate waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680057295.3A
Other languages
English (en)
Other versions
CN108292012B (zh
Inventor
汤姆·柯林斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Carly Opa Ltd
Huawei Technologies Research and Development Belgium NV
Original Assignee
Carly Opa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carly Opa Ltd filed Critical Carly Opa Ltd
Publication of CN108292012A publication Critical patent/CN108292012A/zh
Application granted granted Critical
Publication of CN108292012B publication Critical patent/CN108292012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1223—Basic optical elements, e.g. light-guiding paths high refractive index type, i.e. high-contrast waveguides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供了一种光耦合波导结构100。所述波导结构100包括：第一波导101，嵌在折射率比所述第一波导101低的包层102中；第二波导103，其折射率高于所述包层102；中间波导104。所述第一波导101和所述第二波导103在物理上布置在所述中间波导104的同一侧104u，以通过所述中间波导104在所述第一波导101与所述第二波导103之间建立光耦合。所述第一波导材料的折射率值小于或等于3。

Description

光耦合方案
技术领域
本发明涉及光子集成电路(photonic integrated circuits，PIC)领域。具体而言，本发明描述了用于在同一芯片上的不同波导之间进行光耦合的光耦合方案。为此，本发明提出了一种包括同一芯片上的多个波导的结构、一种包括这种波导结构的芯片以及一种制造多波导结构的方法。
背景技术
硅光子学作为广泛应用的通用技术平台正日益受到重视。例如，这些应用包括电信、数据通信、互联和传感。硅光子学可通过在高质量、低成本的硅衬底上使用CMOS兼容的晶圆级技术来实现光子功能。
然而，尤其是对于电信应用来说，当使用传统硅无源设备时，很难满足所有性能要求。相反，已经发现，通过使用仍然是CMOS兼容的晶圆级技术的高质量氮化硅(siliconnitride，SiN)技术可以显著改进性能。但是有源设备不能使用SiN来制造，这是一个缺点。
克服该缺点的一个选择是将SiN波导与使用硅制造的有源设备，即，在硅波导中形成的设备，单片集成。然而，高温对于确保高质量的SiN波导是必要的。因此，必须在对SiN进行退火处理之后(因此在SiN的顶部)形成硅有源设备。这在WO 2014/009029A1中有描述。其中，单晶硅层在(平面化的)SiN波导上与晶圆接合。虽然工艺步骤的数量与标准SOI程序相当，但是该SNIPS方法确实涉及到晶圆接合步骤，这一步骤难度很大。
为了实现高的晶圆接合产率，需要严格的清洁度和平面化，这使得这种集成设备的制造困难且昂贵。
或者，有源设备可以转印或倒装芯片接合到氮化硅PIC。高质量的SiN膜与CMOS兼容并且提供了高性能无源设备，这些设备的性能可以与使用二氧化硅PLC且在更小的裸硅片中实现的性能相当。III-V材料可制作高质量的有源光子设备。问题是要找到一种在SiN波导与III-V波导(例如，磷化铟(indium phosphide，InP))之间有效耦合光的方式。理想地，为了使平台适用于激光器、调制器和检测器等有源设备，首选在不同波导之间以绝热方式传递光的光耦合方案。然而，在没有非常窄的锥形和/或垂直拉锥的情况下，难以将光从III-V设备直接传递到SiN。因此，通常使用硅中间层。
在Sun等人的“耦合波导系统中的绝热标准和最短绝热模式变压器(Adiabaticitycriterion and shortest adiabatic mode transformer in a coupled waveguidesystem)”，《光学快报》，第34卷，第3期，2009年2月1日中，概述了绝热耦合所需的标准。然而，SiN与III-V材料之间的大折射率差意味着III-V波导上的锥形需要非常窄(例如，宽度小于100nm)和/或非常薄(例如，厚度小于200nm)，才能满足这些标准。这些要求都不容易通过使用III-V晶圆制造中常见的工艺技术来实现。
因此，将III-V有源设备集成到SiN无源设备的一个障碍是由于折射率对比度很大而难以在两个波导之间传递光，因此需要将III-V尖端限定得非常薄，例如，小于100纳米。在Piels等人的“低损耗氮化硅AWG解复用器与III-V光电检测器非均匀集成(Low lossSilicon nitride AWG demultiplexer heterogeneously integrated with III-Vphotodetectors)”，《光波技术杂志》，第32卷，第4期，2014年2月15日中，描述了使用硅作为中间层的替代方法。尽管硅具有与III-V材料相当的折射率，但容易制造允许耦合到SiN的锥形。可以使用CMOS制造技术限定硅锥形，并且上述容差很容易实现，特别是当使用192纳米的DUV步进器技术和适当的蚀刻设备时。在III-V波导中绝热耦合到硅波导所需的锥形完全在大多数III-V制造技术的能力范围内，特别是在硅厚度大于300nm的情况下。本文中描述的方法的缺点是需要晶圆接合步骤以在平面化的SiN层上方添加单晶硅层。在这种情况下，SiN非常薄，例如，在70nm至100nm范围内，并且这使得平面化更容易。然而，对于较厚的SiN波导层，例如，在300nm至400nm的厚度范围内，平面化变得愈加困难。
在US 2009/016399 A1中，描述了从硅波导到III-V光电检测器的光的倏逝波耦合。此外，在Roelkens等人的“集成在并耦合到绝缘体硅片波导电路的InP/InGaAsP层中的激光发射和光电检测(Laser emission and photodetection in an InP/InGaAsP layerintegrated on and coupled to a Silicon-on-Insulator waveguide circuit)”，《光学快报》，第14卷，第18期，2006年中或在Fang等人的“1310nm倏逝波激光器(1310nmevanescent laser)”，《光学快报》，第15卷，第18期，2007年中，描述了非均匀地集成在SOI平台上的III-V中的激光器、可调激光器、调制器和检测器。然而，该平台假设硅波导将用于无源结构。没有考虑如何实现低损耗或高性能的无源设备。
III-V有源设备与氮化硅无源设备的集成的障碍是由于折射率对比度很大而难以在两个波导之间传递光，因此需要将III-V尖端的宽度限定得非常窄(<100nm)。
意识到使用硅波导制造无源设备的限制已有一段时间。在Doerr等人的“八通道SiO(2)/Si(3)N(4)/Si/Ge CWDM接收器(Eight-Channel SiO(2)/Si(3)N(4)/Si/Ge CWDMReceiver)”，《IEEE光电子学技术快报》，第23卷，第17期，DOI：10.1109/LPT.2011.2158091，2011年9月1日出版中，或在Chen等人的“单片集成的40通道复用器和硅上光电检测器阵列(Monolithically integrated 40-channel multiplexor and photodetector array onsilicon)”，《IEEE光电子学技术快报》，第23卷，第13期，2011年中，使用沉积在硅顶部的PECVD SiN。这种方法在OFC 2015上广受青睐，参见例如Huang等人的“适用于1310nm波长的超低损耗CMOS兼容多层Si3N4-on-SOI平台(Ultra-low loss CMOS compatible multi-layer Si3N4-on-SOI platform for 1310nm Wavelength)”，W4A.5或Poon等人的“混合硅平台中的集成光子设备和电路(integrated photonic devices and circuits in hybridsilicon platforms)”，Th3F.1。因此，SiN单片地集成在绝缘体硅片(Silicon oninsulator，SOI)的上方。该方法的缺点是，由于已经形成了SOI有源设备，所以氮化硅工艺的温度预算受到限制。这意味着在约1520nm波长下的折射率和均匀性控制和吸收比使用LPCVD SiN波导的情况下差得多。
发明内容
从以上对传统光耦合方案的描述中显而易见的是，问题是光的耦合迄今为止未以如下方式实现：首先，在较宽波长范围内耦合效率很高(即，光耦合损耗低)，或者通过使用硅波导或低温SiN波导或当在集成平台上将SiN无源设备与有源设备集成时，会损害无源设备的性能。制造成本高，因为目前提出的所有低损耗方案均涉及在图案化的晶圆上的晶圆接合。
本发明的目的是提供一种光耦合波导结构和一种用于制造光耦合波导结构的方法，从而降低制造成本和/或减少制造步骤。
本发明的上述目的通过所附独立权利要求中提供的方案实现。本发明的有利实施方式在各个从属权利要求中进一步定义。
具体而言，本发明提出了一种波导结构及其制造方法，以实现一种新颖的低损耗光耦合方案。所述耦合方案特别适合于将有源设备转印或倒装芯片接合到SiN PIC。为此，本发明实现了一种波导结构，所述波导结构允许传递光，尤其是以绝热方式，通过中间波导将所述光从第一波导传递到第二波导。这样，可以在芯片内或从芯片到芯片，优选地包括不同的波导材料，实现光绝热耦合。
本发明改进了传统的光耦合方案，包括适合于高质量无源设备的第一波导材料以及适合于有源设备的第二波导材料。作为一项示例，本发明包括一种具有低光耦合损耗的III-V波导到SiN波导耦合方案。
本发明的第一方面提供了一种光耦合波导结构。所述波导结构包括：第一波导，嵌在折射率低于所述第一波导的包层中；第二波导，其折射率高于所述包层；中间波导。所述第一波导和所述第二波导布置(即，在物理上布置)在所述中间波导的同一侧，以通过所述中间波导在所述第一波导与所述第二波导之间建立光耦合。所述第一波导的折射率小于或等于3，优选地小于或等于2.5，并且被优化以允许制造高质量的无源光学设备。
使用折射率小于或等于3，优选地小于或等于2.5，的第一波导，允许无源设备的制造技术具有比使用折射率范围高于3的材料的技术更好的光学性能，例如，硅或III-V技术，因为工艺公差更宽松。所述第一波导材料还可以具有其它特性，例如，在相关波长下的材料吸收低，折射率的温度依赖性较低，折射率容易控制且可再现，并且能够使用CMOS兼容工艺来沉积和图案化。
所述第二波导材料针对至少一种有源设备的制造技术进行优化。不同波导技术在单个芯片上的集成将实现高功能光子集成电路。
所述第一波导和所述第二波导布置在所述中间波导的同一侧，以通过所述中间波导在所述第一波导与所述第二波导之间建立光耦合。与传统的制造方法相比，通过将所述第一波导和所述第二波导布置在所述中间波导的同一侧，以较少的制造步骤实现了紧凑的光耦合方案。
根据第一方面，在所述波导结构的第一实施形式中，所述第一波导、所述第二波导和所述中间波导均包括锥形端。所述第一波导的锥形端面向所述中间波导的第一锥形端布置，用于在所述第一波导与所述中间波导之间建立光耦合。所述中间波导的第二锥形端面向所述第二波导的锥形端布置，用于在所述中间波导与所述第二波导之间建立光耦合。
因此，光可以在相对较短的长度上从所述第一波导有效地且绝热地传递到所述第二波导。因此，所述第一波导和所述中间波导优选地在一个方向上至少基本上彼此平行地延伸，并且所述第一波导的所述锥形端在所述延伸方向上与所述中间波导的所述第一锥形端重叠。更优选地，所述第一波导的所述锥形端在所述延伸方向上与所述中间波导的所述第一锥形端重叠约500μm或更小，甚至更优选地约400μm或更小，最优选地约300μm或更小。
因此，所述第二波导和所述中间波导优选地在一个方向上至少基本上彼此平行地延伸，并且所述第二波导的所述锥形端在所述延伸方向上与所述中间波导的所述第二锥形端重叠。更优选地，所述第二波导的所述锥形端在所述延伸方向上与所述中间波导的所述第二锥形端重叠约500μm或更小，甚至更优选地约400μm或更小，最优选地约300μm或更小。
在本发明中，在延伸方向上应理解为所述第一/第二波导或其中一部分与所述中间波导平行或重叠的方向。具体地，延伸方向是指波导的锥形端：建立波导之间的光耦合的两个锥形端将在相同方向上延伸，以便基本上平行延伸。换言之，所述第一波导的所述锥形端和所述中间波导的所述第一锥形端将沿着相同的方向延伸。类似地，所述第二波导的所述锥形端和所述中间波导的所述第二锥形端将沿着相同的方向延伸。
根据所述第一方面或任意前述实施形式，在所述波导结构的第二实施形式中，使用绝缘体硅片晶圆衬底的单晶层形成所述中间波导。所述第一波导和所述第二波导布置在所述中间波导的一侧，所述中间波导与面向所述绝缘体硅片晶圆衬底的一侧相对。
因此，不需要额外的晶圆接合步骤来在SiN层上方获得单晶硅，因而制造工艺没那么复杂。使用该集成策略，所述第一波导与所述第二波导之间的绝热耦合包括在相对较宽的波长范围上约0.2分贝的光耦合损耗。总之，使用现有技术耦合方案中描述的方案可以实现相同的光学性能，但是在这种情况下，工艺简单得多，因此更便宜且产率更高。
根据所述第一方面或所述第一方面的任意前述实施形式，在所述波导结构的第三实施形式中，所述第一波导由折射率为1.7或更高的材料制成，优选地所述第一波导由折射率在1.7至2.5范围内的材料制成，更优选地所述第一波导由折射率在1.7至2.3范围内的材料制成。第一波导材料优选为SiN、氮氧化硅、碳化硅、五氧化二钽、氮化铝和/或二氧化碲。这使得性能明显提高，特别是对于电信应用而言，此外，与CMOS工艺完全兼容。这种第一波导材料确保无源设备具有比折射率范围大于3的技术更好的光学性能。优选地，所述包层的折射率为1.5或更低。因此，所述第一波导是中等折射率对比度波导，即，在所述波导与所述包层之间具有中等折射率对比度。
根据所述第一方面或所述第一方面的任意前述实施形式，在所述波导结构的第四实施形式中，所述第二波导由III-V族材料或不同III-V材料的组合制成。III-V材料(也称为III-V化合物)是化学材料主族III(例如，土金属或硼族)和化学材料主族V(例如，氮磷基)的化合物。III族和V族材料的组合会产生半导体的导电性。因此，III-V化合物对于制造用于PIC的有源设备(例如，检测器、调制器或激光器)非常重要。所述III-V族化合物的折射率值大于3。优选地，III-V族材料可以包括有源设备以及无源设备。因此，不同的III-V材料可以优选地在所述第二波导层中(优选地在硅层之上)组合。
根据所述第一方面或所述第一方面的任意前述实施形式，在所述波导结构的第五实施形式中，所述第二波导包括至少一个有源设备。有源设备是以受电输入影响的方式处理或响应光的设备。例如，当施加适当的偏置电压时，激光器发射光；当光落在检测器上时，检测器产生电流；调制器将电脉冲转换成光脉冲。这样的设备由InP、GaAs、GaP、GaAsP、AlGaAs、AlInGaP以及GaN、Si、SiGe等构成。由于它们的带隙等，这些材料的折射率值大于3，这使得难以使用它们来制造高质量的无源设备。
根据所述第一方面的任意前述实施形式，在所述波导结构的第六实施形式中，所述第一波导的厚度在70nm至700nm范围内。所述第一波导的所述锥形端在其最薄部分处的宽度在100nm至2μm范围内。这种锥形端能够实现具有特别低的光耦合损耗的绝热耦合。
根据所述第一方面的任意前述实施形式，在所述波导结构的第七实施形式中，所述中间波导的厚度在200nm至500nm范围内。所述中间波导的所述第一锥形端的宽度小于150nm，所述中间波导的所述第二锥形端的宽度在100nm至300nm范围内。这种锥形端能够实现具有特别低的光耦合损耗的绝热耦合。
根据所述第一方面的任意前述实施形式，在所述波导结构的第八实施形式中，所述第二波导的厚度在200nm至3μm范围内，优选地厚度在200nm至2μm范围内。所述第二波导的所述锥形端在其最薄部分处的宽度在150nm至500nm范围内。
这种波导结构能够实现良好的光传输性能，并且使得波导之间的光耦合的光损耗更低。
根据所述第一方面或所述第一方面的任意前述实施形式，在所述波导结构的第九实施形式中，通过蚀刻绝缘体硅片(silicon-on-insulator，SOI)晶圆的顶部硅层来形成所述中间波导。
本发明的第二方面提供了一种用于制造光耦合波导结构的方法，包括以下步骤：形成绝缘体硅片晶圆衬底；在所述绝缘体硅片晶圆衬底的薄硅层内形成中间波导；使用包层覆盖所述中间波导并且使所述包层平面化；在所述平面化的包层的顶部形成第一波导，其中所述包层的折射率比所述第一波导材料的折射率低；在所述第一波导图案化之前和/或之后对所述形成的第一波导进行退火处理；应用外包层材料用于嵌在所述第一波导中；局部去除所述中间波导上方的所述外包层材料至厚度小于200nm；在去除所述外包层材料的区域中形成第二波导，其中所述第二波导的折射率比外包层的折射率高。
因此，单晶硅用作第一波导与第二波导之间的中间波导。该方法避免了使用晶圆接合步骤。所述第一波导上方的平面化更容易实现，因为硅比SiN层薄，并且在不需要任何后续的晶圆接合步骤的情况下放宽了对平面化的要求。因此，以更容易的方式获得集成多波导结构，使得可以使用针对无源设备优化的波导材料来制造无源设备，并且现在可以使用针对有源设备优化的材料来制造有源设备。
根据所述第二方面，在所述方法的第一实施形式中，所述去除外包层的步骤通过在其本身被局部去除之前局部地使用所述第一波导材料作为蚀刻停止层来实现。
根据所述第二方面或所述第二方面的任意前述实施形式，在所述方法的第二实施形式中，所述第二波导由III-V族材料或不同III-V材料的组合制成。
根据所述第二方面或所述第二方面的任意前述实施形式，在所述方法的第三实施形式中，所述第二波导和/或所述第一波导由硅(silicon，Si)或硅锗(silicon-germanium，SiGe)制成。
为了将III-V材料耦合到这种第一波导材料，必须在该区域中去除外包层。所述第一波导层可以用作有效的蚀刻停止层。应当认识到，所述第一波导层中不包括有源设备。应当认识到，在所述第一波导层或所述中间波导层中形成的任何有源设备或无源设备不需要半导体结或对高达1150摄氏度的温度敏感的其它特征。因此，即使对已经图案化的硅，不限制所述第一波导形成的温度预算。另外，从III-V设备到所述第一波导材料的光耦合是可能的，即使硅在所述第一波导下方。这是因为当局部去除顶部包层时，所述第一波导被用作蚀刻停止层，然后自身被去除。使用所述第一波导作为蚀刻停止层，避免了专用蚀刻停止层的沉积和图案化，因此降低了制造成本。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第四实施形式中，所述第一波导层是已经在高温(例如，在1150摄氏度至1200摄氏度范围内)下进行退火处理的低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)氮化硅层。该材料理想地适合于制造高质量无源设备。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第五实施形式中，所述第二波导使用转印步骤形成。使用该技术，可以制造所述第二波导，其包括完全功能化的有源设备，优选地在被转印到芯片上之前具有适当的锥形。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第六实施形式中，所述第二波导通过接合合适的III-V材料的外延层形成。
注意，使用所述第五或第六实施形式，所述第二波导可以在芯片上的不同物理位置处包括不同的材料。因此，可以在芯片上的一个位置处使用针对激光器优化的材料以及针对在芯片上的不同物理位置处的调制器优化的不同的第二波导材料。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第七实施形式中，在已经形成所述第二波导之后应用对所述晶圆的进一步平面化步骤，然后添加在所述第二波导层中形成的任何有源设备的触点。通过以这种方式使所述晶圆平面化，然后可以通过倒装芯片或铜柱凸块、3D集成等紧密地集成电子设备。这可以大大减少寄生效应，潜在地改进RF性能并降低功耗。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第八实施形式中，所述包层包括下包层和上包层，所述包层将所述第一波导夹在中间。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第九实施形式中，所述第一波导由折射率值为3，优选地小于或等于2.5或更小，的材料制成。优选地，所述第一波导材料的折射率为1.7或更高，更优选地所述第一波导由折射率在1.7至2.3范围内的材料制成。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第十实施形式中，所述第一波导的厚度在70nm至700nm范围内。所述第一波导的所述锥形端在其最薄部分处的宽度在100nm至2μm范围内。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第十一实施形式中，所述包层的折射率为1.5或更低。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第十二实施形式中，所述中间波导的厚度在200nm至500nm范围内。所述中间波导的所述第一锥形端的宽度小于150nm，所述中间波导的所述第二锥形端的宽度在100nm至300nm范围内。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第十三实施形式中，所述第二波导的厚度在200nm至2um范围内。所述第二波导的所述锥形端在其最薄部分处的宽度在150nm至500nm范围内。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第十四实施形式中，所述方法还包括填充过孔和应用金属化层以在表面形成金属触点的步骤。因此，可以对在所述第二波导层中形成的有源设备进行电气接触。
根据所述第二方面或根据所述第二方面的任意前述实施形式，在所述方法的第十五实施形式中，所述方法还包括使晶圆与电子电路的紧密集成兼容所必需的工艺步骤，例如，通过凸块或倒装芯片。
所描述的制造PIC的方法很容易实施，并且仅包括4或5个掩模步骤。所述方法可以毫无困难地传递到高级CMOS制造中。这是可能的，因为所述第二波导中的有源设备可以在传递到芯片之前单独制造。此外，任何后续的用于倒装芯片或柱形凸块加工的平面化、互联、制备可以在更廉价的MEM制造设备中完成，在这种情况下，成本可以比在现代CMOS铸造厂进行更便宜。
根据所述第二方面及其实施形式的方法实现了与所述第一方面及其相应实施形式的所述波导结构相同的优点和技术效果。
需注意，本申请中描述的所有设备、元件、单元和构件可在硬件元件或其任意种类的组合中实施。本申请中描述的各种实体执行的所有步骤和所描述的将由各种实体执行的功能旨在表明各个实体适于或用于执行各自的步骤和功能。在下文的特定实施例描述中，即使执行一特定功能或步骤的那个实体的特定详细元件的描述中未体现那个特定功能或步骤，其中该特定功能或步骤将完全由永恒实体形成，技术人员也应清楚，这些方法和功能可以在各个硬件元件或其任意类型的组合中实施。
附图说明
结合所附附图，下面具体实施例的描述将阐述上述本发明的各方面及其实施形式，其中：
图1所示为根据本发明一基本实施例的波导结构。
图2所示为根据本发明第一具体实施例的波导结构。
图3所示为根据本发明第二具体实施例的波导结构。
图4所示为根据本发明第三具体实施例的波导结构。
图5a至5b所示为根据本发明第四具体实施例的波导结构。
图6所示为根据本发明第五具体实施例的波导结构。
图7a至7b所示为根据本发明一实施例的方法的流程图。
图8a至8j所示为制造根据本发明的波导结构的逐步制造场景。
具体实施方式
图1所示为根据本发明一基本实施例的波导结构100。具体而言，图1所示为：(a)波导结构100的侧视图；(b)同一波导结构100的顶视图。波导结构100包括嵌在包层102中的第一波导101。包层102由折射率比第一波导101的材料的折射率低的材料制成。第一波导101的材料可以是，例如，SiN或氮氧化硅SiOxNy。包层102的材料可以是，例如，SiO2。包层102可以是单个包层，或者可以包括若干个包层，例如，下包层和上包层，它们将第一波导101夹在中间。包层102可以设置在衬底(例如，硅衬底)上。
波导结构100还包括第二波导103。第二波导103由折射率比包层102的折射率高的材料制成。第二波导103的材料可以是，例如，III-V化合物。第二波导103可以嵌在包层102中或者可以设置在包层102的下层的顶部。
第一波导103的折射率的值小于或等于3，优选地小于或等于2.5。在一些实施方式中，第一波导材料的折射率为1.8或更高，而包层材料的折射率为1.5或更低。这意味着，优选地第一波导101相对于包层102具有中等折射率对比度。
波导结构100还包括中间波导104(图1中的虚线)。中间波导104可以，例如，在包层102的一部分内形成。中间波导104和第二波导103的折射率值可以大于3，以使得从第二波导103到中间波导101的耦合损耗较低。中间波导104被设计用于并适于经由中间波导104将光从第一波导101传递到第二波导103。
第一波导101和第二波导103在物理上布置在中间波导104的同一侧104u，以通过中间波导104在第一波导101与第二波导103之间建立光耦合。因此，中间波导104布置在第一波导101和第二波导103下方，以便分别与第一和第二波导建立光耦合。
从图1的(b)中可以看出，第一波导101和第二波导103均包括第一端。另外，中间波导104包括第一端和第二端。第一波导101的第一端面向中间波导104的第一端。第二波导101的第一端面向中间波导104的第二端。第一波导101和第二波导103在物理上布置在中间波导104的同一侧。所有这些端适于交换光，即，它们被设计用于将光，优选地以绝热方式，从第一波导101耦合到中间波导104和/或从中间波导104耦合到第二波导103，反之亦然。因此，可以经由中间波导104在第一波导101与第二波导103之间以<0.2dB的非常低的损耗传递光。
中间波导104尤其被设计用于在第一波导101和第二波导103的延伸方向上约1mm或更小的过渡长度上在波导101与103之间传递光。优选地，在第一波导101的第一端与第二波导103的第一端之间可以设置间隙，以便将第一波导101的第一端与第二波导103的第一端分开。第一波导101的第一端与第二波导103的第一端之间的间隙可以为50μm或更大。优选地，中间波导104在波导101和103的延伸方向上(即，当从顶部观察时，参见图1的(b))分别重叠500μm或更小，优选地分别重叠约400μm或更小，更优选地分别重叠约300μm或更小。
图2所示为基于图1所示的基本实施例建立的本发明的第一具体实施例。第一波导101包括锥形端101e。第二波导103包括锥形端103e。中间波导104包括第一锥形端104e1和第二锥形端104e2。
锥形端101e和103e适于与中间波导104的锥形端104e1和104e2交换光，即，被设计用于将光，优选地以绝热方式，耦合到中间波导104和/或从中间波导104中耦合出。因此，可以通过中间波导104在第一波导101与第二波导103之间以<0.2dB的非常低的损耗传递光。
中间波导104可以被设计用于在第一波导101和第二波导103的延伸方向上约1mm或更小，优选地接近于500μm，的过渡长度上在波导101与第103之间传递光。优选地，第一波导101的锥形端101e可以在中间波导104的同一侧与第二波导103的锥形端103e相隔一定距离。换言之，可以在第一波导的锥形端101e与第二波导的锥形端103e之间设置间隙。在一些实施方式中，间隙可以为50μm或更大。中间波导104的第一锥形端104e1在延伸方向上与第一波导101的锥形端101e重叠。中间波导104的第一锥形端104e1面向第一波导101的锥形端101e布置，从而优选地以绝热方式在第一波导101与中间波导104之间建立光耦合。中间波导104的第二锥形端104e2在延伸方向上与第二波导101的锥形端103e重叠。中间波导104的第二锥形端104e2面向第二波导103的锥形端103e布置，从而优选地以绝热方式在中间波导104与第二波导103之间建立光耦合。
在图2所示的实施例中，在包层102内形成中间波导104(图2中的虚线)。第一波导101和第二波导103为表面波导(未示出)或者还嵌在包层102中。
在使用第一具体实施例的波导结构100时，首先从第一波导101，例如，硅波导，将光耦合到中间波导104。然后，可以进一步将光从中间波导104耦合到第二波导103，例如，III-V化合物。
或者，在使用第一具体实施例的波导结构100时，首先从第二波导103，例如III-V化合物，将光耦合到中间波导104。然后，可以进一步将光从中间波导104耦合到第一波导101，例如，硅波导。
根据图2(b)中的顶视图，中间波导104具有锥形端104e1和104e2，它们是具有最小长度/宽度的相反两侧。优选地，中间波导104的最宽部分在物理上布置在第一波导101与第二波导103之间的间隙中。中间波导104可以不对称，因为作为中等折射率对比度波导，第一波导101的优化锥形将与作为高折射率对比度波导的第二波导103的优化锥形不同。从较宽的中心部分到锥形端的锥形的具体设计可以根据最佳损耗或最短长度之间的折衷而变化。通常，沿着锥形长度的宽度变化将不是恒定的。
优选地，中间波导104是高折射率对比度波导并且可以包括弯头(未示出)。因此，第一波导101基本上平行于中间波导104的第一锥形端104e1，第二波导103基本上平行于中间波导104的第二锥形端104e2。因此，不需要第一波导101平行于第二波导103。
在替代性实施例中，第一波导101和第二波导103具有相同的延伸方向，并且在光从一个波导耦合到另一个波导的区域中也基本上彼此平行。第二波导103优选地在其延伸方向上与第一波导101间隔开。
图3所示为基于图1所示的基本实施例建立的本发明的第二具体实施例。在下文中，仅阐述图2与图3之间的差异。由于中间波导104的形式(参考图2(b)的顶视图形式)，根据图3的实施例不同于图2中的实施例。根据图3中的顶视图，中间波导104具有锥形端104e1和104e2，它们是具有最小长度/宽度的相反两侧。与图2相比，中间波导104包括优选地包括平行侧面的中间部分104m。或者(未示出)，该中间部分104m形成为弯头，以允许光重新定向到芯片的非平行区域中。为了提高光耦合，例如，降低耦合损耗以及降低波导结构100的功耗，第一锥形端104e1可具有与第二锥形端104e2不同的尺寸，例如，不同的宽度和/或长度。
图4所示为基于图1所示的基本实施例建立的本发明的第三具体实施例。波导结构100设置在衬底105上。优选地，起始材料是绝缘体硅片(silicon-on-insulator，SOI)晶圆。该SOI晶圆包括：衬底105；氧化物层，其是衬底105与中间波导104之间的包层102的一部分；最后是薄单晶层，例如，薄硅层。表述“薄硅层”中的形容词“薄”旨在相对于波导结构的尺寸或相对于衬底105的厚度而言。例如，与衬底105相比，薄单晶层的厚度将小于1μm(优选地在200至400nm范围内)，衬底105的厚度通常将大于300μm(对于200mm晶圆优选地为600μm至725μm)。该薄硅层被图案化以形成中间波导104。中间波导104通过图案化顶部薄硅层而形成。在图5和图8中提供了更详细的描述。
在形成中间波导104之后，其与作为包层102的二氧化硅层一起被平面化。在这种情况下，平面化步骤容易得多，因为由中间波导104产生的台阶高度可能小于由第一波导101形成的台阶高度。此外，还可以使用CVD技术而不是晶圆接合步骤来沉积第一波导101，优选地SiN材料，该步骤对于在SiN层上方添加单晶硅层是必要的。与成功地进行晶圆接合所需的要求相比，放宽了对CVD沉积的平面化要求。
图5所示为基于图1所示的基本实施例建立的本发明的第四具体实施例。波导结构100设置在如图4所述的SOI晶圆上。
该SOI晶圆包括衬底105、氧化物下包层102a和薄硅层。将该薄硅层图案化以形成中间波导104。衬底105的厚度优选地包括725μm。下包层氧化物层102a的厚度优选地包括2μm。薄硅层的厚度优选地包括在220nm至500nm范围内。中间波导104通过图案化顶部薄硅层而形成。
根据图5a，使用CVD技术而不是晶圆接合步骤来沉积第一波导101，优选地SiN材料。在波导结构100的制造过程期间，包层102已经被部分去除，其中第一波导101b的部分，优选地基于SiN的材料，被用作蚀刻停止层。因此，包层102可以构建为若干个层102a、102b、102c，其中包层102的未去除部分形成上包层102c，优选地上包层102c嵌在第一波导101中。包层102的去除特别应用于将形成第二波导103的区域。可以使用对蚀刻停止层具有高选择性的去除工艺来去除顶部包层102。
根据图5b，使用对下包层氧化物具有高选择性的去除工艺自身去除蚀刻停止层101b。这在顶部包层102c中创建了具有界限分明的氧化物厚度的、仍然保留在中间波导104上方的空腔。现在可以在空腔中形成第二波导103。当氧化物厚度得到很好地控制时，与第二波导103的光耦合可以非常有效地使用设计良好的锥形端。
在使用第四具体实施例的波导结构100时，光通过中间波导104从第一波导101传递到第二波导103。中间波导104的折射率值比第一波导101的折射率高得多，以防止从中间波导104到衬底205的光损耗。
因此，包括第一波导101、第二波导103和中间波导104的波导结构100是单个芯片的一部分。也就是说，波导结构100允许将第二波导103与第一波导101组合，其中第一波导101被优化以制造无源设备，第二波导103被优化以制造有源设备。
例如，第一波导101可以是SiN，而第二波导103可以使用III-V材料，如InP。通过中间波导104耦合光来获得具有完全不同的折射率的两个波导101、103之间的光耦合。例如，如果包层102为SiO2，则包层102的折射率可以约为1.45。
根据本发明的示例性波导结构100的应用涉及一个或多个例如通过使用高质量的SiN波导作为第一波导101所制造的无源设备。相比使用硅波导制造的那些设备，这种无源设备具有更好的性能。另外，该应用包括集成第二波导103的一个或多个有源或无源设备，优选地III-V材料或Si或SiGe材料。
具体而言，使用Si和Ge材料的有源设备为波导光电检测器。当前的现有技术PIC要求波导检测器的带宽大于30GHz。例如，在硅波导上制造的Ge波导检测器可以很容易地获得所需的带宽。这些设备可以与适当的锥形一起单独制造。使用转印技术，完整的光电检测器可以从制造它的晶圆上去除，并转印到去除顶部包层的空腔中。光电检测器和适当的锥形波导由此形成第二波导(103)。本发明的波导结构100提供了使这种波导检测器低损耗地耦合到第一波导101(使用SiN材料等)的简单可能性。为此，波导检测器被嵌在同一衬底105上，因此以最小的光耦合损耗集成在同一芯片上。类似的方法对于调制器或激光器、检测器、VOA或加热器等其它有源设备有效。
转印可以特别好地用于SOI有源设备和III-V有源设备。对于这种有源设备，一旦有源设备工艺完成，转印技术就可以从原始衬底释放顶部表面层。释放的层可以包括任何有源设备(例如，检测器、激光器、调制器或加热器)。因此，第二波导103可以在芯片上的不同位置处具有不同的材料。
使用波导结构100的耦合损耗，特别是当采用绝热耦合时，会产生比替代性传统对接耦合方法更少的反射。因此，使用这种结构，更容易将激光器集成在芯片上，因为激光源与(芯片外)光学隔离器之间的芯片上反射被最小化。
图6所示为根据本发明第五具体实施例的波导结构，特别是通过中间波导104(图6中的虚线)从SiN第一波导101耦合到III-V第二波导103/从III-V第二波导103耦合到SiN第一波导101。
即，第一波导101和第二波导103与中间波导104之间的间隔距离为d1，距离d1在该包层102的平面化之后相应地对应于中间波导104顶部的包层102的对应厚度。距离d优选地小于250nm，更优选地约100nm。第一波导101的厚度为t1，优选地在0.05μm至0.8μm范围内，更优选地在0.07μm至0.7μm范围内。第二波导103的厚度为t2，优选地在0.1μm至3μm范围内，更优选地在0.2μm至2μm范围内。
第一波导101的锥形端101e从波导宽度w1，优选地在0.4μm至2μm范围内，锥化为锥形端宽度wt1，优选地在0.1μm至2μm范围内，更优选地在0.1μm至1μm范围内。锥化在长度l1上发生(优选地线性地)，长度l1优选地在150μm至800μm范围内。第二波导103的锥形端103e从波导宽度w2，优选地在1.0μm至2μm范围内，锥化为锥形端宽度wt2，优选地在0.15μm至0.8μm范围内，更优选地在0.15μm至0.5μm范围内，长度l2的范围优选地与l1的范围相同。
中间波导104的第一锥形端104e1从波导宽度w3锥化为锥形端宽度wt3。宽度wt3的范围优选地小于0.15μm。
中间波导104的第二锥形端104e2从波导宽度w3锥化为锥形端宽度wt4。宽度wt4优选地在0.1μm至0.3μm范围内，更优选地在0.1μm至0.25μm范围内。中间波导104包括长度l3，其优选地小于l1加l2的和。
锥形端101e、104e1、104e2和103e在长度OL上重叠。长度OL优选地为1mm或更小，甚至更优选地约400μm或更小，最优选地约300μm或更小。
使用转印技术，光可以在小于700μm的范围内从第一波导101传递到第二转印芯片中的第二波导103。所需的长度是设计厚度d1的函数。较大的d1值放宽了校准公差，但需要更长的锥形。较小的d1值允许在更临界校准的情况下锥形更短。该长度也是形成第二波导103的制造工艺的图案化能力的函数。如果尖端可以制造得更小，则可以减小中间波导的所需厚度，该厚度将缩短到第一波导101的锥形长度。
图7a和图7b所示为用于制造光耦合波导结构100的方法1000的流程图。起始点1001是从供应商形成或购买的SOI晶圆。SOI晶圆包括：衬底105；氧化物层，将形成包层102a的一部分；薄硅层，将用于形成中间波导104。在第二步骤1002中，薄硅层被图案化。在SOI晶圆的薄硅层内形成中间波导104。因此，中间波导104优选地为单晶硅中间波导104。在第三步骤1003中，中间波导104被包层102b覆盖，包层102b随后被平面化。覆盖步骤1003优选通过使用二氧化硅层获得。
在第四步骤1004中，在平面化的包层102b的顶部形成第一波导101，其中包层102的折射率比第一波导101的折射率低。与传统方法相比，第四步骤1004，即，第一波导的形成，更容易执行，因为现在可以使用CVD技术来沉积第一波导101。如果首先形成第一波导101，则需要晶圆接合步骤以将单晶硅层添加在第一波导101和平面化氧化物上方。晶圆接合之前的平面化要求非常严格。可能需要多个掩模程序来图案化第一波导101，这取决于将在第一波导层101中形成的无源光学设备的设计。
在第五步骤1005中，在第一波导101的图案化之前和/或之后对形成的第一波导101进行退火处理。在使用SiN作为第一波导材料的情况下，需要使用高温退火工艺，优选地使用高于1150摄氏度的退火温度，以减少SiN第一波导101中的传播损耗。这对于在SiN第一波导101下方使用硅中间波导104是完全可能的。这是因为中间波导104不包含温度敏感结构，例如，半导体结等。
在第六步骤1006中，应用外包层材料102c以将第一波导101嵌在波导结构100中。可选地，可以在沉积全部或部分外包层材料之后并入类似于步骤1005的其它退火处理。在第七步骤1007中，局部去除中间波导104上方的外包层材料102c至厚度小于200nm。可以通过蚀刻工序获得局部去除。为了实现所需的厚度控制，第一波导101的该部分可以另外用作中间波导104上方和将形成第二波导103的区域中的蚀刻停止材料101b。
在局部去除外包层材料102c之后，还在可选的第八步骤1008中去除蚀刻停止层101b。
在第九步骤1009中，在去除外包层材料102c的区域中形成第二波导103，其中第二波导103的折射率比外包层102c的折射率高。第二波导103优选地为III-V材料或Si或SiGe材料。
使用该方案，硅中间波导104中的任何无源设备或有源设备不包含半导体结或其它温度敏感特征。因此，即使硅中间波导104已经被图案化，但是SiN第一波导101工艺的温度预算不受限制。因此，使用高温工艺来对第一波导进行适当退火处理并产生适合制造高质量无源设备的波导是没有问题的。
在图8a至8j中，示出了用于制造根据本发明的波导结构100的逐步制造场景。
在图8a中，初始SOI晶圆衬底106显示为起始材料。该SOI晶圆衬底106由硅衬底105、二氧化硅层102a，也称为下包层102a，和薄硅层104a组成。该薄硅层104a被图案化以形成中间波导104。
在图8b中，示出了形成中间波导104的形成步骤1002。中间波导104通过图案化SOI晶圆106的顶部薄硅层104a而形成。
在图8c中，示出了使用包层102b覆盖中间波导104的覆盖步骤1003。该步骤在通过图案化工序限定硅中间波导104之后执行。因此，硅中间波导104使用二氧化硅SiO2包层102被平面化。
在图8d中，示出了在平面化的包层102的顶部形成第一波导101的形成步骤1004。可以使用CVD技术，优选地LPCVD技术，来沉积SiN第一波导101。在图案化之前和/或在图案化之后，第一波导材料可以在退火处理步骤1005中在高温下退火。需要使用高温退火工艺以减少SiN第一波导101中的传播损耗。注意，在图案化之后，第一波导材料保留将在随后形成第二波导103的区域中的101b。在这些区域中，第一波导材料用作蚀刻停止层。
在图8e中，添加外包层材料102c用于嵌在第一波导101中。在优选实施例中，再次使用二氧化硅作为包层材料102c。
在图8f中，根据步骤1007局部去除在中间波导104上方的外包层材料102c。由于必须良好地控制中间波导104上方的氧化物厚度，因此蚀刻停止层是必需的。然而，代替使用单独的层并且包括附加的沉积和图案化工艺，优选地使用第一波导材料101作为蚀刻停止材料。外包层氧化物蚀刻工艺被设计用于对第一波导材料具有选择性并因此在SiN第一波导101上‘停止’。
在图8g中，然后可以去除SiN波导101，留下用薄平面化氧化物覆盖的中间波导104，准备放置III-V或Si/SiGe有源设备，即第二波导103。
在图8h中，示出了用于形成第二波导103的形成步骤1008。第二波导103在已经去除外包层材料102c的区域中形成。使用转印技术，可以单独地制造第二波导结构，其包含具有适当波导锥形以及转印到芯片上的所需有源设备。或者，可以将用于有源设备的合适的起始材料接合到位，并且通过后续工艺步骤形成有源设备。
可选地，可以执行图8i和图8j所示和所描述的工艺步骤。
在图8i中，包层102c中的空腔被另外的包层材料102d填充并且被平面化。该材料的折射率比中间波导104或第二波导103低。其可以是二氧化硅或合适的聚合物。由于已经定义了有源设备，因此用于这些和后续工艺步骤的温度预算是有限的。
在图8j中，在另一包层材料102d中形成触点或通孔，从而从平面化的顶部表面到在第二波导材料103中形成的有源设备制成电气连接107。
最后的平面化和接触步骤的优点在于，可以通过倒装芯片、柱形凸块或2.5D或3D集成等技术制造适合于将电子设备紧密集成到PIC的晶圆。在没有这些步骤的情况下，必须使用引线接合来接触有源设备。
本发明可优选地操作的相关波长范围是：范围在1260nm至1360nm之间的O波段，之所以选择该波段是因为光纤中的色散在1310nm处最低，例如，数据中心机架到机架、LANWDM或CWDM；范围在1520nm至1570nm之间的C波段，之所以选择该波段是因为光纤中的传播损耗在约1550nm时最低，或者具有掺铒光纤的光放大器在约1550nm时工作；和/或范围在1570nm至1610nm之间的L波段。当光放大器可以在该波长工作时，才可以执行C波段的扩展。
使用该方法，波导101、103之间的绝热耦合在这样宽的波长范围上具有约0.2分贝的光耦合损耗。使用该方法，工艺简单得多，因此更便宜且产率更高。
当然，也可以将SiN第一波导101与在硅中制造的有源设备，例如，锗检测器，单片集成。
III-V设备的放置，例如，通过转印，不是标准的CMOS工艺。然而，该集成方法提供了用于O波段的EAM设备以及集成激光器的可能性。
通过将传统SOI集成与本发明方法进行比较，应当注意，本发明的方法需要单独形成有源设备，但是然后仅需要5至8个掩模工序，其中传统SOI方法需要25至34个掩模工序。通过本发明的方案，现在可以提供一种集更简单并因而更便宜的工艺于一体的波导结构100。为了在传统基础上获得相当质量的SiN波导101并与使用单片集成技术的SOI有源设备结合，需要晶圆接合步骤，根据本发明，消除了这个困难的步骤。
使用本发明允许SiN无源设备与集成平台上的III-V有源设备和SOI有源设备两者组合。这对于需要具有高带宽光电检测器(在SOI中作为SiGe检测器最佳地执行)、EA调制器(在O波段中使用SOI是不可能的)和高质量的WDM滤波器(现在在没有加热器合其它调谐辅助的情况下使用硅或InP波导是可能的)的O波段数据中心应用是理想的。该方法还使得电子设备能够紧密集成，这会使具有适当电子设备的功耗低得多。III-V有源设备相对于O波段CWDM和LWDM应用中的SOI有源设备具有明显优势。不需要晶圆接合步骤来在SiN第一波导101上方获得单晶硅。平面化不需要如晶圆接合步骤所需的那样优异，因为可以应用LPCVD技术以在中间波导104上方形成第一波导101。当去除中间波导104上方的外包层102时，第一波导101可以用作蚀刻停止层。硅光子学工艺简单明了，并且仅包括4到5个掩模步骤。其可以毫无困难地传递到高级CMOS制造，因为有源设备是以III-V制造方式制造的，并且可以在更便宜的MEM制造中完成平面化/互联。
通过本发明，提出了一种新的耦合方案，其特别适合于III-V和/或Si和/或SiGe设备与SiN波导101的光耦合，而不会产生明显的光损耗。波导结构100被优化用于在具有低光学耦合损耗的III-V和/或Si和/或SiGe技术中将具有无源光学功能的SiN波导101耦合到有源设备。本发明的耦合方案与传统CMOS技术兼容。
已经结合作为实例的不同实施例以及实施方案描述了本发明。但本领域技术人员通过实践所请发明，研究附图、本公开以及独立权项，能够理解并获得其它变体。在权利要求以及描述中，术语“包括”不排除其它元件或步骤，且“一个”并不排除复数可能。单个元件或其它单元可满足权利要求书中所叙述的若干实体或项目的功能。在仅凭某些措施被记载在相互不同的从属权利要求书中这个单纯的事实并不意味着这些措施的结合不能在有利的实现方式中使用。

Claims (15)

1.一种光耦合波导结构(100)，其特征在于，包括：
第一波导(101)，嵌在折射率低于所述第一波导(101)的包层(102)中，
第二波导(103)，其折射率高于所述包层(102)，
中间波导(104)，其中所述第一波导(101)和所述第二波导(103)布置在所述中间波导(104)的同一侧(104u)，以通过所述中间波导(104)在所述第一波导(101)和所述第二波导(103)之间建立光耦合，
所述第一波导材料的折射率值小于或等于3。
2.根据权利要求1所述的波导结构(100)，其特征在于
所述第一波导(101)、所述第二波导(103)和所述中间波导(104)均包括锥形端(101e、103e、104e1、104e2)，所述第一波导(101)的锥形端(101e)面向所述中间波导(104)的第一锥形端(104e1)布置，用于在所述第一波导(101)与所述中间波导(104)之间建立光耦合；
所述中间波导(104)的第二锥形端(104e2)面向所述第二波导(103)的锥形端(103e)布置，用于在所述中间波导(104)与所述第二波导(103)之间建立光耦合。
3.根据权利要求1或2所述的波导结构(100)，其特征在于
使用绝缘体硅片晶圆衬底(105)的单晶层形成所述中间波导(104)，其中所述第一波导(101)和所述第二波导(103)布置在所述中间波导(104)的一侧，所述中间波导(104)与面向所述绝缘体硅片晶圆衬底(105)的一侧相对。
4.根据权利要求1至3之一所述的波导结构(100)，其特征在于
所述第一波导(101)由折射率为1.7或更高的材料制成，优选地，所述第一波导(101)由折射率在1.7至2.5范围内的材料制成。
5.根据权利要求1至4之一所述的波导结构(100)，其特征在于
所述第二波导(103)由III-V材料或不同III-V材料的组合制成。
6.根据权利要求1至5之一所述的波导结构(100)，其特征在于，所述第二波导(103)包括至少一个有源设备。
7.根据权利要求2至6之一所述的波导结构(100)，其特征在于
所述第一波导(101)的厚度(t1)在70nm至700nm范围内，所述第一波导(101)的所述锥形端(101e)在其最薄部分处的宽度(wt1)在100nm至2μm范围内。
8.根据权利要求2至7之一所述的波导结构(100)，其特征在于
所述中间波导(104)的厚度(t3)在200nm至500nm范围内，
所述中间波导(104)的所述第一锥形端(104e1)的宽度(wt3)小于150nm；
所述中间波导的所述第二锥形端(104e1)的宽度(wt4)在100nm至300nm范围内。
9.根据权利要求2至8之一所述的波导结构(100)，其特征在于
所述第二波导(103)的厚度(t2)在200nm至2μm范围内，所述第二波导(103)的所述锥形端(103e)在其最薄部分处的宽度(wt2)在150nm至500nm范围内。
10.一种用于制造光耦合波导结构(100)的方法(1000)，其特征在于，包括以下步骤：
形成(1001)绝缘体硅片晶圆衬底(105)，
在所述绝缘体硅片晶圆衬底(105)的薄硅层内形成(1002)中间波导(104)，
用包层(102)覆盖(1003)所述中间波导(104)并使所述包层(102)平面化，
在所述平面化的包层(102)的顶部形成(1004)第一波导(101)，其中所述包层(102)的折射率比所述第一波导材料的折射率低，
在所述第一波导(101)的图案化之前和/或之后对所述形成的第一波导(101)进行退火处理(1005)，
应用(1006)外包层材料(102c)用于嵌在所述第一波导(101)中，
局部去除(1007)所述中间波导(104)上方的所述外包层材料(102c)至厚度小于200nm；
在去除所述外包层材料(102o)的区域中形成(1008)第二波导(103)，其中所述第二波导(103)的折射率比所述外包层(102c)的折射率高。
11.根据权利要求10所述的方法，其特征在于
所述局部去除(1007)所述外包层材料(102c)的步骤通过在本身被局部去除之前局部使用所述第一波导材料作为蚀刻停止层来实现。
12.根据权利要求10或11所述的方法，其特征在于
所述第一波导层是低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)氮化硅层。
13.根据权利要求10至12之一所述的方法，其特征在于
所述第二波导(103)使用转印步骤形成。
14.根据权利要求10至13之一所述的方法，其特征在于
所述第二波导(103)通过接合合适的III-V材料的外延层形成。
15.根据权利要求10至14中任一权利要求所述的方法，其特征在于
在已经形成所述第二波导(103)之后应用对所述晶圆的进一步平面化步骤，
然后添加与在所述第二波导层中形成的任何有源设备的触点。
CN201680057295.3A 2015-10-09 2016-10-07 光耦合方案 Active CN108292012B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15189197.5 2015-10-09
EP15189197.5A EP3153899A1 (en) 2015-10-09 2015-10-09 Optical coupling scheme
PCT/EP2016/074032 WO2017060448A1 (en) 2015-10-09 2016-10-07 Optical coupling scheme

Publications (2)

Publication Number Publication Date
CN108292012A true CN108292012A (zh) 2018-07-17
CN108292012B CN108292012B (zh) 2021-11-19

Family

ID=54292699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680057295.3A Active CN108292012B (zh) 2015-10-09 2016-10-07 光耦合方案

Country Status (4)

Country Link
US (1) US10459166B2 (zh)
EP (1) EP3153899A1 (zh)
CN (1) CN108292012B (zh)
WO (1) WO2017060448A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108983352A (zh) * 2018-08-29 2018-12-11 南通赛勒光电科技有限公司 一种端面耦合器及其制备方法
CN109148619A (zh) * 2018-08-21 2019-01-04 南通赛勒光电科技有限公司 一种氮化硅耦合锗探测器结构及制备方法
CN111129202A (zh) * 2019-12-27 2020-05-08 武汉光谷信息光电子创新中心有限公司 一种光电探测器
CN111257722A (zh) * 2018-12-03 2020-06-09 财团法人工业技术研究院 光学测量装置与方法
TWI718561B (zh) * 2018-07-18 2021-02-11 美商格芯（美國）集成電路科技有限公司 包括具有場局限之波導彎件的結構、其製作方法及整合光學組件的系統
CN114153024A (zh) * 2020-09-07 2022-03-08 苏州旭创科技有限公司 光学组件、光子集成芯片及其耦合结构
CN114252954A (zh) * 2020-09-21 2022-03-29 格芯(美国)集成电路科技有限公司 异质光功率分配器/组合器
CN115857097A (zh) * 2023-02-21 2023-03-28 苏州旭创科技有限公司 阵列波导光栅
WO2023109695A1 (zh) * 2021-12-13 2023-06-22 上海曦智科技有限公司 波导结构及其制造方法、光子集成电路及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3053479B1 (fr) * 2016-06-30 2019-11-01 Stmicroelectronics (Crolles 2) Sas Region de jonction entre deux guides d'ondes et procede de fabrication associe
CN109642985B (zh) * 2016-07-13 2021-03-12 洛克利光子有限公司 模式转换器及其制造方法
IT201700047081A1 (it) * 2017-05-02 2018-11-02 St Microelectronics Srl Guida d'onda ottica, dispositivo di accoppiamento e procedimento corrispondenti
US10914892B2 (en) * 2018-10-18 2021-02-09 Cisco Technology, Inc. Germanium photodetector coupled to a waveguide
US10473858B1 (en) * 2019-02-08 2019-11-12 Finisar Corporation Waveguide routing configurations and methods
WO2020243692A1 (en) * 2019-05-31 2020-12-03 Arizona Board Of Regents On Behalf Of The University Of Arizona Chip-to-chip optical interconnection using high refractive index couplers
WO2020245988A1 (ja) * 2019-06-06 2020-12-10 日本電信電話株式会社 光モジュールおよびその製造方法
JP7144011B2 (ja) * 2019-07-25 2022-09-29 株式会社Sumco 光モジュールの製造方法及び光モジュール
US11067765B2 (en) 2019-11-27 2021-07-20 Cisco Technology, Inc. Evanescent coupling of photodiode with optical waveguide
US20230314707A1 (en) * 2020-08-27 2023-10-05 Rockley Photonics Limited Waveguide structure
US11409037B2 (en) * 2020-10-28 2022-08-09 Globalfoundries U.S. Inc. Enlarged waveguide for photonic integrated circuit without impacting interconnect layers
US11500151B2 (en) 2021-02-22 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
FR3131014A1 (fr) * 2021-12-17 2023-06-23 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication d’une puce photonique
CN115061235B (zh) * 2022-06-28 2023-08-25 南通先进通信技术研究院有限公司 一种适用于光通信和毫米波通信的InP基绝热导波系统
WO2024095457A1 (ja) * 2022-11-04 2024-05-10 日本電信電話株式会社 光デバイス

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173208A1 (en) * 2002-03-16 2003-09-18 Tao Pan Mode size converter for a planar waveguide
CN1752780A (zh) * 2004-09-20 2006-03-29 富士通株式会社 连接型光耦合器装置
US7221825B2 (en) * 2002-12-23 2007-05-22 The University Of Surrey Optical coupler
WO2009106139A1 (en) * 2008-02-29 2009-09-03 Pirelli & C. S.P.A. Optical mode transformer, in particular for coupling an optical fiber and a high-index contrast waveguide
CN101641622A (zh) * 2007-03-20 2010-02-03 日本电气株式会社 光波导和使用该光波导的光斑尺寸转换器
CN102621630A (zh) * 2001-10-30 2012-08-01 Hoya美国公司 使用光学功率横向传送的光学接合设备和方法
CN102944912A (zh) * 2012-11-22 2013-02-27 中国科学院半导体研究所 一种soi基三维交叉波导及其制作方法
CN103154791A (zh) * 2010-09-30 2013-06-12 阿尔卡特朗讯 包含掩埋异质结构半导体光学放大器和光电检测器的单片集成结构
TW201348768A (zh) * 2012-05-28 2013-12-01 Hon Hai Prec Ind Co Ltd 光學電路板及光電通訊模組
US20140153600A1 (en) * 2012-11-29 2014-06-05 Agency For Science, Technology And Research Optical Light Source
US8787712B2 (en) * 2010-12-29 2014-07-22 Socpra Sciences Et Genie S.E.C. Low loss directional coupling between highly dissimilar optical waveguides for high refractive index integrated photonic circuits
US20140233881A1 (en) * 2013-02-15 2014-08-21 Nec Corporation Optical waveguide, optical interposer and light source
US20150010266A1 (en) * 2013-07-03 2015-01-08 Cisco Technology, Inc. Photonic integration platform

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082235B2 (en) * 2001-09-10 2006-07-25 California Institute Of Technology Structure and method for coupling light between dissimilar waveguides
US20040240784A1 (en) * 2003-05-30 2004-12-02 General Electric Company Apparatus for coupling electromagnetic energy and method of making
CA2560845C (en) * 2004-03-24 2011-05-24 Sioptical, Inc. Optical crossover in thin silicon
US8106379B2 (en) 2006-04-26 2012-01-31 The Regents Of The University Of California Hybrid silicon evanescent photodetectors
EP2252907A1 (en) * 2008-02-29 2010-11-24 Pirelli & C. S.p.A. Optical mode transformer, in particular for coupling an optical fiber and a high-index contrast waveguide
US8615148B2 (en) * 2011-03-04 2013-12-24 Alcatel Lucent Optical coupler between planar multimode waveguides
EP2685297B1 (en) 2012-07-13 2017-12-06 Huawei Technologies Co., Ltd. A process for manufacturing a photonic circuit with active and passive structures
EP2924482B1 (en) * 2014-03-26 2017-12-20 Huawei Technologies Co., Ltd. Polarisation mode converter with an asymmetric silicon nitride waveguide
EP3091379B1 (en) * 2015-05-05 2020-12-02 Huawei Technologies Co., Ltd. Optical coupling scheme
KR101930369B1 (ko) * 2016-08-04 2018-12-18 국민대학교산학협력단 실리콘 벌크 기판을 활용한 광 인터커넥트 장치 및 광소자 집적 장치

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621630A (zh) * 2001-10-30 2012-08-01 Hoya美国公司 使用光学功率横向传送的光学接合设备和方法
US20030173208A1 (en) * 2002-03-16 2003-09-18 Tao Pan Mode size converter for a planar waveguide
US7221825B2 (en) * 2002-12-23 2007-05-22 The University Of Surrey Optical coupler
CN1752780A (zh) * 2004-09-20 2006-03-29 富士通株式会社 连接型光耦合器装置
CN101641622A (zh) * 2007-03-20 2010-02-03 日本电气株式会社 光波导和使用该光波导的光斑尺寸转换器
WO2009106139A1 (en) * 2008-02-29 2009-09-03 Pirelli & C. S.P.A. Optical mode transformer, in particular for coupling an optical fiber and a high-index contrast waveguide
CN103154791A (zh) * 2010-09-30 2013-06-12 阿尔卡特朗讯 包含掩埋异质结构半导体光学放大器和光电检测器的单片集成结构
US8787712B2 (en) * 2010-12-29 2014-07-22 Socpra Sciences Et Genie S.E.C. Low loss directional coupling between highly dissimilar optical waveguides for high refractive index integrated photonic circuits
TW201348768A (zh) * 2012-05-28 2013-12-01 Hon Hai Prec Ind Co Ltd 光學電路板及光電通訊模組
CN102944912A (zh) * 2012-11-22 2013-02-27 中国科学院半导体研究所 一种soi基三维交叉波导及其制作方法
US20140153600A1 (en) * 2012-11-29 2014-06-05 Agency For Science, Technology And Research Optical Light Source
US20140233881A1 (en) * 2013-02-15 2014-08-21 Nec Corporation Optical waveguide, optical interposer and light source
US20150010266A1 (en) * 2013-07-03 2015-01-08 Cisco Technology, Inc. Photonic integration platform

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718561B (zh) * 2018-07-18 2021-02-11 美商格芯（美國）集成電路科技有限公司 包括具有場局限之波導彎件的結構、其製作方法及整合光學組件的系統
CN109148619A (zh) * 2018-08-21 2019-01-04 南通赛勒光电科技有限公司 一种氮化硅耦合锗探测器结构及制备方法
CN109148619B (zh) * 2018-08-21 2020-08-07 南通赛勒光电科技有限公司 一种氮化硅耦合锗探测器结构及制备方法
CN108983352A (zh) * 2018-08-29 2018-12-11 南通赛勒光电科技有限公司 一种端面耦合器及其制备方法
CN111257722A (zh) * 2018-12-03 2020-06-09 财团法人工业技术研究院 光学测量装置与方法
CN111129202A (zh) * 2019-12-27 2020-05-08 武汉光谷信息光电子创新中心有限公司 一种光电探测器
CN111129202B (zh) * 2019-12-27 2021-07-06 武汉光谷信息光电子创新中心有限公司 一种光电探测器
CN114153024A (zh) * 2020-09-07 2022-03-08 苏州旭创科技有限公司 光学组件、光子集成芯片及其耦合结构
CN114252954A (zh) * 2020-09-21 2022-03-29 格芯(美国)集成电路科技有限公司 异质光功率分配器/组合器
CN114252954B (zh) * 2020-09-21 2024-02-27 格芯(美国)集成电路科技有限公司 异质光功率分配器/组合器
WO2023109695A1 (zh) * 2021-12-13 2023-06-22 上海曦智科技有限公司 波导结构及其制造方法、光子集成电路及其制造方法
CN115857097A (zh) * 2023-02-21 2023-03-28 苏州旭创科技有限公司 阵列波导光栅

Also Published As

Publication number Publication date
WO2017060448A1 (en) 2017-04-13
CN108292012B (zh) 2021-11-19
EP3153899A1 (en) 2017-04-12
US10459166B2 (en) 2019-10-29
US20180231714A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
CN108292012A (zh) 光耦合方案
JP6799035B2 (ja) 集積導波路カプラ
US20200243397A1 (en) Mode converter and method of fabricating thereof
US8000565B2 (en) Buried dual taper waveguide for passive alignment and photonic integration
US7738753B2 (en) CMOS compatible integrated dielectric optical waveguide coupler and fabrication
JP5773552B2 (ja) 光素子の製造方法及び光素子
US8750654B2 (en) Photonic integrated circuit having a waveguide-grating coupler
US10466415B2 (en) Semiconductor device and method of manufacturing the same
JP5761754B2 (ja) 光モジュールおよびその製造方法
WO2015143987A2 (en) Apparatus and method for an optical waveguide edge coupler for photonic integrated chips
US9435949B2 (en) Optical integrated circuit and manufacturing method thereof
CN113568105B (zh) 一种波导层间耦合结构及其制备方法
US10096971B2 (en) Hybrid semiconductor lasers
EP3035092B1 (en) Integrated semiconductor optical coupler.
US7546011B2 (en) Monolithically integrated optical devices with amorphous silicon arrayed waveguide gratings and InGaAsP gain
EP2648025A1 (en) A process for manufacturing a photonic circuit
JP2015087510A (ja) 光モジュールの作製方法
CN107275925A (zh) 激光芯片及其制备方法、光模块
CN115616703A (zh) 基于双层氮化硅结构的光栅耦合器及其制作方法
Ye et al. Monolithic integration of an InP-based 4× 25 GHz photodiode array to an O-band arrayed waveguide grating demultiplexer
CN111146681B (zh) 一种SiC基InP光子集成模块及其制备方法
JP7217464B2 (ja) 光モジュール及びその製造方法
JP2016206425A (ja) 光モジュールおよびその製造方法
Poon et al. Multilayer silicon nitride-on-silicon integrated photonic platforms
KR100563490B1 (ko) 결합 손실 온도 의존성을 억제한 실리카/폴리머하이브리드 광도파로를 이용한 광소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant