JP5761754B2 - 光モジュールおよびその製造方法 - Google Patents
光モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP5761754B2 JP5761754B2 JP2011221548A JP2011221548A JP5761754B2 JP 5761754 B2 JP5761754 B2 JP 5761754B2 JP 2011221548 A JP2011221548 A JP 2011221548A JP 2011221548 A JP2011221548 A JP 2011221548A JP 5761754 B2 JP5761754 B2 JP 5761754B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- pattern
- core
- germanium
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims description 128
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 232
- 229910052710 silicon Inorganic materials 0.000 claims description 156
- 239000010703 silicon Substances 0.000 claims description 156
- 229910052732 germanium Inorganic materials 0.000 claims description 137
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 137
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 135
- 239000010453 quartz Substances 0.000 claims description 81
- 238000005253 cladding Methods 0.000 claims description 54
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 42
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 22
- 230000010354 integration Effects 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000003685 thermal hair damage Effects 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Description
本発明は、光通信分野において使用される、光導波路素子とフォトダイオードとを備える光モジュールおよびその製造方法に関するものである。
高速大容量光通信システムの構築に向け、低消費電力，省スペース，低コストの観点から光通信デバイスの集積化が進んでいる。例えば、可変光減衰器(Variable optical attenuator:ＶＯＡ)、光強度モニタ用フォトダイオード(Photo diode:ＰＤ)、波長合分波用アレイ導波路回折格子(Arrayed-waveguide grating:ＡＷＧ)を集積したＶＭＵＸ／ＤＥＭＵＸ(variable attenuator multi/demultiplexer)は、近年の光通信ネットワーク構築において重要なデバイスとなっている。
例えば、ＶＭＵＸ／ＤＥＭＵＸは、これまでに、低損失および高信頼性などの優れた特性を有する石英系光導波路プラットフォーム上で開発され、ワンチップ集積も実現されている。この中で、ＡＷＧおよびＶＯＡは、石英系導波路で実現され、フォトダイオードは、ＩｎＧａＡｓなどの化合物半導体で作製され、石英系光導波路プラットフォーム上に作製したＡＷＧとＶＯＡの集積デバイスに、別に作製したフォトダイオードを実装することで、ＶＭＵＸ／ＤＥＭＵＸデバイスのワンチップ集積が実現されている（特許文献１参照）。
しかしながら、石英系光導波路デバイスとフォトダイオードのワンチップ集積には、以下のような課題があった。まず、ＩｎＧａＡｓなどの化合物半導体で作られるフォトダイオードは、シリコン基板上に作られる石英系光導波路と作製プロセスが整合しない。このため、フォトダイオードは基板上にモノリシック集積できず、ワンチップ化するためには、フォトダイオードを別に作製し、ＡＷＧとＶＯＡなどを構成する石英系導波路デバイスチップに実装する必要があった。
通信容量増大にともない波長多重分割（ＷＤＭ）システムで必要とされる波長チャンネル数が増加していくと、波長チャンネル数と同数のフォトダイオードが必要となる。このため、上述したような実装集積では、小型集積は難しくフォトダイオード数の増加とともにチップサイズが大きくなるという問題があった。またフォトダイオード数が増加すると、実装集積が難しくなるため製造コストが増加するという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、石英系光導波路デバイスとフォトダイオードとが、同一基板上にモノリシックに集積できるようにすることを目的とする。
本発明に係る光モジュールの製造方法は、ゲルマニウムフォトダイオード、シリコンコアからなるシリコン光導波路、石英コアからなる石英光導波路がこれらの順に接続した光モジュールの製造方法であって、シリコン基板の上にＳｉＯ2からなる下部クラッド層を形成する工程と、下部クラッド層の上にシリコン層を形成する工程と、シリコン層をパターニングして第１領域に下部シリコンパターンを形成するとともに、第１領域に連続する第２領域にシリコンコアを形成する工程と、下部シリコンパターンおよびシリコンコアを覆って下部クラッド層の上に、ＳｉＯ2より酸素の組成比が少ない酸化シリコン層を形成する工程と、酸化シリコン層の下部シリコンパターンの上部に開口部を形成する工程と、酸化シリコン層を選択成長マスクとして開口部の底部の下部シリコンパターンの上にゲルマニウムを選択的に成長してゲルマニウムパターンを形成し、下部シリコンパターンおよびゲルマニウムパターンよりなるゲルマニウムフォトダイオードを形成する工程と、酸化シリコン層をパターニングすることで第２領域の一部から第２領域に連続する第３領域にかけて石英コアを形成する工程と、ゲルマニウムフォトダイオード，シリコンコア，および石英コアの上にＳｉＯ2からなる上部クラッド層を形成する工程とを少なくとも備える。
また、本発明の他の光モジュールの製造方法は、ゲルマニウムフォトダイオード、シリコンコアからなるシリコン光導波路、石英コアからなる石英光導波路がこれらの順に接続した光モジュールの製造方法であって、シリコン基板の上にＳｉＯ2からなる下部クラッド層を形成する工程と、下部クラッド層の上にシリコン層を形成する工程と、シリコン層をパターニングして第１領域に下部シリコンパターンを形成するとともに、第１領域に連続する第２領域にシリコンコアを形成する工程と、下部シリコンパターンおよびシリコンコアを覆って下部クラッド層の上に、ＳｉＯ2からなる選択成長マスクを形成する工程と、選択成長マスクの下部シリコンパターンの上部に開口部を形成する工程と、選択成長マスクの開口部の底部の下部シリコンパターンの上にゲルマニウムを選択的に成長してゲルマニウムパターンを形成し、下部シリコンパターンおよびゲルマニウムパターンよりなるゲルマニウムフォトダイオードを形成する工程と、選択成長マスクをエッチングして薄くしてシリコンコアおよび前記ゲルマニウムパターンの側面を覆う保護膜を形成する工程と、保護膜の上にＳｉＯ2より酸素の組成比が少ない酸化シリコン層を形成する工程と、酸化シリコン層をパターニングすることで第２領域の一部から第２領域に連続する第３領域にかけて石英コアを形成する工程と、ゲルマニウムフォトダイオード，シリコンコア，および石英コアの上にＳｉＯ2からなる上部クラッド層を形成する工程とを少なくとも備える。
本発明の光モジュールは、上記光モジュールの製造方法によって製造された光モジュールであって、シリコン基板と、シリコン基板の上に形成されたＳｉＯ2からなる下部クラッド層と、下部クラッド層の上の第１領域に形成されたゲルマニウムフォトダイオードと、下部クラッド層の上の第１領域に連続する第２領域に形成されたシリコンコアと、第２領域の一部から第２領域に連続する第３領域にかけて形成された石英コアと、ゲルマニウムフォトダイオード，シリコンコア，および石英コアの上に形成されたＳｉＯ2からなる上部クラッド層とを備え、ゲルマニウムフォトダイオードは、シリコンコアに連続して形成された下部シリコンパターンと、下部シリコンパターンの上に形成されたゲルマニウムパターンとから構成され、ゲルマニウムフォトダイオード、シリコンコアからなるシリコン光導波路、石英コアからなる石英光導波路がこれらの順に接続した状態に形成され、石英コアは、ゲルマニウムパターンの形成に用いたＳｉＯ2より酸素の組成比が少ない酸化シリコンよりなる選択成長マスクをパターニングすることで形成されている。
また、本発明の他の光モジュールは、上記光モジュールの製造方法によって製造された光モジュールであって、シリコン基板と、シリコン基板の上に形成されたＳｉＯ2からなる下部クラッド層と、下部クラッド層の上の第１領域に形成されたゲルマニウムフォトダイオードと、下部クラッド層の上の第１領域に連続する第２領域に形成されたシリコンコアと、シリコンコアを覆うＳｉＯ2からなる保護膜と、第２領域の一部から第２領域に連続する第３領域にかけて形成された石英コアと、ゲルマニウムフォトダイオード，シリコンコア，および石英コアの上に形成されたＳｉＯ2からなる上部クラッド層とを備え、ゲルマニウムフォトダイオードは、シリコンコアに連続して形成された下部シリコンパターンと、下部シリコンパターンの上に形成されたゲルマニウムパターンとから構成され、ゲルマニウムフォトダイオード、シリコンコアからなるシリコン光導波路、石英コアからなる石英光導波路がこれらの順に接続した状態に形成され、保護膜は、ゲルマニウムパターンの形成に用いた選択成長マスクを薄層化することで形成されてゲルマニウムパターンの側面を覆っている。
以上説明したことにより、本発明によれば、石英系光導波路デバイスとフォトダイオードとが、同一基板上にモノリシックに集積できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
［実施の形態１］
はじめに、本発明の実施の形態１における光モジュールについて図１を用いて説明する。図１は、本発明の実施の形態１における光モジュールの構成を示す断面図（ａ）および平面図（ｂ）である。
はじめに、本発明の実施の形態１における光モジュールについて図１を用いて説明する。図１は、本発明の実施の形態１における光モジュールの構成を示す断面図（ａ）および平面図（ｂ）である。
この光モジュールは、シリコン基板１００と、シリコン基板１００の上に形成されたＳｉＯ2からなる下部クラッド層１０１と、下部クラッド層１０１の上の第１領域１１０に形成されたゲルマニウムフォトダイオード１１０ａと、下部クラッド層１０１の上の第１領域１１０に連続する第２領域１２０に形成されたシリコンコア１２１と、第２領域１２０の一部から第２領域１２０に連続する第３領域１３０にかけて形成された石英コア１３１とを備える。また、ゲルマニウムフォトダイオード１１０ａ，シリコンコア１２１，および石英コア１３１の上に形成されたＳｉＯ2からなる上部クラッド層１０３を備える。
例えば、下部クラッド層１０１は、層厚３μｍ程度に形成され、上部クラッド層１０３は、層厚５μｍ程度に形成されている。また、シリコンコア１２１は、断面が幅３００〜６００ｎｍ，高さ２００〜３００ｎｍ程度に形成されている。石英コア１３１は、断面が幅３μｍ、高さ３μｍ程度に形成されている。また、シリコンコア１２１による第２領域１２０のシリコン光導波路は、導波路長が２００〜５００ｎｍ程度とされている。
ゲルマニウムフォトダイオード１１０ａは、シリコンコア１２１に連続して形成された第１導電型の下部シリコンパターン１１１と、下部シリコンパターン１１１の上に形成されたｉ型の第１ゲルマニウムパターン１１２および第２導電型の第２ゲルマニウムパターン１１３と、第２ゲルマニウムパターン１１３の上に形成された第２導電型の上部シリコンパターン１１４とから構成されている。例えば、第１導電型はｐ型とし、第２導電型はｎ型とすればよい。
第１ゲルマニウムパターン１１２および第２ゲルマニウムパターン１１３は、全体の厚さが１μｍ程度とされている。また、ゲルマニウムフォトダイオード１１０ａは、平面視で１０×５０μｍ程度の矩形に形成されている。なお、第１ゲルマニウムパターン１１２および第２ゲルマニウムパターン１１３は、ノンドープの状態（ｉ型）で一体に形成してもよい。
上述した光モジュールは、ゲルマニウムフォトダイオード１１０ａ、シリコンコア１２１からなるシリコン導波路、石英コア１３１からなる石英光導波路がこれらの順に接続した状態に、シリコン基板１００の上にモノリシックに形成されている。また、石英コア１３１は、ＳｉＯ2より酸素の組成比が少ない酸化シリコンよりなるゲルマニウムパターンの形成に用いた選択成長マスク１０２をパターニングすることで形成されている。
なお、第２領域１２０の途中から第１領域１１０の、シリコンコア１２１の上部の選択成長マスク１０２は、シリコンコア１２１に対して上側のクラッドとして機能する。また、図示していないが、上部クラッド層１０３および選択成長マスク１０２を貫通して下部シリコンパターン１１１に接続するコンタクト配線と、上部クラッド層１０３を貫通して上部シリコンパターン１１４に接続するコンタクト配線とを備える。
この光モジュールでは、まず、石英コア１３１による第３領域１３０の石英光導波路を導波してきた光を、シリコンコア１２１が石英コア１３１で覆われている領域において、より高い屈折率のシリコンコア１２１よりなるシリコン光導波路へ移行させることができる。次いで、このシリコン光導波路を導波する光は、シリコンコア１２１に連続する下部シリコンパターン１１１の上の、さらに屈折率の高い第１ゲルマニウムパターン１１２へ吸収させることができる。このように、石英光導波路を導波してきた光を、ゲルマニウムフォトダイオード１１０ａで光電変換させることができる。ゲルマニウムは通信波長帯である１．３〜１．６μｍに高い受光感度を持つため、石英光導波路デバイスとゲルマニウムフォトダイオードの同一基板上へのモノリシック集積は、小型で高機能を持たせた通信用光モジュールの実現に非常に有効である。
次に、本発明の実施の形態１における光モジュールの製造方法について、図２Ａ〜図２Ｈを用いて説明する。図２Ａ〜図２Ｈは、本発明の実施の形態１における光モジュールの製造方法を説明する各工程における状態を示す構成図である。図２Ａ〜図２Ｇおよび図２Ｈの（ａ）は、断面を示し、図２Ｈの（ｂ）は平面を示している。
まず、図２Ａに示すように、シリコン基板１００の上にＳｉＯ2からなる下部クラッド層１０１を形成し、下部クラッド層１０１の上にシリコン層２０１を形成する。これは、よく知られたＳＯＩ（Silicon on Insulator）基板を用いることで得られる。ＳＯＩ基板は、シリコン基部の上に埋め込み絶縁層を介して表面シリコン層が形成されている基板である。シリコン基部がシリコン基板１００となり、埋め込み絶縁層が下部クラッド層１０１となり、表面シリコン層がシリコン層２０１となる。
次に、シリコン層２０１をパターニングし、図２Ｂに示すように、下部シリコンパターン１１１およびシリコンコア１２１を形成する。下部シリコンパターン１１１およびシリコンコア１２１は、連続して一体に形成する。例えば、よく知られたフォトリソグラフィーにより形成したマスクパターンを用い、エッチング技術により選択的にエッチングすることで、上記各パターンが形成できる。なお、パターン形成後に、マスクパターンは除去する。また、選択的なイオン注入などにより、下部シリコンパターン１１１に不純物を導入して第１導電型とする。例えば、ｐ型とすればよい。
次に、下部シリコンパターン１１１およびシリコンコア１２１を覆って下部クラッド層１０１の上に、ＳｉＯ2より酸素の組成比が少ない酸化シリコン層を形成する。例えば、プラズマＣＶＤ法により、酸化シリコン層を形成すればよい。次に、酸化シリコン層の下部シリコンパターン１１１の上部に開口部１０２ａを形成することで、図２Ｃに示すように、選択成長マスク１０２を形成する。
例えば、よく知られたフォトリソグラフィーにより形成したマスクパターンを用い、エッチング技術により選択的にエッチングすることで、開口部１０２ａが形成できる。開口部１０２ａは、酸化シリコン層（選択成長マスク１０２）を貫通して形成する。なお、開口部１０２ａを形成した後に、マスクパターンは除去する。
次に、図２Ｄに示すように、選択成長マスク１０２を用い、開口部１０２ａの底部の下部シリコンパターン１１１の上にゲルマニウムを選択的に成長してゲルマニウムパターン２０２を形成する。例えば、ＧｅＨ4をソースガスとした熱ＣＶＤ法により、基板温度条件６００℃でゲルマニウムを堆積することで、開口部１０２ａ内に露出している下部シリコンパターン１１１の上面に、選択的にゲルマニウムを堆積することができる。この選択成長では、選択成長マスク１０２の上には、ゲルマニウムが堆積しない。
次に、図２Ｅに示すように、ゲルマニウムパターン２０２の部分を含めて選択成長マスク１０２の上に、シリコン層２０３を形成する。次に、イオン注入によりシリコン層２０３に不純物を導入し、第２導電型とする。例えば、ｎ型とする。このとき、ゲルマニウムパターン２０２の一部にまで上記不純物を導入し、図２Ｆに示すように、第１ゲルマニウムパターン１１２およびｎ型の第２ゲルマニウムパターン１１３を形成する。例えば、イオン注入におけるイオンエネルギーを制御することで、第２導電型となる第２ゲルマニウムパターン１１３の厚さを変化させることができる。このように、第１ゲルマニウムパターン１１２と第２ゲルマニウムパターン１１３との厚さを変化させることで、ゲルマニウムフォトダイオード１１０ａの特性を変えることができる。
次に、シリコン層２０３をパターニングすることで、図２Ｇに示すように、第２ゲルマニウムパターン１１３の上に第２導電型の上部シリコンパターン１１４を形成する。これにより、下部シリコンパターン１１１，第１ゲルマニウムパターン１１２，第２ゲルマニウムパターン１１３，および上部シリコンパターン１１４よりなるゲルマニウムフォトダイオード１１０ａが形成される。なお、上部シリコンパターン１１４は必要なものではない。下部シリコンパターン１１１，第１ゲルマニウムパターン１１２，および第２ゲルマニウムパターン１１３の構成でも、ｐｉｎ構造となり、フォトダイオードとして機能する。この場合、第２ゲルマニウムパターン１１３に電極を接続することになる。
次に、図２Ｈに示すように、選択成長マスク１０２をパターニングすることで第２領域１２０の一部から第２領域１２０に連続する第３領域１３０にかけて石英コア１３１を形成する。例えば、よく知られたフォトリソグラフィーにより形成したマスクパターンを用い、エッチング技術により選択成長マスク１０２を選択的にエッチングすることで、石英コア１３１を形成すればよい。
また、ゲルマニウムフォトダイオード１１０ａ，シリコンコア１２１，および石英コア１３１の上にＳｉＯ2からなる上部クラッド層１０３を形成する。上部クラッド層１０３の形成では、既に形成されているゲルマニウムフォトダイオード１１０ａに熱的な損傷を与えないために、膜形成温度の条件を３００℃以下とすることが重要となる。例えば、ＥＣＲプラズマを用いたＣＶＤ法によれば、上述した条件を満たしてＳｉＯ2を堆積し、上部クラッド層１０３が形成できる。
以上のことにより、ゲルマニウムフォトダイオード１１０ａ，シリコンコア１２１からなるシリコン導波路、石英コア１３１からなる石英光導波路がこれらの順に接続した状態となる。この後、図示していないが、上部クラッド層１０３および選択成長マスク１０２を貫通して下部シリコンパターン１１１に接続するコンタクト配線と、上部クラッド層１０３を貫通して上部シリコンパターン１１４に接続するコンタクト配線とを形成する。
本実施の形態によれば、ゲルマニウムからフォトダイオードを構成しているので、後からフォトダイオードを実装することなく、石英系光導波路デバイスとフォトダイオードとが、同一基板上にモノリシックに集積できる。また、実施の形態１では、ゲルマニウムの選択成長に用いた選択成長マスク１０２を用い、この一部を加工して石英コア１３１とし、また、他の部分は残してシリコンコア１２１のクラッドとして用いている。
このため、選択成長マスクを除去して新たに石英コアとなる材料の層を形成し、この層をパターニングするなどの工程を省略することができ、工程をより簡略にすることができる。また、選択成長マスクを形成した後に、これを除去してシリコンコア１２１や、シリコン光導波路の領域の下部クラッド層１０１を露出させることがないので、これらに対する損傷の発生が抑制できるようになる。
なお、選択成長マスク１０２は石英コア１３１として機能する屈折率にすることが重要となる。このため、選択成長マスク１０２は、ＳｉＯ2より酸素の組成比が少ない酸化シリコンより構成している。例えば、ＳｉＯ2に対してある程度シリコンリッチとしたＳｉＯxとすることで、屈折率を１．５１５とすることができる。このＳｉＯxであれば、ＳｉＯ2と同様に、ゲルマニウムの選択成長マスクとして機能する。
［実施の形態２］
次に、実施の形態２における光モジュールについて図３を用いて説明する。図３は、本発明の実施の形態２における光モジュールの構成を示す断面図（ａ）および平面図（ｂ）である。
次に、実施の形態２における光モジュールについて図３を用いて説明する。図３は、本発明の実施の形態２における光モジュールの構成を示す断面図（ａ）および平面図（ｂ）である。
この光モジュールは、シリコン基板３００と、シリコン基板３００の上に形成されたＳｉＯ2からなる下部クラッド層３０１と、下部クラッド層３０１の上の第１領域３１０に形成されたゲルマニウムフォトダイオード３１０ａと、下部クラッド層３０１の上の第１領域３１０に連続する第２領域３２０に形成されたシリコンコア３２１とを備える。また、シリコンコア３２１を覆うＳｉＯ2からなる保護膜３０２と、第２領域３２０の一部から第２領域３２０に連続する第３領域にかけて形成された石英コア３３１とを備える。また、ゲルマニウムフォトダイオード３１０ａ，シリコンコア３２１，および石英コア３３１の上に形成されたＳｉＯ2からなる上部クラッド層３０３を備える。
例えば、下部クラッド層３０１は、層厚３μｍ程度に形成され、上部クラッド層３０３は、６μｍ程度に形成されている。また、シリコンコア３２１は、断面が幅３００〜６００ｎｍ，高さ２００〜３００ｎｍ程度に形成されている。石英コア３３１は、ＳｉＯ2より酸素の組成比が少ない酸化シリコンから構成され、断面が幅３μｍ、高さ３μｍ程度に形成されている。また、シリコンコア３２１による第２領域３２０のシリコン光導波路は、導波路長が２００〜５００ｎｍ程度とされている。
ゲルマニウムフォトダイオード３１０ａは、シリコンコア３２１に連続して形成された第１導電型の下部シリコンパターン３１１と、下部シリコンパターン３１１の上に形成されたゲルマニウムパターン３１２と、ゲルマニウムパターン３１２の上に形成された第２導電型の上部シリコンパターン３１３とから構成されている。例えば、下部シリコンパターン３１１は、ｐ型とされ、上部シリコンパターン３１３は、ｎ型とされていればよい。ゲルマニウムパターン３１２は、ｉ型とされ、厚さ１μｍ程度とされている。また、ゲルマニウムフォトダイオード３１０ａは、平面視で１０×５０μｍ程度の矩形に形成されている。なお、ゲルマニウムパターン３１２は、下部シリコンパターン３１１側のｉ型の部分と、上部シリコンパターン３１３側のｎ型の部分との２層構造としてもよい。
上述した光モジュールは、ゲルマニウムフォトダイオード３１０ａ、第２領域３２０におけるシリコンコア３２１からなるシリコン光導波路、第２領域３２０の途中から第３領域３３０にかけての石英コア３３１からなる石英光導波路がこれらの順に接続した状態に、シリコン基板３００の上にモノリシックに形成されている。また、保護膜３０２は、ゲルマニウムパターン３１２の形成に用いた選択成長マスクを薄層化することで形成されている。
なお、図示していないが、上部クラッド層３０３および保護膜３０２を貫通して下部シリコンパターン３１１に接続するコンタクト配線と、上部クラッド層３０３を貫通して上部シリコンパターン３１３に接続するコンタクト配線とを備える。
この光モジュールでは、まず、石英コア３３１による第３領域３３０の石英光導波路を導波してきた光を、シリコンコア３２１が石英コア３３１で覆われている領域において、より高い屈折率のシリコンコア３２１よりなるシリコン光導波路へ移行させることができる。次いで、このシリコン光導波路を導波する光は、シリコンコア３２１に連続する下部シリコンパターン３１１の上の、さらに屈折率の高いゲルマニウムパターン３１２へ吸収させることができる。
このように、石英光導波路を導波してきた光を、ゲルマニウムフォトダイオード３１０ａで光電変換させることができる。ここで、石英コア３３１で覆われている領域のシリコンコア３２１を、第３領域３３０の側に行くほど、平面視で先細りとすることで、より高い効率で光結合させることができる。例えば、シリコンコア３２１の第３領域３３０側の先端の幅が、８０ｎｍ程度となる先細り形状とすればよい。
次に、本発明の実施の形態２における光モジュールの製造方法について、図４Ａ〜図４Ｊを用いて説明する。図４Ａ〜図４Ｊは、本発明の実施の形態２における光モジュールの製造方法を説明する各工程における状態を示す構成図であり、断面を模式的に示している。
まず、図４Ａに示すように、シリコン基板３００の上にＳｉＯ2からなる下部クラッド層３０１を形成し、下部クラッド層３０１の上にシリコン層４０１を形成する。これは、よく知られたＳＯＩ基板を用いることで得られる。ＳＯＩ基板は、シリコン基部の上に埋め込み絶縁層を介して表面シリコン層が形成されている基板である。シリコン基部がシリコン基板３００となり、埋め込み絶縁層が下部クラッド層３０１となり、表面シリコン層がシリコン層４０１となる。
次に、シリコン層４０１をパターニングし、図４Ｂに示すように、下部シリコンパターン３１１およびシリコンコア３２１を形成する。下部シリコンパターン３１１およびシリコンコア３２１は、連続して一体に形成する。例えば、よく知られたフォトリソグラフィーにより形成したマスクパターンを用い、エッチング技術により選択的にエッチングすることで、上記各パターンが形成できる。なお、パターン形成後に、マスクパターンは除去する。また、選択的なイオン注入などにより、下部シリコンパターン３１１に不純物を導入して第１導電型とする。例えば、ｐ型とすればよい。
次に、下部シリコンパターン３１１およびシリコンコア３２１を覆って下部クラッド層３０１の上に、ＳｉＯ2からなる酸化シリコン層を形成する。例えば、プラズマＣＶＤ法により、酸化シリコン層を形成すればよい。次に、酸化シリコン層の下部シリコンパターン３１１の上部に開口部４０２ａを形成することで、図４Ｃに示すように、選択成長マスク４０２を形成する。
例えば、よく知られたフォトリソグラフィーにより形成したマスクパターンを用い、エッチング技術により選択的にエッチングすることで、開口部４０２ａが形成できる。開口部４０２ａは、酸化シリコン層（選択成長マスク４０２）を貫通して形成する。なお、開口部４０２ａを形成した後に、マスクパターンは除去する。
次に、図４Ｄに示すように、選択成長マスク４０２を用い、開口部４０２ａの底部の下部シリコンパターン３１１の上にゲルマニウムを選択的に成長し、ゲルマニウムパターン３１２を形成する。例えば、ＧｅＨ4をソースガスとした熱ＣＶＤ法により、基板温度条件６００℃でゲルマニウムを堆積することで、開口部４０２ａ内に露出している下部シリコンパターン３１１の上面に、選択的にゲルマニウムを堆積することができる。この選択成長では、選択成長マスク４０２の上には、ゲルマニウムが堆積しない。
次に、図４Ｅに示すように、ゲルマニウムパターン３１２の部分を含めて選択成長マスク４０２の上に、シリコン層４０３を形成する。次に、イオン注入によりシリコン層４０３に不純物を導入し、第２導電型とする。例えば、ｎ型とする。
次に、シリコン層４０３をパターニングすることで、図４Ｆに示すように、ゲルマニウムパターン３１２の上に第２導電型の上部シリコンパターン３１３を形成する。これにより、下部シリコンパターン３１１，ゲルマニウムパターン３１２，および上部シリコンパターン３１３よりなるゲルマニウムフォトダイオード３１０ａが形成される。
次に、図４Ｇに示すように、選択成長マスク４０２を薄層化することで、シリコンコア３２１を覆う保護膜３０２を形成する。例えば、酸化シリコンを選択的にエッチングする公知のドライエッチング法により選択的に酸化シリコンをエッチングすることで、上部シリコンパターン３１３およびゲルマニウムパターン３１２をエッチングすることなく、選択成長マスク４０２を薄層化すればよい。ここで、上部シリコンパターン３１３の平面視の面積を、ゲルマニウムパターン３１２より大きくしておくことで、上記エッチングによりゲルマニウムパターン３１２の側面を覆って保護する側壁３０２ａが形成できる。また、所定のマスクパターンを用いることで、上部シリコンパターン３１３およびゲルマニウムパターン３１２をエッチングすることなく、選択成長マスク４０２をエッチングしてもよい。
次に、図４Ｈに示すように、保護膜３０２を形成した下部クラッド層３０１の上に、ＳｉＯ2より酸素の組成比が少ない酸化シリコン層４０４を形成する。例えば、プラズマＣＶＤ法により、酸素の組成比が少ない酸化シリコン層４０４を形成すればよい。ここで、酸化シリコン層４０４の形成では、既に形成されているゲルマニウムフォトダイオード３１０ａに熱的な損傷を与えないために、膜形成温度の条件を３００℃以下とすることが重要となる。例えば、ＥＣＲプラズマを用いたＣＶＤ法によれば、上述した条件を満たして酸化シリコンを堆積し、酸化シリコン層４０４が形成できる。
次に、図４Ｉに示すように、酸化シリコン層４０４をパターニングすることで石英コア３３１を形成する。例えば、よく知られたフォトリソグラフィーにより形成したマスクパターンを用い、エッチング技術により選択的にエッチングすることで、石英コア３３１が形成できる。なお、このエッチングにおいても、上部シリコンパターン３１３はマスクパターンとして機能し、ゲルマニウムパターン３１２の側面に側壁３０２ａが形成された状態は維持される。マスクパターンは、石英コア３３１を形成した後に除去する。
次に、図４Ｊに示すように、ゲルマニウムフォトダイオード３１０ａ，シリコンコア３２１，および石英コア３３１の上にＳｉＯ2からなる上部クラッド層３０３を形成する。なお、上部クラッド層３０３の形成においても、既に形成されているゲルマニウムフォトダイオード３１０ａに熱的な損傷を与えないために、膜形成温度の条件を３００℃以下とすることが重要となる。例えば、ＥＣＲプラズマを用いたＣＶＤ法によれば、上述した条件を満たしてＳｉＯ2を堆積し、上部クラッド層３０３が形成できる。
以上の上部クラッド層３０３の形成により、ゲルマニウムフォトダイオード３１０ａ，シリコンコア３２１からなるシリコン導波路、石英コア３３１からなる石英光導波路がこれらの順に接続した状態となる。この後、図示していないが、上部クラッド層３０３および保護膜３０２を貫通して下部シリコンパターン３１１に接続するコンタクト配線と、上部クラッド層３０３を貫通して上部シリコンパターン３１３に接続するコンタクト配線とを形成する。
実施の形態２によれば、ゲルマニウムからフォトダイオードを構成しているので、後からフォトダイオードを実装することなく、石英系光導波路デバイスとフォトダイオードとが、同一基板上にモノリシックに集積できる。また、実施の形態２では、ゲルマニウムの選択成長に用いた選択成長マスク４０２を薄層化して保護膜３０２を形成している。保護膜３０２は、ＳｉＯ2から構成しており、シリコンコア３２１に対してクラッドとして機能させることができる。
このため、選択成長マスク４０２を形成した後に、これを除去してシリコンコア３２１およびシリコン光導波路の領域の下部クラッド層３０１を露出させることがないので、これらに対する損傷の発生が抑制できるようになる。ただし、シリコンコア３２１および下部クラッド層３０１に対して損傷を与えることなく、選択成長マスクが除去でき、また石英コア３３１が形成できる場合、選択成長マスクを全て除去してもよい。
なお、石英コア３３１は、ＳｉＯ2より酸素の組成比が少ない酸化シリコンより構成している。例えば、ＳｉＯ2に対してある程度シリコンリッチとしたＳｉＯxとすることで、屈折率を１．５１５とすることができる。
次に、実際に作製した実施の形態２における光モジュールの観察結果について説明する。図５は、１６チャンネルのＡＷＧを集積した実施の形態２の光モジュールの光学顕微鏡写真である。図５の（ｂ）は、図５の（ａ）の部分拡大である。ＡＷＧは、ＳｉＯx膜をコアとした石英光導波路で作製され、１６チャンネル全てにおいて、図５の（ｂ）に示すように、石英光導波路５０１の出力端にシリコン光導波路５０２を介してゲルマニウムフォトダイオード５０３が接続されている。また、ゲルマニウムフォトダイオード５０３には、電極５０４が接続されている。ここで、ＡＷＧを構成する石英光導波路は、比屈折率差（Δ）が約３％で、断面が３ｍ×３ｍの矩形のコアを有する光導波路であり、シリコン光導波路５０３は、幅６００ｎｍ、高さ２００ｎｍ、スラブ厚１００ｎｍのリブ型コアを有する光導波路である。
石英光導波路とシリコン光導波路の接続部において、石英光導波路側のシリコンコアを先端幅が８０ｎｍとなる長さが３００ｍのテーパ形状とすることで、石英光導波路からの光を低損失でシリコン光導波路に移行するようにしている。ゲルマニウムフォトダイオードは、平面視１０×３０μｍ程度の矩形とし、光吸収層となるゲルマニウムパターンの厚さは１μｍ程度とした。
図５に示すように、本発明の光モジュールによれば、石英光導波路とゲルマニウムフォトダイオードを同一基板上にモノリシック集積でき、フォトダイオードを出力光導波路のすぐそばに配置できるため、フォトダイオードを付加したことでデバイスサイズが特に大きくなることはないことがわかる。また、この方法によればモノリシック集積で作れるので、図５に示すように、複数のフォトダイオードの集積が必要な場合でも作製は容易で、作製工程も増えることはなく、チャンネル数が増加しても製造コストが増加することはない。
図６は、図５を用いて説明した光モジュールにおいて、ＡＷＧから透過してきた光強度を、各シリコン光導波路を介して接続されたゲルマニウムフォトダイオードで受光した結果を示す特性図である。石英光導波路で作られたＡＷＧの分波特性が、同一基板上にモノリシック集積したゲルマニウムフォトダイオードで測定できることが確認できた。
以上に説明したように、本発明によれば、石英系光導波路とゲルマニウムフォトダイオードとの同一基板上へのモノリシック集積化が可能となり、場所や数に制限なくフォトダイオードを配置できるので、小型で高性能なフォトダイオード付き光モジュールが実現できるという優れた効果が得られる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、ＣＶＤ法で堆積する酸化シリコン膜により上部クラッド層を構成したが、これに限るものではない。例えば、スパッタ法で堆積することで、クラッド層を形成してもよい。スパッタ法によっても、酸化シリコン膜を形成することができる。
また、下部クラッド層は、ＳＯＩ基板を利用するものではなく、堆積することにより形成してもよい。また、コアは、単結晶シリコンに限るものではなく、多結晶シリコン、アモルファスシリコンであってもよいことはいうまでもない。
１００…シリコン基板、１０１…下部クラッド層、１０２…選択成長マスク、１０３…上部クラッド層、１１０…第１領域、１１０ａ…ゲルマニウムフォトダイオード、１１１…下部シリコンパターン、１１２…第１ゲルマニウムパターン、１１３…第２ゲルマニウムパターン、１１４…上部シリコンパターン、１２０…第２領域、１２１…シリコンコア、１３０…第３領域、１３１…石英コア。
Claims (4)
- ゲルマニウムフォトダイオード、シリコンコアからなるシリコン光導波路、石英コアからなる石英光導波路がこれらの順に接続した光モジュールの製造方法であって、
シリコン基板の上にＳｉＯ2からなる下部クラッド層を形成する工程と、
前記下部クラッド層の上にシリコン層を形成する工程と、
前記シリコン層をパターニングして第１領域に下部シリコンパターンを形成するとともに、前記第１領域に連続する第２領域に前記シリコンコアを形成する工程と、
前記下部シリコンパターンおよび前記シリコンコアを覆って前記下部クラッド層の上に、ＳｉＯ2より酸素の組成比が少ない酸化シリコン層を形成する工程と、
前記酸化シリコン層の前記下部シリコンパターンの上部に開口部を形成する工程と、
前記酸化シリコン層を選択成長マスクとして前記開口部の底部の前記下部シリコンパターンの上にゲルマニウムを選択的に成長してゲルマニウムパターンを形成し、前記下部シリコンパターンおよび前記ゲルマニウムパターンよりなる前記ゲルマニウムフォトダイオードを形成する工程と、
前記酸化シリコン層をパターニングすることで前記第２領域の一部から前記第２領域に連続する第３領域にかけて前記石英コアを形成する工程と、
前記ゲルマニウムフォトダイオード，前記シリコンコア，および前記石英コアの上にＳｉＯ2からなる上部クラッド層を形成する工程と
を少なくとも備えることを特徴とする光モジュールの製造方法。 - ゲルマニウムフォトダイオード、シリコンコアからなるシリコン光導波路、石英コアからなる石英光導波路がこれらの順に接続した光モジュールの製造方法であって、
シリコン基板の上にＳｉＯ2からなる下部クラッド層を形成する工程と、
前記下部クラッド層の上にシリコン層を形成する工程と、
前記シリコン層をパターニングして第１領域に下部シリコンパターンを形成するとともに、前記第１領域に連続する第２領域に前記シリコンコアを形成する工程と、
前記下部シリコンパターンおよび前記シリコンコアを覆って前記下部クラッド層の上に、ＳｉＯ2からなる選択成長マスクを形成する工程と、
前記選択成長マスクの前記下部シリコンパターンの上部に開口部を形成する工程と、
前記選択成長マスクの前記開口部の底部の前記下部シリコンパターンの上にゲルマニウムを選択的に成長してゲルマニウムパターンを形成し、前記下部シリコンパターンおよび前記ゲルマニウムパターンよりなる前記ゲルマニウムフォトダイオードを形成する工程と、
前記選択成長マスクをエッチングして薄くして前記シリコンコアおよび前記ゲルマニウムパターンの側面を覆う保護膜を形成する工程と、
前記保護膜の上にＳｉＯ2より酸素の組成比が少ない酸化シリコン層を形成する工程と、
前記酸化シリコン層をパターニングすることで前記第２領域の一部から前記第２領域に連続する第３領域にかけて前記石英コアを形成する工程と、
前記ゲルマニウムフォトダイオード，前記シリコンコア，および前記石英コアの上にＳｉＯ2からなる上部クラッド層を形成する工程と
を少なくとも備えることを特徴とする光モジュールの製造方法。 - 請求項１記載の光モジュールの製造方法によって製造された光モジュールであって、
シリコン基板と、
前記シリコン基板の上に形成されたＳｉＯ2からなる下部クラッド層と、
前記下部クラッド層の上の第１領域に形成されたゲルマニウムフォトダイオードと、
前記下部クラッド層の上の前記第１領域に連続する第２領域に形成されたシリコンコアと、
前記第２領域の一部から前記第２領域に連続する第３領域にかけて形成された石英コアと、
前記ゲルマニウムフォトダイオード，前記シリコンコア，および前記石英コアの上に形成されたＳｉＯ2からなる上部クラッド層と
を備え、
前記ゲルマニウムフォトダイオードは、前記シリコンコアに連続して形成された下部シリコンパターンと、前記下部シリコンパターンの上に形成されたゲルマニウムパターンとから構成され、
前記ゲルマニウムフォトダイオード、前記シリコンコアからなるシリコン光導波路、前記石英コアからなる石英光導波路がこれらの順に接続した状態に形成され、
前記石英コアは、前記ゲルマニウムパターンの形成に用いたＳｉＯ2より酸素の組成比が少ない酸化シリコンよりなる選択成長マスクをパターニングすることで形成されている
ことを特徴とする光モジュール。 - 請求項２記載の光モジュールの製造方法によって製造された光モジュールであって、
シリコン基板と、
前記シリコン基板の上に形成されたＳｉＯ2からなる下部クラッド層と、
前記下部クラッド層の上の第１領域に形成されたゲルマニウムフォトダイオードと、
前記下部クラッド層の上の前記第１領域に連続する第２領域に形成されたシリコンコアと、
前記シリコンコアを覆うＳｉＯ2からなる保護膜と、
前記第２領域の一部から前記第２領域に連続する第３領域にかけて形成された石英コアと、
前記ゲルマニウムフォトダイオード，前記シリコンコア，および前記石英コアの上に形成されたＳｉＯ2からなる上部クラッド層と
を備え、
前記ゲルマニウムフォトダイオードは、前記シリコンコアに連続して形成された第１導電型の下部シリコンパターンと、前記下部シリコンパターンの上に形成されたゲルマニウムパターンとから構成され、
前記ゲルマニウムフォトダイオード、前記シリコンコアからなるシリコン光導波路、前記石英コアからなる石英光導波路がこれらの順に接続した状態に形成され、
前記保護膜は、前記ゲルマニウムパターンの形成に用いた選択成長マスクを薄層化することで形成されて前記ゲルマニウムパターンの側面を覆っている
ことを特徴とする光モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011221548A JP5761754B2 (ja) | 2011-10-06 | 2011-10-06 | 光モジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011221548A JP5761754B2 (ja) | 2011-10-06 | 2011-10-06 | 光モジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013083680A JP2013083680A (ja) | 2013-05-09 |
| JP5761754B2 true JP5761754B2 (ja) | 2015-08-12 |
Family
ID=48528957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011221548A Active JP5761754B2 (ja) | 2011-10-06 | 2011-10-06 | 光モジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5761754B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG11201505416QA (en) | 2013-01-30 | 2015-08-28 | Agency Science Tech & Res | Photodetector arrangement |
| JP6130284B2 (ja) * | 2013-10-30 | 2017-05-17 | 日本電信電話株式会社 | 光導波路の作製方法 |
| JP6378928B2 (ja) * | 2014-05-15 | 2018-08-22 | 富士通株式会社 | Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステム |
| JP6280022B2 (ja) * | 2014-11-05 | 2018-02-14 | 日本電信電話株式会社 | 光導波路作製方法 |
| KR102284657B1 (ko) | 2015-01-05 | 2021-08-02 | 삼성전자 주식회사 | 포토 다이오드 및 이를 포함하는 광통신 시스템 |
| CN107250767B (zh) * | 2015-04-30 | 2020-09-11 | 惠普发展公司，有限责任合伙企业 | 光学光谱仪 |
| JP6560153B2 (ja) * | 2016-04-12 | 2019-08-14 | 日本電信電話株式会社 | 光モジュールおよびその製造方法 |
| JP2019020689A (ja) * | 2017-07-21 | 2019-02-07 | 日本電信電話株式会社 | 光電子集積素子 |
| US11949030B2 (en) | 2020-10-27 | 2024-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ cap for germanium photodetector |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004184986A (ja) * | 2002-11-20 | 2004-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 光学素子およびその製造方法 |
| JP5152874B2 (ja) * | 2010-03-04 | 2013-02-27 | 日本電信電話株式会社 | 光検出器の製造方法 |
-
2011
- 2011-10-06 JP JP2011221548A patent/JP5761754B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013083680A (ja) | 2013-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5761754B2 (ja) | 光モジュールおよびその製造方法 | |
| KR101435731B1 (ko) | 도파관 격자 결합기를 포함하는 광자 집적 회로 | |
| CN108292012A (zh) | 光耦合方案 | |
| US9977186B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9966733B2 (en) | Integration of laser into optical platform | |
| JP2009258527A (ja) | 光学素子 | |
| US11966078B2 (en) | Optoelectronic device and method of manufacture thereof | |
| CN112230339A (zh) | 光栅耦合器及其制备方法 | |
| JP6560153B2 (ja) | 光モジュールおよびその製造方法 | |
| KR20150062231A (ko) | 반도체 레이저 및 그 제조방법 | |
| JP5204059B2 (ja) | 光検出器の製造方法 | |
| US20150069565A1 (en) | Germanium Photodetector Having Absorption Enhanced under Slow-Light Mode | |
| JP2004510196A (ja) | 光導波路及びアレイ導波路格子における複屈折の制御 | |
| US6943422B2 (en) | Semiconductor photodetecting device and method for fabricating the same | |
| KR101857160B1 (ko) | 반도체 레이저 및 그의 제조방법 | |
| JP7201082B2 (ja) | 光モジュールおよびその製造方法 | |
| JP2015087510A (ja) | 光モジュールの作製方法 | |
| CN112379489B (zh) | 一种硅基wdm接收器件及其制备方法 | |
| JP7217464B2 (ja) | 光モジュール及びその製造方法 | |
| US20090196546A1 (en) | Optical Integrated Circuit, Opto-Electronic Integrated Circuit and Manufacturing Method Thereof | |
| JP6155947B2 (ja) | シリコン光導波路装置の製造方法 | |
| Fedeli et al. | 16 channel receiver with 20 GHz Ge photodiodes | |
| KR100563490B1 (ko) | 결합 손실 온도 의존성을 억제한 실리카/폴리머하이브리드 광도파로를 이용한 광소자 | |
| JP2016206425A (ja) | 光モジュールおよびその製造方法 | |
| KR100346780B1 (ko) | 갈륨비소 기판을 사용한 광검출기가 집적된 폴리머 도파로열격자 파장 분할 광소자 및 그 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150604 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5761754 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |