CN107230623A - 氮化镓肖特基二极管及其制作方法 - Google Patents

氮化镓肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN107230623A
CN107230623A CN201610178237.8A CN201610178237A CN107230623A CN 107230623 A CN107230623 A CN 107230623A CN 201610178237 A CN201610178237 A CN 201610178237A CN 107230623 A CN107230623 A CN 107230623A
Authority
CN
China
Prior art keywords
gallium nitride
oxide layer
contact hole
field plate
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610178237.8A
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610178237.8A priority Critical patent/CN107230623A/zh
Publication of CN107230623A publication Critical patent/CN107230623A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种氮化镓肖特基二极管及其制作方法,其中方法包括:在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层;在氮化铝镓势垒层上依次淀积氮化硅钝化层和氧化层;对氧化层和氮化硅钝化层进行光刻刻蚀,形成阴极接触孔;在氧化层的表面上溅射阴极金属;对阴极金属进行光刻刻蚀,形成阴极;对表面上未覆盖有阴极金属的氧化层和氮化硅钝化层进行光刻刻蚀,形成阳极接触孔和浮空场板接触孔;在氧化层的表面上溅射阳极金属;对阳极金属进行光刻刻蚀,形成阳极和浮空场板,从而通过浮空场板的设置,扩展了氮化镓肖特基二极管的耗尽区,均衡了氮化镓肖特基二极管的电场分布,减小了主肖特基结的电场强度,从而提高了氮化镓肖特基二极管的耐压。

Description

氮化镓肖特基二极管及其制作方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种氮化镓肖特基二极管及其制作方法。
背景技术
目前,随着高效完备的功率转换电路和系统需求的日益增加,具有低功耗和高速特性的功率器件最近吸引了很多关注。氮化镓GaN是第三代宽禁带半导体材料,由于其具有3.4eV大禁带宽度、2e7cm/s高电子饱和速率、1e10--3e10V/cm高击穿电场,较高热导率,耐腐蚀和抗辐射性能,在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势,被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。
然而,如图1所示,传统的氮化镓肖特基二极管中,电场最强的地方集中在阳极边缘,导致电场强度分布不均匀,减小了主肖特基结的电场强度,降低了氮化镓肖特基二极管的耐压,造成氮化镓肖特基二极管提前被击穿,影响了氮化镓肖特基二极管的性能。
发明内容
本发明提供一种氮化镓肖特基二极管及其制作方法,用于解决现有技术中氮化镓肖特基二极管耐压低的问题。
本发明的第一个方面是提供一种氮化镓肖特基二极管的制作方法,包括:
在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层;
在所述氮化铝镓势垒层上依次淀积氮化硅钝化层和氧化层;
对所述氧化层和所述氮化硅钝化层进行光刻刻蚀,形成阴极接触孔;
在所述氧化层的表面上采用磁控溅射方法溅射阴极金属;
对除所述阴极接触孔上的阴极金属之外的其他阴极金属进行光刻刻蚀,形成阴极;
对表面上未覆盖有阴极金属的所述氧化层和所述氮化硅钝化层进行光刻刻蚀,形成阳极接触孔和浮空场板接触孔;
在所述氧化层的表面上采用磁控溅射方法溅射阳极金属;
对除所述阳极接触孔和所述浮空场板接触孔上的阳极金属之外的其他阳极金属进行光刻刻蚀,形成阳极和浮空场板;
在所述氧化层的表面上进行电极开孔,形成氮化镓肖特基二极管。
进一步地,所述对所述氧化层和所述氮化硅钝化层进行光刻刻蚀,形成阴极接触孔,包括:
对所述氧化层进行光刻刻蚀,形成第一开孔;
在所述第一开孔内对所述氮化硅钝化层进行刻蚀,形成阴极接触孔。
进一步地,所述对除所述阴极接触孔上的阴极金属之外的其他阴极金属进行光刻刻蚀,形成阴极,包括:
在所述阴极金属的表面上进行涂胶;
对除所述阴极接触孔上的阴极金属之外的其他阴极金属进行曝光显影刻蚀,形成阴极。
进一步地,所述对表面上未覆盖有阴极金属的所述氧化层和所述氮化硅钝化层进行光刻刻蚀,形成阳极接触孔和浮空场板接触孔,包括:
对表面上未覆盖有阴极金属的所述氧化层进行光刻刻蚀,在所述氧化层表面上的中部形成第二开孔,在所述氧化层表面上的右端形成第三开孔;
在所述第二开孔内对所述氮化铝镓势垒层进行光刻刻蚀,形成浮空场板接触孔;
在所述第三开孔内对所述氮化铝镓势垒层进行光刻刻蚀,形成阳极接触孔。
进一步地,所述对除所述阳极接触孔和所述浮空场板接触孔上的阳极金属之外的其他阳极金属进行光刻刻蚀,形成阳极和浮空场板,包括:
在所述阳极金属的表面上进行涂胶;
对除所述阳极接触孔和所述浮空场板接触孔上的阳极金属之外的其他阳极金属进行曝光显影刻蚀,形成阳极和浮空场板。
进一步地,所述氧化层为等离子体增强正硅酸乙脂氧化层。
本发明中,提供一种氮化镓肖特基二极管的制作方法,包括:在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层;在氮化铝镓势垒层上依次淀积氮化硅钝化层和氧化层;对氧化层和氮化硅钝化层进行光刻刻蚀,形成阴极接触孔;在氧化层的表面上采用磁控溅射方法溅射阴极金属;对除阴极接触孔上的阴极金属之外的其他阴极金属进行光刻刻蚀,形成阴极;对表面上未覆盖有阴极金属的氧化层和氮化硅钝化层进行光刻刻蚀,形成阳极接触孔和浮空场板接触孔;在氧化层的表面上采用磁控溅射方法溅射阳极金属;对除阳极接触孔和浮空场板接触孔上的阳极金属之外的其他阳极金属进行光刻刻蚀,形成阳极和浮空场板,从而通过浮空场板的设置,扩展了氮化镓肖特基二极管的耗尽区,均衡了氮化镓肖特基二极管的电场分布,减小了主肖特基结的电场强度,从而提高了氮化镓肖特基二极管的耐压。
本发明的第二个方面是提供一种氮化镓肖特基二极管,包括:
硅衬底、依次设置在所述硅衬底上的氮化镓缓冲层、氮化铝镓势垒层、氮化硅钝化层和氧化层;
所述氧化层和所述氮化硅钝化层上依次设置有阴极接触孔、浮空场板接触孔和阳极接触孔;
所述阴极接触孔内设置有阴极;所述浮空场板接触孔内设置有浮空场板;所述阳极接触孔内设置有阳极。
进一步地,所述氧化层为等离子体增强正硅酸乙脂氧化层。
本发明中,提供一种氮化镓肖特基二极管,包括:硅衬底、依次设置在硅衬底上的氮化镓缓冲层、氮化铝镓势垒层、氮化硅钝化层和氧化层;氧化层和氮化硅钝化层上依次设置有阴极接触孔、浮空场板接触孔和阳极接触孔;阴极接触孔内设置有阴极;浮空场板接触孔内设置有浮空场板;阳极接触孔内设置有阳极,从而通过浮空场板的设置,扩展了氮化镓肖特基二极管的耗尽区,均衡了氮化镓肖特基二极管的电场分布,减小了主肖特基结的电场强度,从而提高了氮化镓肖特基二极管的耐压。
附图说明
图1为传统的氮化镓肖特基二极管的结构示意图;
图2为本发明提供的氮化镓肖特基二极管的制作方法实施例的流程图;
图3为在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层后氮化镓肖特基二极管的结构示意图;
图4为在氮化铝镓势垒层上依次淀积氮化硅钝化层和氧化层后氮化镓肖特基二极管的结构示意图;
图5为形成阴极接触孔后氮化镓肖特基二极管的结构示意图;
图6为形成阴极后氮化镓肖特基二极管的结构示意图;
图7为形成阳极接触孔和浮空场板接触孔后氮化镓肖特基二极管的结构示意图;
图8为形成阳极和浮空场板后氮化镓肖特基二极管的结构示意图;
附图标记:
硅衬底-1;氮化镓缓冲层-2;氮化铝镓势垒层-3;氮化硅钝化层-4;氧化层-5;阴极接触孔-6;阴极-7;阳极接触孔-8;浮空场板接触孔-9;阳极-10;浮空场板-11;
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图2为本发明提供的氮化镓肖特基二极管的制作方法实施例的流程图,如图2所示,包括:
201、在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层。
其中,如图3所示,图3为在硅衬底1上依次生长氮化镓缓冲层2和氮化铝镓势垒层3后氮化镓肖特基二极管的结构示意图。
202、在氮化铝镓势垒层上依次淀积氮化硅钝化层和氧化层。
其中,氧化层具体可以为等离子体增强正硅酸乙脂氧化层。如图4所示,图4为在氮化铝镓势垒层3上依次淀积氮化硅钝化层4和氧化层5后氮化镓肖特基二极管的结构示意图。
203、对氧化层和氮化硅钝化层进行光刻刻蚀,形成阴极接触孔。
其中,如图5所示,图5为形成阴极接触孔6后氮化镓肖特基二极管的结构示意图。具体地,步骤203可以包括:对氧化层进行光刻刻蚀,形成第一开孔;在第一开孔内对氮化硅钝化层进行刻蚀,形成阴极接触孔。
204、在氧化层的表面上采用磁控溅射方法溅射阴极金属。
205、对除阴极接触孔上的阴极金属之外的其他阴极金属进行光刻刻蚀,形成阴极。
其中,如图6所示,图6为形成阴极7后氮化镓肖特基二极管的结构示意图。具体地,步骤205可以包括:在阴极金属的表面上进行涂胶;对除阴极接触孔上的阴极金属之外的其他阴极金属进行曝光显影刻蚀,形成阴极。
206、对表面上未覆盖有阴极金属的氧化层和氮化硅钝化层进行光刻刻蚀,形成阳极接触孔和浮空场板接触孔。
其中,如图7所示,图7为形成阳极接触孔8和浮空场板接触孔9后氮化镓肖特基二极管的结构示意图。具体地,步骤206可以包括:对表面上未覆盖有阴极金属的氧化层进行光刻刻蚀,在氧化层表面上的中部形成第二开孔,在氧化层表面上的右端形成第三开孔;在第二开孔内对氮化铝镓势垒层进行光刻刻蚀,形成浮空场板接触孔;在第三开孔内对氮化铝镓势垒层进行光刻刻蚀,形成阳极接触孔。
207、在氧化层的表面上采用磁控溅射方法溅射阳极金属。
208、对除阳极接触孔和浮空场板接触孔上的阳极金属之外的其他阳极金属进行光刻刻蚀,形成阳极和浮空场板。
其中,如图8所示,图8为形成阳极10和浮空场板11后氮化镓肖特基二极管的结构示意图。具体地,步骤208可以包括:在阳极金属的表面上进行涂胶;对除阳极接触孔和浮空场板接触孔上的阳极金属之外的其他阳极金属进行曝光显影刻蚀,形成阳极和浮空场板。
其中,传统的氮化镓肖特基二极管中未设置有浮空场板,导致电场最强的地方集中在阳极边缘,减小了主肖特基结的电场强度,降低了氮化镓肖特基二极管的耐压。而本实施例中,通过浮空场板的设置,浮空场板下方也可以对沟道进行耗尽,从而扩展了氮化镓肖特基二极管的耗尽区,均衡了电场分布,减小了主肖特基结的电场强度,从而提高了氮化镓肖特基二极管的耐压。
209、在氧化层的表面上进行电极开孔,形成氮化镓肖特基二极管。
本实施例中,提供一种氮化镓肖特基二极管的制作方法,包括:在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层;在氮化铝镓势垒层上依次淀积氮化硅钝化层和氧化层;对氧化层和氮化硅钝化层进行光刻刻蚀,形成阴极接触孔;在氧化层的表面上采用磁控溅射方法溅射阴极金属;对除阴极接触孔上的阴极金属之外的其他阴极金属进行光刻刻蚀,形成阴极;对表面上未覆盖有阴极金属的氧化层和氮化硅钝化层进行光刻刻蚀,形成阳极接触孔和浮空场板接触孔;在氧化层的表面上采用磁控溅射方法溅射阳极金属;对除阳极接触孔和浮空场板接触孔上的阳极金属之外的其他阳极金属进行光刻刻蚀,形成阳极和浮空场板,从而通过浮空场板的设置,扩展了氮化镓肖特基二极管的耗尽区,均衡了氮化镓肖特基二极管的电场分布,减小了主肖特基结的电场强度,从而提高了氮化镓肖特基二极管的耐压。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
结合参考图8,为采用图2所示的氮化镓肖特基二极管的制作方法制作得到的氮化镓肖特基二极管的结构示意图,如图8所示,包括:
硅衬底1、依次设置在硅衬底上的氮化镓缓冲层2、氮化铝镓势垒层3、氮化硅钝化层4和氧化层5;
氧化层5和氮化硅钝化层4上依次设置有阴极接触孔6、浮空场板接触孔8和阳极接触孔9;
阴极接触孔6内设置有阴极7;浮空场板接触孔8内设置有浮空场板11;阳极接触孔9内设置有阳极10。
其中,氧化层5为等离子体增强正硅酸乙脂氧化层。
本实施例中,提供一种氮化镓肖特基二极管,包括:硅衬底、依次设置在硅衬底上的氮化镓缓冲层、氮化铝镓势垒层、氮化硅钝化层和氧化层;氧化层和氮化硅钝化层上依次设置有阴极接触孔、浮空场板接触孔和阳极接触孔;阴极接触孔内设置有阴极;浮空场板接触孔内设置有浮空场板;阳极接触孔内设置有阳极,从而通过浮空场板的设置,扩展了氮化镓肖特基二极管的耗尽区,均衡了氮化镓肖特基二极管的电场分布,减小了主肖特基结的电场强度,从而提高了氮化镓肖特基二极管的耐压。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种氮化镓肖特基二极管的制作方法,其特征在于,包括:
在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层;
在所述氮化铝镓势垒层上依次淀积氮化硅钝化层和氧化层;
对所述氧化层和所述氮化硅钝化层进行光刻刻蚀,形成阴极接触孔;
在所述氧化层的表面上采用磁控溅射方法溅射阴极金属;
对除所述阴极接触孔上的阴极金属之外的其他阴极金属进行光刻刻蚀,形成阴极;
对表面上未覆盖有阴极金属的所述氧化层和所述氮化硅钝化层进行光刻刻蚀,形成阳极接触孔和浮空场板接触孔;
在所述氧化层的表面上采用磁控溅射方法溅射阳极金属;
对除所述阳极接触孔和所述浮空场板接触孔上的阳极金属之外的其他阳极金属进行光刻刻蚀,形成阳极和浮空场板;
在所述氧化层的表面上进行电极开孔,形成氮化镓肖特基二极管。
2.根据权利要求1所述的方法,其特征在于,所述对所述氧化层和所述氮化硅钝化层进行光刻刻蚀,形成阴极接触孔,包括:
对所述氧化层进行光刻刻蚀,形成第一开孔;
在所述第一开孔内对所述氮化硅钝化层进行刻蚀,形成阴极接触孔。
3.根据权利要求1或2所述的方法,其特征在于,所述对除所述阴极接触孔上的阴极金属之外的其他阴极金属进行光刻刻蚀,形成阴极,包括:
在所述阴极金属的表面上进行涂胶;
对除所述阴极接触孔上的阴极金属之外的其他阴极金属进行曝光显影刻蚀,形成阴极。
4.根据权利要求1所述的方法,其特征在于,所述对表面上未覆盖有阴极金属的所述氧化层和所述氮化硅钝化层进行光刻刻蚀,形成阳极接触孔和浮空场板接触孔,包括:
对表面上未覆盖有阴极金属的所述氧化层进行光刻刻蚀,在所述氧化层表面上的中部形成第二开孔,在所述氧化层表面上的右端形成第三开孔;
在所述第二开孔内对所述氮化铝镓势垒层进行光刻刻蚀,形成浮空场板接触孔;
在所述第三开孔内对所述氮化铝镓势垒层进行光刻刻蚀,形成阳极接触孔。
5.根据权利要求1所述的方法,其特征在于,所述对除所述阳极接触孔和所述浮空场板接触孔上的阳极金属之外的其他阳极金属进行光刻刻蚀,形成阳极和浮空场板,包括:
在所述阳极金属的表面上进行涂胶;
对除所述阳极接触孔和所述浮空场板接触孔上的阳极金属之外的其他阳极金属进行曝光显影刻蚀,形成阳极和浮空场板。
6.根据权利要求1所述的方法,其特征在于,所述氧化层为等离子体增强正硅酸乙脂氧化层。
7.一种氮化镓肖特基二极管,其特征在于,包括:
硅衬底、依次设置在所述硅衬底上的氮化镓缓冲层、氮化铝镓势垒层、氮化硅钝化层和氧化层;
所述氧化层和所述氮化硅钝化层上依次设置有阴极接触孔、浮空场板接触孔和阳极接触孔;
所述阴极接触孔内设置有阴极;所述浮空场板接触孔内设置有浮空场板;所述阳极接触孔内设置有阳极。
8.根据权利要求7所述的氮化镓肖特基二极管,其特征在于,所述氧化层为等离子体增强正硅酸乙脂氧化层。
CN201610178237.8A 2016-03-25 2016-03-25 氮化镓肖特基二极管及其制作方法 Pending CN107230623A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610178237.8A CN107230623A (zh) 2016-03-25 2016-03-25 氮化镓肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610178237.8A CN107230623A (zh) 2016-03-25 2016-03-25 氮化镓肖特基二极管及其制作方法

Publications (1)

Publication Number Publication Date
CN107230623A true CN107230623A (zh) 2017-10-03

Family

ID=59931918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610178237.8A Pending CN107230623A (zh) 2016-03-25 2016-03-25 氮化镓肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN107230623A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166929A (zh) * 2018-08-28 2019-01-08 西安电子科技大学 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN110364574A (zh) * 2019-06-05 2019-10-22 西安电子科技大学 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件
CN110544678A (zh) * 2019-09-06 2019-12-06 西安电子科技大学 基于多浮空场板与阴极场板复合结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN110571284A (zh) * 2019-08-29 2019-12-13 西安电子科技大学 基于浮空场板结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN110600540A (zh) * 2019-09-06 2019-12-20 西安电子科技大学 基于多浮空场板结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN111952354A (zh) * 2020-07-30 2020-11-17 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314666A1 (en) * 2009-06-11 2010-12-16 Kabushiki Kaisha Toshiba Nitride semiconductor device
CN102867857A (zh) * 2011-09-30 2013-01-09 成都芯源系统有限公司 半导体器件及其制作方法
CN104201201A (zh) * 2014-09-16 2014-12-10 电子科技大学 一种用于GaN基HEMT器件的自适应偏置场板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314666A1 (en) * 2009-06-11 2010-12-16 Kabushiki Kaisha Toshiba Nitride semiconductor device
CN102867857A (zh) * 2011-09-30 2013-01-09 成都芯源系统有限公司 半导体器件及其制作方法
CN104201201A (zh) * 2014-09-16 2014-12-10 电子科技大学 一种用于GaN基HEMT器件的自适应偏置场板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166929A (zh) * 2018-08-28 2019-01-08 西安电子科技大学 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN110364574A (zh) * 2019-06-05 2019-10-22 西安电子科技大学 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件
CN110571284A (zh) * 2019-08-29 2019-12-13 西安电子科技大学 基于浮空场板结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN110544678A (zh) * 2019-09-06 2019-12-06 西安电子科技大学 基于多浮空场板与阴极场板复合结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN110600540A (zh) * 2019-09-06 2019-12-20 西安电子科技大学 基于多浮空场板结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN111952354A (zh) * 2020-07-30 2020-11-17 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 半导体器件

Similar Documents

Publication Publication Date Title
CN107230623A (zh) 氮化镓肖特基二极管及其制作方法
TWI485867B (zh) 以背面通孔接觸射極層之太陽能電池
CN102569475B (zh) 一种四结四元化合物太阳能电池及其制备方法
CN101882650A (zh) 带有电荷埋层的太阳电池的制备方法
CN105185866A (zh) 一种高效钝化接触晶体硅太阳电池的制备方法
CN104617160B (zh) 肖特基二极管及其制造方法
CN102820343A (zh) 具有无发射极区的太阳能电池及其制备方法
CN103219426A (zh) 一种超小绒面太阳电池及其制备方法
CN105390566B (zh) 一种倒装太阳能电池芯片制造方法
CN104347359B (zh) 一种高效的衬底剥离方法
CN102244151A (zh) 一种太阳能电池的制作方法
CN102324443A (zh) 一种倒装三结InGaN太阳能电池
Chang et al. A metal-insulator-semiconductor solar cell with high open-circuit voltage using a stacking structure
CN106409958B (zh) 基于石墨衬底的倒装三结太阳电池及其制备方法
CN103594540B (zh) 一种含有界面δ掺杂的异质结太阳电池
CN103779473B (zh) Led芯片及其制作方法、led发光器件
CN106449850A (zh) 一种高效硅基异质结双面电池及其制备方法
CN209357742U (zh) 三结叠层太阳能电池
CN104681670A (zh) 太阳能电池表面钝化方法
CN101764174A (zh) 聚光多结砷化镓太阳电池的制造方法
CN206774558U (zh) 一种晶硅太阳能电池
CN107104176B (zh) 氮化镓二极管的制作方法与氮化镓二极管
CN102738292A (zh) 多结叠层电池及其制备方法
CN109888057A (zh) 晶硅perc太阳电池双面钝化方法
CN103579388B (zh) 一种含有双背场结构的太阳电池

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171003

RJ01 Rejection of invention patent application after publication