CN116013779B - 一种具有bptm结构的tvs器件及其制造方法 - Google Patents
一种具有bptm结构的tvs器件及其制造方法 Download PDFInfo
- Publication number
- CN116013779B CN116013779B CN202211569224.5A CN202211569224A CN116013779B CN 116013779 B CN116013779 B CN 116013779B CN 202211569224 A CN202211569224 A CN 202211569224A CN 116013779 B CN116013779 B CN 116013779B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- junction
- arc
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 23
- 239000007924 injection Substances 0.000 claims abstract description 23
- 238000005520 cutting process Methods 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000009713 electroplating Methods 0.000 claims abstract description 5
- 239000007943 implant Substances 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 103
- 230000005684 electric field Effects 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Thyristors (AREA)
Abstract
本发明公开了一种具有BPTM结构的TVS器件及其制造方法，所述方法包括：首先，在一N型衬底上的隔离窗口进行第一无限源注入并进行第一推结，在所述N型衬底中形成第一P+型区，随后在所述N型衬底的第一表面及第二表面上进行第二无限源注入并进行第二推结，在所述N型衬底中形成P型主结区，接着进行第三无限源注入形成第二P+型区，并经过台面刻蚀，形成弧形凹面，在所述弧形凹面之上及第一表面之上经沉积、刻蚀、电镀形成钝化层及金属层，最后，自所述P+型区和所述N型衬底的交界面与所述弧形凹面的相交线向所述对准金属层处平移预设距离确定所述切割面，沿所述切割面进行切割，得到所述具有BPTM结构的TVS器件。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种具有BPTM结构的TVS器件及其制造方法。
背景技术
瞬态二极管(Transient Voltage Suppressor，简称TVS)是一种二极管形式的高效能保护器件，响应时间短，浪涌吸收能力强，经常与电阻、电容等元器件配合，作为瞬态高压抑制保护的用途。TVS并联于被保护电路的前端，正常状态下，TVS呈高阻抗，当电路中出现大幅度的瞬态干扰电压或脉冲电流时，它在极短的时间内迅速转入反向导通状态，将电压钳制到最大钳位电压以下，当浪涌消失后，TVS又恢复到先前的高阻抗状态，起到了对其它元器件的保护作用。相关技术中制造TVS的过程中采用离子注入的方式形成掺杂区，存在随扩散进行离子注入浓度逐渐减小，内电场的削弱使多数载流子的扩散运动得以增强，形成较大的扩散电流，从而导致漏电流的问题。
发明内容
有鉴于此，本发明提供一种具有背部平面和顶部台面(Backside Planar TopsideMesa，BPTM)结构的TVS器件及其制造方法，通过在电场逐渐变小的过渡区域增加P+型扩散区，从而解决漏电流的问题。本发明主要采用以下技术方案：
本申请实施例提供一种具有BPTM结构的TVS器件的制造方法，所述方法包括如下步骤：S1、提供一N型衬底，所述N型衬底具有相对的第一表面和第二表面，分别在所述第一表面和第二表面形成第一氧化层和掺杂窗口；S2、自所述掺杂窗口进行第一无限源注入、并在隔离下进行第一推结，在所述N型衬底内形成第一P+型区；S3、去除所述第一氧化层，依次自所述第一表面和所述二表面进行第二无限源注入、第二推结，在所述N型衬底内形成P型主结区；S4、经沉积、刻蚀，分别在所述第一表面、所述第二表面依次形成第二氧化层和光阻层；S5、进行台面刻蚀，形成弧形凹面，并在所述第一P+型区的上表面形成一平行于所述第二表面的截面，以使所述N型衬底的未掺杂部分暴露、从而在所述弧形凹面与所述截面的交界处形成PN结；S6、去除所述光阻层及所述第二氧化层，在所述第一表面之上及所述弧形凹面处沉积第三氧化层，以在靠近所述N型衬底两端、所述第一P+型区的部分上表面形成第三注入窗口；S7、自所述第三注入窗口进行第三无限源注入，在所述第一P+型区靠近所述N型衬底两端处形成第二P+型区；S8、去除所述第三氧化层，经沉积、刻蚀，在所述弧形凹面之上形成钝化层，所述钝化层覆盖所述弧形凹面并延伸至第一表面的两端及第二P+型区的部分上表面；S9、经电镀，在紧挨所述钝化层、覆盖部分所述第一表面处形成顶金属层，在紧挨所述钝化层、覆盖所述第二P+型区的部分上表面处形成对准金属层，覆盖所述第二表面形成底金属层；S10、自所述第一P+型区和所述N型衬底的交界面与所述弧形凹面的相交线向所述对准金属层处平移预设距离确定切割面，沿所述切割面进行切割，得到所述具有BPTM结构的TVS器件。
优选地，步骤S1中，所述N型衬底的电阻率为50～85Ω·cm，所述第一氧化层的厚度大于2.5μm。
优选地，步骤S1中，所述掺杂窗口的宽度大于50μm。
优选地，步骤S2中，所述第一无限源注入的浓度为1×1020cm-3；和/或所述第一无限源注入的深度为15～20μm。
优选地，步骤S2中，所述第一推结的气氛是H2、O2、N2或其组合；和/或所述第一推结的温度范围为1200℃～1250℃；和/或所述第一推结的时间为150h。
优选地，步骤S3中，所述第二无限源注入的浓度为1×1019cm-3；和/或所述P型主结区的深度为40～55μm。
优选地，步骤S3中，所述第二推结的气氛是H2、O2、N2或其组合；和/或所述第二推结的温度低于所述第一推结的温度；和/或所述第二推结的时间为20h。
优选地，步骤S5中，所述台面刻蚀是指自所述光阻层两侧与所述第二氧化层的交界处、沿弧形面刻蚀依次穿过所述第二氧化层、所述P型主结区、所述N型衬底的无掺杂部分及所述第一P+型区，停止在所述N型衬底的两端侧面处，所述弧形面是指贯穿所述光阻层、所述第二氧化层、所述P型主结区及所述第一P+型区的弧形截面。
优选地，步骤S5中，所述台面刻蚀的深度大于120μm
本申请实施例提供一种具有BPTM结构的TVS器件，所述TVS器件的截面结构中包括：N型衬底，所述N型衬底具有相对的第一表面和第二表面；形成于所述N型衬底中间区域的N型未掺杂区，所述N型未掺杂区的侧面为一双弧形曲面；形成于所述N型衬底内靠近所述第一表面的第一P型主结区；形成于所述N型衬底内靠近所述第二表面的第二P型主结区，所述第一P型主结区及所述第二P型主结区均沿水平方向贯穿所述N型衬底；形成于所述N型衬底两端的第一P+型区，所述第一P+型区的一侧面与所述N型未掺杂区的双弧形侧面部分共面，所述第一P+型区在靠近第二表面的两端处与所述第二P型主结区交互；形成于所述第一P+型区内靠近所述第一P+型区两端的第二P+型区，所述第二P+型区的上表面与所述第一P+型区的上表面共面；所述第二P+型区的宽度小于所述第一P+型区的宽度；所述第一P型主结区的一侧面与所述N型未掺杂区的双弧形侧面的部分区域顺次连接形成一弧形凹面；钝化层，覆盖所述第一P型主结区靠近两端的区域、所述弧形凹面、及所述第二P+型区的部分上表面设置；顶金属层，紧挨所述钝化层覆盖部分所述第一P型主结区上表面设置；底金属层，覆盖所述第二表面设置。
与现有技术相比，本发明的有益效果是：本申请实施例提供的具有BPTM结构的TVS器件中通过设置第二P+型区，在TVS内部电场变化的区域形成保护区与，从而避免TVS器件在逆向偏压时切割道电场分布的影响，有利于减小漏电流。此外本申请实施例提供的TVS器件具有BPTM结构，因此器件背部的接触面积大，且主要功能结构都在正面区域，具有很大的接触散热面积。根据本申请实施例提供的具有BPTM结构TVS器件的制造方法，通过三次无限源掺杂，在TVS器件中分别形成正向偏压和逆向偏压的PN结结构，并在反向电场于靠近切割面的表面形成第二P+型区，在无限源掺杂过程中，采用较长时间的扩散过程，形成的PN结结构稳定，能够得到低成本与高质量的分立器件的流片工艺，在芯片制造与封装需求上可以达到双赢的局面。
附图说明
图1为本发明实施例提供的具有BPTM结构的TVS器件的制造方法的流程示意图。
图2a-图2l为本发明实施例提供的具有BPTM结构的TVS器件制造方法过程中的结构示意图；
图2m为为本发明实施例提供的具有BPTM结构的TVS器件的结构示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种具有BPTM结构的TVS器件的制造方法，如图1所示，所述方法包括：
步骤S1：提供一N型衬底，所述N型衬底具有相对的第一表面和第二表面，分别在所述第一表面和第二表面之上形成第一氧化层和掺杂窗口。
图2a-图2k为本申请实施例提供的具有BPTM结构的TVS器件制造方法过程中的结构示意图，参见图2a，步骤S1通过以下步骤完成：
步骤S11：提供一N型衬底100，N型衬底100具有相对的第一表面S1和第二表面S2，分别在第一表面S1、第二表面S2之上形成氧化层110。这里，衬底为硅衬底，通过离子注入形成N型衬底，注入浓度为50～85Ω·cm，以满足TVS器件的高压需求，N型衬底的厚度为200μm，氧化层110的厚度大于2.5μm。
步骤S12：参见图2b，在第一氧化层110表面覆盖初始掩膜120。
步骤S13：通过初始掩膜120刻蚀所述氧化层110，在所述N型衬底上形成注入窗口。
参见图2b，这里初始掩膜120的两端具有刻蚀图案，通过初始掩膜120刻蚀氧化层110，得到第一氧化层110a，并在N型衬底110的第一表面S1和第二表面S2两端分别形成四个掺杂窗口111。
步骤S2：自所述掺杂窗口进行第一无限源注入、并在扩散条件下进行第一推结，在所述N型衬底内形成第一P+型区。
步骤S21：自所述掺杂窗口进行第一无限源注入。参见图2c，通过四个注入窗口111向N型衬底100进行第一无限源注入，形成4个第一P+型掺杂区131，这里，第一无限源注入时的注入浓度大于1E20cm-3，注入深度为15μm～20μm。N型衬底还包括左右相对的第一侧面P1和第二侧面P2。
步骤S22：在扩散条件下进行第一推结，在所述N型衬底内形成第一P+型区。参见图2d，在扩散条件下进行第一推结，在靠近N型衬底110同一端的2个所述第一P+型掺杂区131转化形成一个第一P+型区132。第一推结的扩散的、条件为：温度为1250℃，在H2、O2、N2，或上述三种气体之间的任意组合的气氛中进行，时间为150小时，在N型衬底100的正面和反面同时进行第一P+型掺杂区的扩散，将四个第一P+型掺杂区131推结扩散得到两个双弧形第一P+型区132，第一P+型区132的第一侧面为与N型衬底100的第一侧面P1、第二侧面P2共面，第一P+型区132的第二侧面为具有双弧形的相交面135。根据扩散原理，通过第一无限源注入及推结扩散形成的第一P+型区132中的浓度分布为，沿第一表面、第二表面向中心，其浓度依次减小，这里，在第一推结的过程中，刻蚀氧化层110a在四个掺杂窗口11处会生成氧化层薄层覆盖在四个掺杂窗口表面。
在完成步骤S2的扩散过程后，对器件表面进行清洗后，进行步骤S3：去除所述第一氧化层，依次自所述第一表面和所述二表面进行第二无限源注入、第二推结，在所述N型衬底内形成P型主结区。
参见图2e，去除第一氧化层110a，在掩膜下，依次自第一表面S1和第二表面S2上进行第二无限源注入，这里，第二无限源注入时的注入浓度为1E19cm-3，随后，再次进行第二推结形成P型主结区133，第二推结的扩散条件为：温度为1200℃～1250℃，在H2、O2、N2，或上述三种气体之间的任意组合的气氛中进行第二推结扩散，扩散时间为20h，扩散深度为40～55μm。这里，第二推结的温度低于第一推结的温度，以降低第二推结对第一推结的影响。
步骤S4、经沉积、刻蚀，分别在所述第一表面、所述第二表面依次形成第二氧化层和光阻层。步骤S4通过以下步骤完成：
步骤S41：分别在所述第一表面、所述第二表面沉积形成第二氧化层和初始光阻层。参见图2e，经沉积，在第一表面S1、第二表面S2之上形成第二氧化层140、初始光阻层。
步骤S42：采用掩膜刻蚀位于第一表面之上的初始光阻层，形成光阻层。继续参见图2e，采用掩膜刻蚀位于第一表面S1之上的初始光阻层，得到光阻层150，这里，位于第一表面S1之上的光阻层150在靠近N型衬底100的两端具有刻蚀后的凹槽，位于第二表面S2之上的光阻层150为完全覆盖整个第二表面S2。
步骤S5、进行台面刻蚀，形成弧形凹面，并在所述第一P+型区的上表面形成一平行于所述第二表面的截面，以使所述N型衬底的未掺杂部分暴露、从而在所述弧形凹面与所述截面的交界处形成PN结。
参见图2f，进行台面刻蚀，这里，台面刻蚀是指自位于第一表面S1之上的光阻层150两侧与第二氧化层140的交界处、沿弧形面刻蚀依次穿过第二氧化层140、P型主结区133、N型衬底100的无掺杂部分及第一P+型区132，停止在N型衬底100的两端侧面P1、P2处，形成弧形凹面A1、A2，弧形面是指贯穿光阻层、第二氧化层、P型主结区及第一P+型区的弧形截面，并在第一P+型区132的上表面形成一平行于第二表面S2的截面S3，以使N型衬底100的未掺杂部分暴露，暴露出形成的2个逆向偏压PN结结构161，和两个正向偏压PN结结构162，分别位于P型主结区133与N型衬底100的交界面及第一P+型区132与N型衬底100的交界面处。台面刻蚀的深度D1大于120微米，也就是说，截面S3与第一表面S1之上的光阻层150的距离大于120微米。经过台面刻蚀，得到TVS器件的顶部台面。在本申请实施例中，通过两次无限源注入，在器件中形成PNP结构，并通过台面刻蚀，暴露出两对相反偏压的PN结，在双向TVS导通的过程中，可以正向偏置或是反向偏置。
步骤S6、去除所述光阻层及所述第二氧化层，在所述第一表面之上及所述弧形凹面处沉积第三氧化层，在靠近N型衬底两端、第一P+型区的部分上表面形成两个第三注入窗口142。
步骤S6通过以下步骤完成：
步骤S61：去除位于第一表面S1、第二表面S2之上光阻层及第二氧化层。
步骤S62：参见图2g，在第一表面S1之上及弧形凹面A1、A2处沉积形成氧化层，这里，形成的氧化层覆盖第一表面S1、弧形凹面A1、A2及第一P+型区132的上表面。
步骤S63：在掩膜下进行刻蚀，去除步骤S62形成的氧化层中靠近N型衬底100两端的部分，形成第三氧化层141，从而在靠近N型衬底100两端、第一P+型区132的部分上表面形成两个第三注入窗口142。
步骤S7、自所述第三注入窗口进行第三无限源注入，在所述第一P+型区靠近所述N型衬底两端处形成第二P+型区。
参考图2h，自第三注入窗口进行第三无限源注入，在第一P+型区132靠近N型衬底100两端处形成第二P+型区134。第三无限源注入的浓度等于第一无限源注入，由于第一P+型区132中上表面的浓度小于第一P+型区132靠近第二表面S2的下表面，因此，通过第三无限源注入形成的第二P+型区134的浓度高于同截面的第一P+型区132，因此，形成的第二P+型区134可以确保逆向偏压时，切割道电场分布有一个场环保护，以避免该器件结构下反向电性受到切割道的影响。
步骤S8、去除所述第三氧化层，经沉积、刻蚀，在所述弧形凹面之上形成钝化层，所述钝化层覆盖所述弧形凹面并延伸至第一表面的两端及第二P+型区的部分上表面。
步骤S8通过以下步骤完成：
参见图2i，进行步骤S81：去除第三氧化层之后，分别在第一表面S1、弧形凹面A1、A2及截面S3上，和第二表面S2上沉积形成绝缘材料170。这里，采用低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition，LPCVD)沉积形成绝缘材料170，绝缘材料170的材料为氧化硅、氮化物、多晶硅沉积、SIPOS等。
步骤S82：去除位于第二表面S2上的绝缘材料170，并通过掩膜刻蚀位于第一表面S1上的绝缘材料170，得到钝化层171。参见图2j，刻蚀第一表面S1之上的绝缘材料170得到覆盖第一表面S1的靠近两端的区域、P型主结区133的侧面、弧形凹面A1、A2的表面、第二P+型区134的部分上表面的钝化层171，以及位于第一表面S1中间、第二的P+型区134的部分上表面的凹槽172，这里的钝化层171位于PN结161、162的表面，用于保护PN结结构。在本申请实施例中，形成的器件中主要的电场区域位于弧形凹面A1、A2处，均形成于N型衬底正面区域，并沉积钝化层保护电场区域稳定。
步骤S9、经电镀，在紧挨所述钝化层、覆盖部分所述第一表面处形成顶金属层，在紧挨所述钝化层、覆盖所述第二P+型区的部分上表面处形成对准金属层，覆盖所述第二表面形成底金属层。
参见图2k，在紧挨钝化层171、覆盖部分第一表面S1的凹槽172中形成顶金属层180a，在紧挨钝化层171、覆盖第一P+型掺杂区131的部分上表面形成对准金属层180b，在第二表面S2上形成底金属层180c。这里，顶金属层180a、对准金属层180b、底金属层180c为化学镍金法(Electroless Nickel/Immersion Gold，ENIG)得到。这里，对准金属层180b的作用为切割瞄准，设置对准金属层180b的宽度小于切割刀宽度,在切割后被移除。经电镀，在TVS器件的底部形成平面，形成主要的功能结构均位于TVS器件正面的结构，这里形成的顶金属层和底金属层均可作为阴阳极使用，使得二极管可以双向导通。
步骤S10、自所述第一P+型区和所述N型衬底的交界面与所述弧形凹面的相交线向所述对准金属层处平移预设距离确定切割面，沿所述切割面进行切割，得到所述具有BPTM结构的TVS器件。
参见图2l，自N型衬底中未掺杂区域100’与弧形凹面的共有面A2与第一P+型区132的相交线所在的A-A面，向对准金属层180b处平移预设距离W，得到切割面B-B，以B-B为切割面进行切割，并去除对准金属层180b，得到具有背部平面和顶部台面(Backside PlanarTopside Mesa，BPTM)的TVS器件。这里，预设距离W大于等于60微米。
本申请实施例提供一种具有BPTM结构的TVS器件，参见图2m，所述TVS器件10的截面结构包括：
N型衬底，所述N型衬底具有相对的第一表面S1和第二表面S2；形成于所述N型衬底中间区域的N型未掺杂区100’，所述N型未掺杂区100’的侧面为一双弧形曲面；这里，N型未掺杂区100’的上表面与第一表面S1平行，下表面与第二表面S2平行，两个侧面均为双弧形曲面；
形成于所述N型衬底内靠近所述第一表面S1的第一P型主结区133a；形成于所述N型衬底内靠近所述第二表面S2的第二P型主结区133b，所述第一P型主结区133a及所述第二P型主结区133b均沿水平方向贯穿所述N型衬底；通过第二无限源注入形成的第一P型主结区和第二P型主结区，第一P型主结区133a的下表面与N型未掺杂区100’的上表面共面，因此，在第一P型主结区133a与N型未掺杂区100’之间形成PN结结构162。
形成于所述N型衬底两端的第一P+型区132，所述第一P+型区132的一侧面与所述N型未掺杂区100’的双弧形侧面部分共面，所述第一P+型区132在靠近第二表面的两端处与所述第二P型主结区133b交互；这里，通过第一无限源注入形成P+型区132，在P+型区132与N型未掺杂区100’之间形成PN结结构161，且，两次无限源注入时在靠近第二表面S2的两端处形成交叠区。
形成于所述第一P+型区132内靠近所述第一P+型区132两端的第二P+型区134，所述第二P+型区134的上表面与所述第一P+型区132的上表面共面；所述第二P+型区134的宽度小于所述第一P+型区132的宽度；
所述第一P型主结区133a的一侧面与所述N型未掺杂区100’的双弧形侧面的部分区域顺次连接形成一弧形凹面A1、A2；钝化层171，覆盖所述第一P型主结区133a靠近两端的区域、所述弧形凹面A1或A2、及所述第二P+型区134的部分上表面设置；顶金属层180a，紧挨所述钝化层171覆盖部分所述第一P型主结区133a上表面设置；底金属层180c，覆盖所述第二表面S2设置。这里，通过钝化层保护双向TVS器件的主要电场区域，形成PNP三层结构，使得TVS可以双向导通，在TVS双向导通过程中，顶金属层和底金属层均可作为阴阳极使用。在本申请实施例中，双向TVS器件中主要的电场区域位于弧形凹面A1、A2处，由于无限源注入时掺杂浓度随扩散进行会逐渐变小，通过第三无限源注入形成第二P+型区134，在第一P+型区132中形成过渡区，可以增加反向电场于靠近切割面的表面限制，避免切割道于反向电性的影响。
综上所述，通过本发明提供的具有BPTM结构的TVS器件的制造方法，通过纸源进行三次无限源扩散，经过5道光刻版就可以完成制造过程，得到的具有BPTM结构的TVS器件底部接触面积大，且主要作用都在正面区域的结构，因此得到的具有BPTM结构的TVS器件的接触散热面积大；由芯片衬底，纸源与台面刻蚀深度所建立的主要控制结构，可以使击穿电压超过2000V。在本发明的具有BPTM结构的TVS器件表面主要的高电场区域(PN结结构)沉积钝化层作为保护层可以使器件在应用中的热组与结温稳定。在本发明的具有BPTM结构的TVS器件中采用三次长时间的无限源扩散可以确保得到的PN结结构的稳定，且采用相同浓度的纸源进行第一无限源注入和第三无限源注入，可以增加反向电场于靠近切割面的表面限制，避免切割道于反向电性的影响；此外，在切割后移除对准金属层，可以有效解决封装时焊料溢胶的问题,并且同时使用衬底、纸源、LPCVD与ENIG，可以得到最低成本与高质量的分立器件的流片工艺，在芯片制造与封装需求上可以达到双赢的局面。
以上所述仅是本发明的优选实施例而已，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种具有BPTM结构的TVS器件的制造方法，其特征在于，所述方法包括如下步骤：
S1、提供一N型衬底，所述N型衬底具有相对的第一表面和第二表面，分别在所述第一表面和第二表面形成第一氧化层和掺杂窗口；
S2、自所述掺杂窗口进行第一无限源注入、并在扩散条件下进行第一推结，在所述N型衬底内形成位于所述N型衬底两端的双弧形第一P+型区；
S3、去除所述第一氧化层，依次自所述第一表面和所述二表面进行第二无限源注入、第二推结，在所述N型衬底内形成P型主结区；
S4、经沉积、刻蚀，分别在所述第一表面、所述第二表面依次形成第二氧化层和光阻层；
S5、进行台面刻蚀，形成弧形凹面，并在所述第一P+型区的上表面形成一平行于所述第二表面的截面，以使所述N型衬底的未掺杂部分暴露、从而在所述弧形凹面与所述截面的交界处形成PN结；
S6、去除所述光阻层及所述第二氧化层，在所述第一表面之上及所述弧形凹面处沉积第三氧化层，以在靠近所述N型衬底两端、所述第一P+型区的部分上表面形成第三注入窗口；
S7、自所述第三注入窗口进行第三无限源注入，在所述第一P+型区靠近所述N型衬底两端处形成第二P+型区；
S8、去除所述第三氧化层，经沉积、刻蚀，在所述弧形凹面之上形成钝化层，所述钝化层覆盖所述弧形凹面并延伸至第一表面的两端及第二P+型区的部分上表面；
S9、经电镀，在紧挨所述钝化层、覆盖部分所述第一表面处形成顶金属层，在紧挨所述钝化层、覆盖所述第二P+型区的部分上表面处形成对准金属层，覆盖所述第二表面形成底金属层；
S10、自所述第一P+型区和所述N型衬底的交界面与所述弧形凹面的相交线向所述对准金属层处平移预设距离确定切割面，沿所述切割面进行切割，得到所述具有BPTM结构的TVS器件。
2.根据权利要求1所述的方法，其特征在于，步骤S1中，所述N型衬底的电阻率为50～85Ω·cm，所述第一氧化层的厚度大于2.5μm。
3.根据权利要求1所述的方法，其特征在于，步骤S1中，所述掺杂窗口的宽度大于50μm。
4.根据权利要求1所述的方法，其特征在于，步骤S2中，所述第一无限源注入的浓度为1×1020cm-3；和/或所述第一无限源注入的深度为15～20μm。
5.根据权利要求1或4所述的方法，其特征在于，步骤S2中，所述第一推结的气氛是H2、O2、N2或其组合；和/或所述第一推结的温度范围为1200℃～1250℃；和/或所述第一推结的时间为150h。
6.根据权利要求1所述的方法，其特征在于，步骤S3中，所述第二无限源注入的浓度为1×1019cm-3；和/或所述P型主结区的深度为40～55μm。
7.根据权利要求1或6所述的方法，其特征在于，步骤S3中，所述第二推结的气氛是H2、O2、N2或其组合；和/或所述第二推结的温度低于所述第一推结的温度；和/或所述第二推结的时间为20h。
8.根据权利要求1所述的方法，其特征在于，步骤S5中，所述台面刻蚀是指自所述光阻层两侧与所述第二氧化层的交界处、沿弧形面刻蚀依次穿过所述第二氧化层、所述P型主结区、所述N型衬底的无掺杂部分及所述第一P+型区，停止在所述N型衬底的两端侧面处，所述弧形面是指贯穿所述光阻层、所述第二氧化层、所述P型主结区及所述第一P+型区的弧形截面。
9.根据权利要求1或8所述的方法，其特征在于，步骤S5中，所述台面刻蚀的深度大于120μm。
10.一种具有BPTM结构的TVS器件，其特征在于，所述具有BPTM结构的TVS器件的截面结构中包括：N型衬底，所述N型衬底具有相对的第一表面和第二表面；
形成于所述N型衬底中间区域的N型未掺杂区，所述N型未掺杂区的侧面为一双弧形曲面；
形成于所述N型衬底内靠近所述第一表面的第一P型主结区；
形成于所述N型衬底内靠近所述第二表面的第二P型主结区，所述第一P型主结区及所述第二P型主结区均沿水平方向贯穿所述N型衬底；
形成于所述N型衬底两端的第一P+型区，所述第一P+型区的一侧面与所述N型未掺杂区的双弧形侧面部分共面，所述第一P+型区在靠近第二表面的两端处与所述第二P型主结区交互；
形成于所述第一P+型区内靠近所述第一P+型区两端的第二P+型区，所述第二P+型区的上表面与所述第一P+型区的上表面共面；所述第二P+型区的宽度小于所述第一P+型区的宽度；
所述第一P型主结区的一侧面与所述N型未掺杂区的双弧形侧面的部分区域顺次连接形成一弧形凹面；
钝化层，覆盖所述第一P型主结区靠近两端的区域、所述弧形凹面、及所述第二P+型区的部分上表面设置；
顶金属层，紧挨所述钝化层覆盖部分所述第一P型主结区上表面设置；
底金属层，覆盖所述第二表面设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211569224.5A CN116013779B (zh) | 2022-12-08 | 2022-12-08 | 一种具有bptm结构的tvs器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211569224.5A CN116013779B (zh) | 2022-12-08 | 2022-12-08 | 一种具有bptm结构的tvs器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116013779A CN116013779A (zh) | 2023-04-25 |
| CN116013779B true CN116013779B (zh) | 2024-01-30 |
Family
ID=86036480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211569224.5A Active CN116013779B (zh) | 2022-12-08 | 2022-12-08 | 一种具有bptm结构的tvs器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116013779B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203895453U (zh) * | 2014-04-18 | 2014-10-22 | 苏州固锝电子股份有限公司 | 低功耗的双向瞬态电压抑制器件 |
| CN210956686U (zh) * | 2019-12-20 | 2020-07-07 | 力特半导体（无锡）有限公司 | 瞬变电压抑制二极管 |
| CN114038900A (zh) * | 2021-09-27 | 2022-02-11 | 安徽芯旭半导体有限公司 | Tvs芯片及其生产方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150123240A1 (en) * | 2013-11-07 | 2015-05-07 | Addison R. Crockett | Semiconductor Device and Method of Forming Shallow P-N Junction with Sealed Trench Termination |
| WO2016159962A1 (en) * | 2015-03-31 | 2016-10-06 | Vishay General Semiconductor Llc | Thin bi-directional transient voltage suppressor (tvs) or zener diode |
-
2022
- 2022-12-08 CN CN202211569224.5A patent/CN116013779B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203895453U (zh) * | 2014-04-18 | 2014-10-22 | 苏州固锝电子股份有限公司 | 低功耗的双向瞬态电压抑制器件 |
| CN210956686U (zh) * | 2019-12-20 | 2020-07-07 | 力特半导体（无锡）有限公司 | 瞬变电压抑制二极管 |
| CN114038900A (zh) * | 2021-09-27 | 2022-02-11 | 安徽芯旭半导体有限公司 | Tvs芯片及其生产方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116013779A (zh) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11121248B2 (en) | Semiconductor device | |
| US9252211B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11876131B2 (en) | Semiconductor device | |
| US20050029557A1 (en) | High-breakdown-voltage semiconductor device | |
| JPH0427712B2 (zh) | ||
| US4375717A (en) | Process for producing a field-effect transistor | |
| US4561168A (en) | Method of making shadow isolated metal DMOS FET device | |
| US11489047B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100343151B1 (ko) | Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법 | |
| JP4593115B2 (ja) | ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 | |
| JPH0654795B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| CN116013779B (zh) | 一种具有bptm结构的tvs器件及其制造方法 | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| KR100853802B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100258385B1 (ko) | 반도체 장치 | |
| CN115579287B (zh) | 一种双向tvs器件的制造方法及结构 | |
| CN115863168B (zh) | 一种高压双向晶闸管的制造方法及结构 | |
| JP2007287813A (ja) | 半導体装置およびその製造方法 | |
| US20060237753A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH11145155A (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法 | |
| JP7113985B2 (ja) | 半導体素子及び半導体素子の製造方法 | |
| JPS6352465B2 (zh) | ||
| JP3963751B2 (ja) | サイリスタ | |
| US20220416093A1 (en) | Semiconductor device with embedded schottky diode and manufacturing method thereof | |
| JP2007184387A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |