KR20080014013A - 소수 운반자 주입이 억제된 실리콘 카바이드 정션 장벽쇼트키 다이오드 - Google Patents

소수 운반자 주입이 억제된 실리콘 카바이드 정션 장벽쇼트키 다이오드 Download PDF

Info

Publication number
KR20080014013A
KR20080014013A KR1020077028671A KR20077028671A KR20080014013A KR 20080014013 A KR20080014013 A KR 20080014013A KR 1020077028671 A KR1020077028671 A KR 1020077028671A KR 20077028671 A KR20077028671 A KR 20077028671A KR 20080014013 A KR20080014013 A KR 20080014013A
Authority
KR
South Korea
Prior art keywords
silicon carbide
region
schottky
type silicon
type
Prior art date
Application number
KR1020077028671A
Other languages
English (en)
Other versions
KR101503527B1 (ko
Inventor
세형 류
아난트 케이. 아가왈
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20080014013A publication Critical patent/KR20080014013A/ko
Application granted granted Critical
Publication of KR101503527B1 publication Critical patent/KR101503527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

정션 장벽 쇼트키(JBS) 구조에서 내부(built-in) PiN 다이오드의 전류 전도를 차단하는 통합 구조들이 제공된다. 쇼트키 다이오드가 PiN 다이오드와 직렬로 통합될 수 있고, 여기서 쇼트키 다이오드는 PiN 다이오드의 방향과 반대 방향이다. PiN 다이오드와 쇼트키 콘택 사이에 직렬 저항 및/또는 절연층이 제공될 수 있다. 다이오드의 드리프트 영역 안에 배치된 실리콘 카바이드 정션 장벽 영역을 포함하는 실리콘 카바이드 쇼트키 다이오드 및 실리콘 카바이드 쇼트키 다이오드의 제조방법이 제공된다. 정션 장벽 영역은 다이오드의 드리프트 영역 내의 제1 도핑 농도를 갖는 제1 영역의 실리콘 카바이드 및 드리프트 영역 내에 있고 제1 영역의 실리콘 카바이드와 쇼트키 콘택 사이에 배치된 제2 영역의 실리콘 카바이드를 포함한다. 제2 영역은 제1 영역의 실리콘 카바이드와 쇼트키 콘택에 접촉하고 있다. 제2 영역의 실리콘 카바이드는 제1 도핑 농도보다 작은 제2 도핑 농도를 갖는다.
정션 장벽 쇼트키 구조, 쇼트키 다이오드, 실리콘 카바이드, 드리프트 영역

Description

소수 운반자 주입이 억제된 실리콘 카바이드 정션 장벽 쇼트키 다이오드{Silicon carbide junction barrier schottky diodes with suppressed minority carrier injection}
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 다이오드에 관한 것이다.
예를 들면, 약 600V와 약 2.5keV 사이의 전압을 다룰 수 있는 고전압 실리콘 카바이드(SiC) 쇼트키 다이오드는 활성 면적(active area)에 의존하여 약 100 amp 또는 그 이상의 전류를 취급할 수 있다. 고전압 쇼트키 다이오드는 특히 전력 변환(conditioning), 분배 및 조절의 분야에서 많은 중요한 응용성을 갖는다.
이러한 응용분야에서 SiC 쇼트키 다이오드의 중요한 특성은 스위칭 속도이다. 실리콘-계 PIN 소자들은 전형적으로 비교적 열악한 스위칭 속도를 나타낸다. 실리콘 PIN 다이오드는 정격 전압(voltage rating)에 따라 대략 20kHz 의 최대 스위칭 속도를 가질 수 있다. 반면, 실리콘 카바이드-계 쇼트키 소자들은 예를 들면, 실리콘보다 약 100배를 초과하는, 이론적으로 훨씬 높은 스위칭 속도를 가질 수 있다. 덧붙여, 실리콘 카바이드 소자들은 실리콘 소자들보다 더 높은 전류 밀도를 취급할 수 있다.
4H-SiC에서 쇼트키 장벽 다이오드들은 매우 낮은 비 온-저항(specific on-resistance) 및 매우 빠른 턴-오프(turn-off) 특성을 가질 수 있다. 소자 성능을 향상시키기 위하여 쇼트키 다이오드 내에 p+n 정션 그리드(junction grid)를 통합하고, 정션-장벽 쇼트키(JBS: Junciton-Barrier Schottky) 구조를 형성하는 것을 포함하는 시도들이 있었다. 순방향 바이어스가 인가되면, 다이오드의 쇼트키 영역들은 전기를 전도한다(conduct). 인가된 순방향 바이어스가 p+n 정션의 내부(built-in) 정션 포텐셜보다 작은 한, 다수 운반자(majority carrier) 전류만이 흐르고 소수 운반자(minority carrier)들은 드리프트 층으로 주입되지 않아서, 축적된 소수 운반자 전하에 기인하는 역방향 회복 시간(reverse recovery time)이 무시할 만하다. 역방향 바이어스가 인가되면, p+ 영역들의 공핍 영역들이 쇼트키 영역들을 가려서(shield), 쇼트키 금속-SiC 경계에서 전기장을 더 낮게 한다. 이 효과는 다이오드의 쇼트키 영역으로부터 역방향 바이어스 누설 전류를 감소시키거나 최소화할 수 있고, 고전압, 저누설 및 고온 다이오드의 제조를 가능하게 한다. 소자의 온-상태 전압 강하는 금속-SiC 장벽 높이, 드리프트 영역의 저항 및 쇼트키와 p+ 이온주입 영역들의 상대적인 면적에 의하여 결정된다.
4H-SiC 에서 2.6V 인 p+n 정션의 내부 포텐셜보다 더 큰 순방향 바이어스가 인가되면, 내부 pn 정션이 턴온된다. 정공들이 p+ 이온주입 영역들로부터 주입되고 전자들이 n+ 영역들로부터 주입된다. 일반적인 JBS 다이오드의 가능한 I-V 특성을 도시한 예시적인 I-V 곡선이 도 1에 제공된다. 예를 들면, Ti 쇼트키 금속을 갖는 4H-SiC JBS 다이오드는 대략 1V 에서 다수 운반자 전도를 보여줄 것이다. 그러므로, 도 1에서 쇼트키 턴-온 지점은 약 1V의 순방향 바이어스가 될 것이다. 만일 정션 장벽 그리드에 대한 콘택이 충분히 오믹인 경우에는, 다수 운반자 전류가 순방향 바이어스와 함께 증가하면 pn 정션이 약 2.6V 에서 턴-온될 것이다. 이 지점부터 소수 운반자 전류가 다이오드의 순방향 전도보다 우세하게 된다. 다이오드의 드리프트 층이 운반자로 넘치기 때문에, 소자는 상당한 역방향 회복 전하(reverse recovery charge) 및 역방향 회복 시간(reverse recovery time)을 보여줄 수 있다. 그러므로, 이러한 소자가 순방향 바이어스 (전도) 상태로부터 역방향 바이어스 (차단) 상태로 스위치될 때, 모든 주입된 소수 운반자들이 재결합할 때까지 전류의 전도가 바람직하지 않게 계속될 것이다. 덧붙여, 운반자 재결합은 스태킹 결함(stacking fault)을 전파를 야기할 수 있고, 이것은 I-V 특성의 심각한 열화를 초래할 수 있다.
이온주입된(implanted) 정션 장벽 그리드(junciton barrier grid)를 갖는 일반적인 SiC 쇼트키 다이오드가 도 2에 도시되어 있다. 일반적인 소자에서, 플로팅 필드 링들(floating field rings)이 정션 장벽 그리드를 둘러싼다. 비-스케일로 단순화된 일반적인 소자의 단면구조의 도면이 아래의 도 2에서 보여진다. 도 2에서, 정션 장벽 영역에서 이온주입 영역들(implant regions)의 수는 명확성을 위하여 줄여졌다. 더욱이, 영역들의 상대적인 크기들 또한 명확성을 위하여 변경되었다.
도 2에 보이는 바와 같이, 일반적인 소자는 n+ SiC 기판(10) 위에 비교적 얇은 (약 0.5 ㎛) n+ SiC 에피택셜층(12)을 포함한다. n- SiC 에피택셜층(14)이 n+ SiC 에피택셜층(12) 위에 제공된다. n- SiC 에피택셜층(14)은 600V 제품에 대하여 약 5 ㎛의 두께이고, 1200V 제품에 대하여 약 13 ㎛의 두께이다. p-형의 SiC 이온주입 영역들(16)이 n- SiC 에피택셜층(14) 안에 제공되고 약 0.5 ㎛의 깊이로 확장된다. p-형의 이온주입(16)은 정션 장벽 그리드와 플로팅 필드 링들을 제공한다. 제1 열산화막(18)과 제2 증착 산화막(20)을 포함하는 산화막이 플로팅 필드 링들 위와 정션 장벽 그리드의 바깥쪽 부분 위에 제공된다. 쇼트키 콘택(22)이 정션 장벽 그리드 위로 제공되고 산화막 위로 확장된다. 오믹 콘택(24)이 SiC 기판(10) 위에 제공된다.
일반적인 소자들의 모든 p-형의 이온주입들은 (정션 장벽 그리드 및 필드 링) 활성화 후에 1×1018 ㎝-3 보다 큰 운반자 농도를 갖도록 동일한 양으로 이온주입된다. 정션 장벽 그리드는 약 1.5 ㎛ 너비와 약 4 ㎛의 간격의 p-형 이온주입 영역들의 그리드를 포함한다. 정션 장벽 그리드의 이 부분은 균일한 크기와 간격의 이온주입들을 포함하고 약 15㎛ 너비를 갖고 균일한 크기의 이온주입 영역들을 서로 연결시키는 바깥 주변의 p-형의 이온주입 영역에 의해 둘러싸인다. 쇼트키 콘택이 그리드의 전체 바깥 영역 둘레의 그리드를 콘택하는 것을 확실하게 하기 위한 제조 다양성을 허용하도록 정션 장벽 그리드의 이 바깥 주변 영역은 다른 부분들보다 넓게 만들어진다. p-형의 이온주입 플로팅 필드 링들은 약 2.75 ㎛ 너비와 약 1.75 ㎛의 간격을 갖는다.
일반적인 소자들의 제조에서, n+ SiC 기판(10)이 제공된다. 두 개의 n-형 SiC 에피택셜층들(n+ SiC 에피택셜층(12)과 n- SiC 에피택셜층(14))은 도 2에 관련하여 위에서 기술된 바와 같이 기판(10) 위에 형성된다. SiC 에피택셜층들과 SiC 기판은 SiC 기판과 SiC 에피택셜층들 위에 희생층인 실리콘 이산화물(silicon dioxide)을 제공하기 위하여 열산화된다. 실리콘 이산화물의 이들 희생층들의 각각은 식각에 의하여 제거된다. p-형의 도펀트(Al)들이 도 2에 도시된 바와 같은 플로팅 가드 링과 정션 장벽 그리드들을 제공하기 위하여 4×1014 ㎝- 2 의 도즈(dose)로 n- SiC 에피택층으로 이온주입된다. 이온주입된 p-형의 도펀트들은 그 후 고온 어닐(즉, 1600℃)을 사용하여 활성화된다. 고온 어닐은 도펀트들을 SiC 결정 구조로 도입하고 이온주입 공정으로부터 기인하는 모든 결정결함은 아니더라도 대부분(예를 들면, ≥90%)의 결정결함을 제거한다.
그 후 이온주입된 영역을 포함하여 n- SiC 에피택셜층 위에 희생산화막 열성장되고, 식각에 의하여 제거된다. 열산화막이 그 후 n- SiC 에피택셜층 위에 성장되고 증착 산화막이 열산화막 위에 형성되고 치밀하게 된다. n- SiC 에피택셜층 위의 산화막은 그 후 쇼트키 콘택을 위하여 n- SiC 에피택셜층에 개구부를 제공하기 위하여 패터닝되고, n- SiC 에피택셜층과 이온주입된 정션 장벽 그리드에 콘택하도록 쇼트키 콘택이 형성된다. 쇼트키 콘택은 또한 도 2에 보이는 바와 같이 산화막 위로 확장된다.
SiC 쇼트키 다이오드들의 부가적인 일반적인 종결(terminations)이 Singh 등에 의한 "Planar Terminations in 4H-SiC Schottky Diodes With Low Leakage And High Yields" ISPSD '97, pp. 157-160 에 기술되어 있다. SiC 쇼트키 장벽 다이오드를 위한 p-형 에피택시 가드 링 종결이 Ueno 등에 의한 "The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diodes", IEEE Electron Device Letters, Vol. 16, No. 7, July, 1995, pp. 331-332 에 기술되어 있다. 덧붙여, 다른 종결 기술들이 "SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edge" 라는 제목의 공개된 PCT 출원 WO 97/08754 에 기술되어 있다.
본 발명의 일부 실시예들은 다이오드의 드리프트 영역 내에 배치된 실리콘 카바이드 정션 장벽 영역을 포함하는 실리콘 카바이드 쇼트키 다이오드 및 실리콘 카바이드 쇼트키 다이오드의 제조방법을 제공한다. 정션 장벽 영역은 다이오드의 드리프트 영역 내의 제1 도핑 농도를 갖는 제1 영역의 실리콘 카바이드 및 드리프트 영역 내에 있고 제1 영역의 실리콘 카바이드와 쇼트키 다이오드의 쇼트키 콘택 사이에 배치된 제2 영역의 실리콘 카바이드를 포함한다. 제2 영역은 제1 영역의 실리콘 카바이드와 쇼트키 콘택에 접촉하고 있다. 제2 영역의 실리콘 카바이드는 제1 도핑 농도보다 작은 제2 도핑 농도를 갖는다. 상기 제2 영역은 제1 영역의 실리콘 카바이드 및 쇼트키 콘택과 접촉하고 있다. 상기 제2 영역의 실리콘 카바이드는 상기 제1 도핑 농도보다 작은 제2 도핑농도를 갖고 상기 쇼트키 콘택과 쇼트키 정류 정션을 형성한다.
본 발명의 다른 실시예들에서, 상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 제1 및 제2 영역들은 p-형 실리콘 카바이드를 포함한다. 본 발명의 특정 실시예들에서, 상기 제2 영역의 실리콘 카바이드는 상기 드리프트 영역으로 약 0.01 로부터 약 0.5 ㎛까지 확장되고, 상기 제1 영역의 실리콘 카바이드는 상기 드리프트 영역으로 약 0.1 로부터 약 1 ㎛까지 확장된다. 상기 제2 영역의 실리콘 카바이드는 약 1×1015 ㎝- 3 로부터 약 5×1018 ㎝- 3 의 표면 도핑 농도를 가질 수 있다.
본 발명의 부가적인 실시예들에서, 상기 드리프트 영역은 n-형 실리콘 카바이드 에피택셜층을 포함한다. 상기 제1 n-형 실리콘 카바이드 에피택셜층의 운반자 농도보다 더 큰 운반자 농도를 갖는 n-형 실리콘 카바이드 기판이 또한 제공될 수 있고, 상기 제1 n-형 실리콘 카바이드 에피택셜층은 상기 n-형 실리콘 카바이드 기판 위에 배치될 수 있다. 제2 n-형 실리콘 카바이드 에피택셜층이 상기 제1 실리콘 카바이드 에피택셜층과 상기 n-형 실리콘 카바이드 기판 사이에 배치될 수 있다. 상기 제2 n-형 실리콘 카바이드 에피택셜층은 상기 제1 n-형 실리콘 카바이드 에피택셜층보다 더 높은 운반자 농도를 가질 수 있다. 오믹 콘택이 상기 제1 n-형 실리콘 카바이드 에피택셜층의 반대편에 상기 실리콘 카바이드 기판 위에 제공될 수 있다. 복수의 플로팅 필드 링들이 또한 실리콘 카바이드 정션 장벽 영역을 둘러싸도록 제공될 수 있다.
본 발명의 일부 실시예들은 실리콘 카바이드 드리프트 영역 내에 배치된 실리콘 카바이드 정션 장벽 영역을 포함하는 실리콘 카바이드 정션 장멱 쇼트키(JBS) 다이오드 및 실리콘 카바이드 JBS 다이오드의 제조방법을 제공하며, 여기서 정션 장벽 영역은 내부 pn 정션 및 상기 정션 장벽 영역의 상기 내부 pn 정션의 전류 전도를 막기 위한, 다이오드에 통합된 수단을 제공한다.
본 발명의 특정 실시예들에서, 상기 정션 장벽 영역의 상기 내부 pn 정션의 전류 전도를 막기 위하여 상기 다이오드에 통합되는 수단은 상기 정션 장벽 영역의 상기 내부 pn 정션과 상기 JBS 다이오드의 상기 쇼트키 콘택 사이의 직렬 쇼트키 다이오드에 의하여 제공된다. 상기 쇼트키 다이오드는 상기 내부 pn 정션이 순방향으로 바이어스될 때 역방향으로 바이어스된다.
본 발명의 다른 실시예들에서, 상기 쇼트키 다이오드는 상기 쇼트키 콘택과 상기 정션 장벽 영역 사이의 쇼트키 정션에 의하여 제공된다. 상기 쇼트키 정션은 상기 JBS 다이오드가 순방향으로 바이어스될 때 상기 내부 pn 정션을 통한 전류를 차단하도록 충분히 정류하도록 이루어진다.
본 발명의 특정 실시예들에서, 상기 정션 장벽 영역은 n-형 실리콘 카바이드 드리프트 영역 내의 p-형 실리콘 카바이드 영역들을 포함한다. 상기 p-형 실리콘 카바이드 영역들은 약 1×1015 ㎝- 3 로부터 약 5×1018 ㎝- 3 의 표면 도핑 농도를 가질 수 있다. 상기 p-형 실리콘 카바이드 영역들은 상기 p-형 실리콘 카바이드 영역들의 표면에서보다 상기 p-형 실리콘 카바이드 영역들의 표면 아래의 깊이에서 더 높은 도핑 농도를 가질 수 있다.
본 발명의 일부 실시예들에서, 상기 p-형 실리콘 카바이드 영역들은 상기 다이오드의 상기 n-형 드리프트 영역 내에서 제1 도핑 농도를 갖는 제1 영역의 p-형 실리콘 카바이드 및 상기 드리프트 영역 안에서 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되는 제2 영역의 실리콘 카바이드를 포함한다. 상기 제2 영역의 p-형의 실리콘 카바이드는 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택과 접촉하고 있다. 상기 제2 영역의 p-형 실리콘 카바이드는 상기 제1 도핑 농도보다 작은 제2 도핑 농도를 갖고 상기 쇼트키 콘택과 쇼트키 정류 정션을 형성한다.
본 발명의 다른 실시예들에서, 상기 실리콘 카바이드 JBS 다이오드는 상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택 및 상기 정션 장벽 영역의 상기 내부 pn 정션의 전류 전도를 막기 위한, 상기 다이오드에 통합된 수단을 포함하고, 상기 수단은 상기 정션 장벽 영역의 상기 내부 pn 정션과 쇼트키 콘택 사이의 직렬 저항을 포함한다. 상기 직렬 저항은 저항은 상기 n-형 드리프트 영역 내에 제1 도핑 농도를 갖는 제1 영역의 p-형 실리콘 카바이드에 의하여 제공되고, 상기 n-형 드리프트 영역 안에 있고 상기 제1 영역의 p-형 실리콘 카바이드와 상기 JBS 다이오드의 상기 쇼트키 콘택 사이에 배치되고 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 연결되는 제2 영역의 p-형 실리콘 카바이드에 의하여 제공된다. 상기 제2 영역의 p-형 실리콘 카바이드는 상기 제1 도핑 농도보다 작은 제2 도핑 농도를 갖고 상기 쇼트키 콘택과 저항성 콘택을 형성한다.
본 발명의 부가적인 실시예들에서, 상기 실리콘 카바이드 JBS 다이오드는 상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택을 더 포함하고, 상기 정션 장벽 영역의 내부 pn 정션의 전류 전도를 막기 위한, 상기 다이오드에 통합된 상기 수단은 상기 정션 장벽 영역과 상기 JBS 다이오드의 상기 쇼트키 콘택 사이에 위치한 절연층을 포함한다.
본 발명의 일부 실시예들은 실리콘 카바이드 드리프트 영역, 상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택 및 상기 실리콘 카바이드 드리프트 영역 내에 배치된 실리콘 카바이드 정션 장벽 영역을 포함하는 실리콘 카바이드 쇼트키 다이오드 및 실리콘 카바이드 쇼트키 다이오드의 제조방법을 제공한다. 상기 정션 장벽 영역은 상기 드리프트 영역 안에 있고, 제1 피크 운반자 농도를 갖는 제1 이온주입 영역의 실리콘 카바이드 및 상기 드리프트 영역 안에서 상기 제1 영역의 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되고, 상기 제1 영역의 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 접촉하는 제2 이온주입 영역의 실리콘 카바이드를 포함한다. 상기 제2 영역의 실리콘 카바이드는 상기 제1 피크 운반자 농도보다 작은 제2 피크 운반자 농도를 갖는다.
일부 실시예들에서, 상기 제2 이온주입 영역은 상기 쇼트키 콘택에 대하여 저항성 정션을 제공할 수 있다. 다른 실시예들에서, 상기 제2 이온주입 영역은 상기 쇼트키 콘택에 대하여 쇼트키 정션을 제공할 수 있다.
본 발명의 부가적인 실시예들에서, 상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 제1 및 제2 영역들은 p-형 실리콘 카바이드를 포함한다. 상기 제2 영역의 실리콘 카바이드는 상기 드리프트 영역으로 약 0.01 로부터 약 0.5 ㎛까지 확장될 수 있고, 상기 제1 영역의 실리콘 카바이드는 상기 드리프트 영역으로 약 0.1 로부터 약 1 ㎛까지 확장될 수 있다. 본 발명의 특정 실시예들에서, 상기 제2 영역의 실리콘 카바이드는 약 1×1015 ㎝- 3 로부터 약 5×1018 ㎝- 3 의 표면 도핑 농도를 갖는다.
본 발명의 다른 실시예들에서, 상기 드리프트 영역은 제1 n-형 실리콘 카바이드 에피택셜층을 포한한다. 상기 제1 n-형 실리콘 카바이드 에피택셜층의 운반자 농도보다 더 큰 운반자 농도를 갖는 n-형 실리콘 카바이드 기판이 제공될 수 있다. 상기 제1 n-형 실리콘 카바이드 에피택셜층은 상기 n-형 실리콘 카바이드 기판 위에 배치될 수 있다.
본 발명의 또 다른 실시예들에서, 제2 n-형 실리콘 카바이드 에피택셜층이 상기 제1 실리콘 카바이드 에피택셜층과 상기 n-형 실리콘 카바이드 기판 사이에 배치되어 제공될 수 있다. 상기 제2 실리콘 카바이드 에피택셜층은 상기 제1 n-형 실리콘 카바이드 에피택셜층보다 더 높은 운반자 농도를 갖는다.
본 발명의 부가적인 실시예들에서에서, 상기 제1 n-형 실리콘 카바이드 에피택셜층의 반대편에 상기 실리콘 카바이드 기판 위의 오믹 콘택이 제공된다. 복수의 플로팅 필드 링들이 또한 실리콘 카바이드 정션 장벽 영역을 둘러싸도록 제공될 수 있다.
본 발명의 일부 실시예들은 실리콘 카바이드 드리프트 영역, 상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택, 상기 실리콘 카바이드 드리프트 영역 내에 배치된 실리콘 카바이드 정션 장벽 영역을 포함하는 실리콘 카바이드 쇼트키 다이오드 및 실리콘 카바이드 쇼트키 다이오드의 제조방법을 제공하며, 여기서 상기 정션 장벽 영역 및 절연층은 상기 실리콘 카바이드 정션 장벽 영역과 상기 쇼트키 콘택 사이에 배치된다.
도 1은 일반적인 JBS 다이오드의 예시적인 I-V 곡선이다.
도 2는 일반적인 SiC 정션 장벽 쇼트키 다이오드의 단면 다이어그램이다.
도 3은 본 발명의 일부 실시예들에 따른 SiC 정션 장벽 쇼트키 다이오드의 단면 다이어그램이다.
도 4a는 일반적인 JBS 다이오드의 등가 회로이다.
도 4b는 본 발명의 실시예들에 따른 JBS 다이오드의 등가 회로이다.
도 4c는 차단 쇼트키 정션을 제공하는 본 발명의 실시예들에 따른 JBS 다이오드의 등가 회로이다.
도 4d는 매우 저항성인 정션을 제공하는 본 발명의 실시예들에 따른 JBS 다이오드의 등가 회로이다.
도 4e는 차단 절연물질을 제공하는 본 발명의 실시예들에 따른 JBS 다이오드의 등가 회로이다.
도 5a 내지 도 5e는 본 발명의 일부 실시예들에 따른 JBS 다이오드의 제조를 도시하는 단면 다이어그램들이다.
도 6은 본 발명의 일부 실시예들에 따른 JBS 다이오드의 I-V 곡선이다.
도 7은 본 발명의 일부 실시예들에 따른 SiC 정션 장벽 쇼트키 다이오드들의 단면 다이어그램이다.
이하에서는 본 발명의 실시예들을 나타낸 첨부 도면을 참조하여 본 발명을 더욱 구체적으로 설명한다. 그러나, 본 발명은 여기에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니된다. 이들 실시예들은, 오히려, 본 발명의 개시가 보다 철저하고 완전하도록 하고, 또한 당업자들에게 본 발명의 범위를 완전히 전달하기 위해 제공되는 것이다. 도면들에서, 층들 및 영역들의 두께는 명확성을 위하여 과장되었다.
어느 요소 또는 층이 다른 요소 또는 층의 "위에" 있거나, 다른 요소 또는 층에 "연결"되거나, "결합"되는 경우, 직접 다른 요소 또는 층의 "위에" 있거나 다른 요소 또는 층에 "연결"되거나 "결합"될 수도 있고, 개재되는 요소 또는 층이 존재할 수도 있음은 이해될 것이다. 대조적으로, 어느 요소가 다른 요소 또는 층의 "직접 위에" 있거나, 다른 요소 또는 층에 "직접 연결"되거나 "직접 결합"된다고 언급이 되면, 개재되는 요소 또는 층이 존재하지 않는다. 동일한 부재 번호는 시종 동일한 요소를 가리킨다. "및/또는"이라는 용어는 여기에서 사용될 때, 관련되어 열거된 항목들의 하나 또는 그 이상의 임의의 그리고 모든 조합들을 포함한다.
여기에 사용된 용어는 특정 실시예들만을 기술할 목적을 위한 것이고, 발명을 한정하려는 의도는 아니다. 여기에서 사용된 바와 같이 단수의 형태들은 본문에서 명확하게 다르게 지시하지 않으면 복수의 형태도 포함하는 것으로 의도된다. 더 나아가 "포함한다(comprises)" 및/또는 "포함하는(comprising)"의 용어가 본 상세 한 설명에서 사용되는 경우에는 상술된 형태, 복합체, 단계, 작용, 요소, 및/또는 부품의 존재를 특정하지만, 하나 또는 그 이상의 다른 형태, 복합체, 단계, 작용, 요소, 부품 및/또는 이들의 그룹의 존재 또는 부가를 제외하지 않는다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다. 동일한 부재 번호는 시종 동일한 요소를 가리킨다.
비록 제1, 제2, 기타의 용어가 여기에서 여러가지 요소, 부품, 영역, 층 및/또는 구간을 기술하는데 사용되더라도 이 요소, 부품, 영역, 층 및/또는 구간은 이 용어에 의하여 제한되어서는 안된다. 이 용어들은 단지 하나의 요소, 부품, 영역, 층 또는 구간을 다른 영역, 층 또는 구간과 구별하기 위하여 사용된다. 따라서, 이하에서 논의되는 제1 요소, 부품, 영역, 층 또는 구간은 본 발명의 가르침으로부터 벗어나지 않고 제2 요소, 부품, 영역, 층 또는 구간을 지칭할 수 있다.
더욱이, "하부의(lower)" 또는 "바닥(bottom)" 및 "상부의(upper)" 또는 "상부(top)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소의 다른 요소에 대한 관계를 기술하는데 사용될 수 있다. 상대적인 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포함하기 위한 의도를 갖는 것으로 이해될 것이다. 예를 들면, 도면에서 장치가 뒤집혔으면, 다른 요소들의 "하부의(lower)" 면에 존재하는 것으로 기술된 요소들은 그 다른 요소들의 "상부의(upper)" 면에 향하는 것이 될 수 있다. 따라서 예시된 용어 "하부의(lower)"는 형태의 특정한 방향에 따라 "하부의(lower)" 및 "상부의(upper)"의 모든 방향을 포함할 수 있다. 비슷하게, 도면 중 하나에서 장치가 뒤집혔으면, 다른 요소들의 "아래(below)" 또는 "바로 밑(beneath)"에 있는 것으로 기술된 요소들은 그 다른 요소들의 "위(above)"로 향할 수 있다. 예시된 용어 "아래(below)" 또는 "바로 밑(beneath)"은 따라서 위와 아래의 양 방향을 포함할 수 있다. 더 나아가, 용어 "외부의"는 기판으로부터 가장 멀리 떨어진 표면 및/또는 층을 지칭하는데 사용될 수 있다.
본 발명의 실시예는 본 발명의 이상적인 실시예를 개념적으로 도시한 단면도를 참조하여 여기에 설명된다. 따라서, 예를 들면, 도면 형태로부터 제조 기술 및/또는 제조상의 허용성의 결과 발생한 차이는 예견되는 것이다. 따라서, 본 발명의 실시예들은 여기에 도시된 영역의 특정한 형태에 한정되는 것으로 해석되어서는 아니되며, 예를 들면, 제조로부터 야기되는 형태상의 변용을 포함하는 것이다. 예를 들면, 직사각형으로 도시된 식각 영역은 통상적으로 둥글거나 곡면의 형태를 가질 것이다. 따라서, 도면에 도시된 영역들은 성질상 개념적인 것이고 이들의 형태는 소자의 영역의 정확한 형태를 도시할 의도인 것이 아니며 본 발명의 범위를 한정할 의도인 것이 아니다.
다르게 정의되지 않으면, (기술적이고 과학적인 용어들을 포함한) 여기에 사용된 모든 용어들은 본 발명이 속하는 기술분야에서 일반적인 기술을 가진 이들에게 일반적으로 이해되는 것과 같은 의미를 갖는다. 통상적으로 사용되는 사전에 정의된 것들과 같은 용어들은 관련 기술 및 본 기술내용에서의 의미와 일관되는 의미를 갖는 것으로 이해되어야 하고, 본 기술내용은 여기에서 명시적으로 정의되지 않는 한 이상적이거나 완전히 의례적인 의미로 해석되지 않는다.
다른 형태에 "인접한(adjacent)" 배치를 갖는 구조 또는 형태에 대한 참조는 그 인접한 형태와 겹치거나 그 아래에 있는 부분들을 포함할 수 있는 것으로 기술분야에 숙달된 이들에게 또한 이해될 것이다.
본 발명의 실시예들은 JBS 구조에서 내부(built-in) PiN 다이오드의 전류 전도를 막는 통합 구조(integral structure)를 제공한다. 여기에 사용된 바와 같이, 통합 구조는 쇼트키 다이오드를 제공하는 반도체 물질 내에 및/또는 위에 형성되는 것이다. 본 발명의 일부 실시예들에서, 이것은 PiN 다이오드와 직렬인 쇼트키 다이오드를 통합함에 의하여 이루어질 수 있으며, 쇼트키 다이오드의 방향은 PiN 다이오드의 방향과 반대이다.
본 발명의 일부 실시예들에 따른 예시적인 소자들이 도 3에 개략적으로 도시되어 있다. 그러나, 본 발명의 실시예들은 여기에 기술된 특정한 예시적인 실시예 들로 한정되는 것으로 해석되서는 안되며, 여기에 기술된 특징들을 갖는 다이오드들을 제공하는 임의의 적절한 구조들을 포함할 수 있다.
도 3으로 돌아가서, 본 발명의 일부 실시예들에 따른 쇼트키 다이오드(300)는 실리콘 카바이드(SiC) 기판(310)을 포함한다. 기판(310)은 n+ SiC 기판일 수 있다. 적절한 기판들이 Durham, NC의 크리사(Cree, Inc.)로부터 얻어질 수 있다. 비록 다른 폴리형(polytype)들이 사용될 수 있지만, 본 발명의 특정 실시예들에서, 기판(310)은 4H SiC 기판이다. 본 발명의 일부 실시예들에서, 기판(310)의 도핑 농도는 적어도 약 1×1018 ㎝-3 일 수 있다.
선택적으로, 제1 실리콘 카바이드 에피택셜층(312)이 기판(310) 위에, 기판(310)과 소자의 드리프트 영역을 제공하는 제2 실리콘 카바이드 에피택셜층(314) 사이에 제공될 수 있다. 본 발명의 일부 실시예들에서, 제1 실리콘 카바이드 에피택셜층(312)은 비교적 얇은 (약 0.5㎛) n+ SiC 에피택셜층일 수 있다. 본 발명의 일부 실시예들에서, 제1 실리콘 카바이드 에피택셜층(312)의 도핑 농도는 적어도 약 1×1018 ㎝-3 일 수 있다. 에피택셜 실리콘 카바이드 층들을 형성하기 위한 기술들은 기술분야에 숙달된 이들에게 알려져 있으며, 여기에서 더 이상 기술될 필요가 없다.
제2 실리콘 카바이드 에피택셜층(314)이 제1 실리콘 카바이드 에피택셜층(312) 위에 제공된다. 본 발명의 일부 실시예들에서, 제2 실리콘 카바이드 에피택셜층은 다이오드(300)의 드리프트 영역(drift region)을 제공하는 n- SiC 에피택 셜층이다. 본 발명의 일부 실시예들에서, 제2 실리콘 카바이드 에피택셜층(314)은 약 1×1015 ㎝-3 로부터 약 1×1017 ㎝-3 의 도핑 농도를 갖는 n-형 실리콘 카바이드를 포함하고, 약 2 ㎛에서 약 20 ㎛의 두께를 갖는다. 본 발명의 특정 실시예들에서, n- SiC 에피택셜층(314)은 600V 제품에 대하여 약 5 ㎛의 두께이고, 1200V 제품에 대하여 약 13 ㎛의 두께이다.
드리프트 영역에 대하여 반대 도전형의 제1 및 제2 실리콘 카바이드 영역(316, 317)이 정션 장벽 영역(junction barrier region)을 제공하기 위하여 제2 실리콘 카바이드 에피택셜층(314) 내에 제공된다. 본 발명의 일부 실시예들에서, 정션 장벽 영역은 정션 장벽 그리드로서 제공된다. 본 발명의 예시적인 실시예들은 정션 장벽 그리드에 관련하여 기술될 것이나, 정션 장벽 영역이 그리드 형태로 제한되는 것으로 해석되어서는 안된다. 본 발명의 특정 실시예들에서, 실리콘 카바이드 영역들(316, 317)은 p-형 실리콘 카바이드이다. 선택적으로, p-형 실리콘 카바이드 역역들(318)이 플로팅 필드 링들을 제공하기 위하여 제2 실리콘 카바이드 에피택셜층(314) 내에 또한 제공될 수 있다. 제1 실리콘 카바이드 영역들(316)은 표면으로부터 약 0.1 ㎛에서 1 ㎛의 깊이로, 일부 실시예들에서 약 0.5 ㎛의 깊이로 제2 실리콘 카바이드 에피택셜층(314) 안으로 확장될 수 있다. 제2 실리콘 카바이드 영역들(317)은 표면으로부터 약 0.01 에서 0.5 ㎛의 깊이로, 일부 실시예들에서 약 0.2 ㎛의 깊이로 제2 실리콘 카바이드 에피택셜층(314) 안으로 확장될 수 있다. 제2 실리콘 카바이드 영역들(317)의 깊이는 제2 실리콘 카바이드 영역들(317)에 대 한 양질의 쇼트키 콘택을 형성할 수 있도록 충분히 깊어야 하지만, 다이오드(300)가 역방향으로 바이어스될 때 제1 실리콘 카바이드 영역들(316)을 둘러싼 공핍 영역들에 의해 제공되는 차단 능력을 실질적으로 감소시킬 정도로 깊어서는 안된다.
제1 및 제2 실리콘 카바이드 영역들(316, 317)은 정션 장벽 그리드를 제공한다. 제3 실리콘 카바이드 영역들이 플로팅 필드 링 영역들(318)을 제공하기 위하여 또한 제공될 수 있다. 산화막(320)이, 제1 열산화막(319)과 제2 증착 산화막(321)을 포함할 수 있는데, 도 3에 도시된 바와 같이, 플로팅 필드 링 영역들(318) 위에 그리고 정션 장벽 그리드의 바깥 부분 위에 제공될 수 있다. 쇼트키 콘택(322)이 정션 장벽 그리드 위에 제공되며, 산화막(320) 위로 확장될 수 있다. 오믹 콘택(324)이 SiC 기판(310) 위에 제공된다. 제1 실리콘 카바이드 영역들(316)은 약 1×1019 ㎝-3 로부터 약 1×1021 ㎝-3 의 도핑 농도로 이온주입될 수 있고, 이것은 활성화 후에 1×1018 ㎝-3 보다 큰 운반자 농도를 가져온다. 제2 실리콘 카바이드 영역들(317)은 제1 실리콘 카바이드 영역들(316)보다 더 낮은 도핑 농도로 예를 들면, 약 1×1015 ㎝-3 로부터 약 5×1018 ㎝-3 의 도핑 농도로 이온주입되며, 이것은 활성화 후에 약 1×1017 ㎝-3 또는 그 보다 작은 운반자 농도를 가져온다. 제1 및 제2 영역들(316, 317)에서 p-형의 이온주입의 총 도즈는 소자(300)가 역방향으로 바이어스될 때 제1 및 제2 영역들(316, 317)이 완전히 공핍되지 않도록 충분히 커야한다.
본 발명의 일부 실시예들은 다른 이온주입 도즈들을 갖는 적어도 두 개의 이 온주입된 영역들을 제공한다. 이온주입 도즈는 이온주입된 영역에 대한 피크 농도를 지시한다. 이러한 영역들은 실리콘 카바이드의 매몰 영역들에서 이온주입으로부터 자연적으로 기인할 수 있는 도펀트 농도의 변동과 구별될 수 있다. 그러므로, 여기에서 사용된 바와 같이 다른 이온주입 도즈를 갖는 이온주입된 영역들은 다른 이온주입 에너지와 다른 이온주입 도즈들을 갖는 적어도 두 개의 이온주입 단계에 의해 제공되는 영역들을 지칭하며, 여기에서 도즈는 다른 이온주입 에너지를 보상하는 차이보다 더 많이 차이가 난다.
플로팅 필들 링 영역들(318)은 약 1×1019 ㎝-3 로부터 약 1×1021 ㎝-3 의 도핑 농도로 이온주입될 수 있고, 이것은 활성화 후에 1×1018 ㎝-3 보다 큰 운반자 농도를 가져온다. 플로팅 필들 링 영역들(318)은 실질적으로 균일한 도핑 농도의 단일 영역들로서 도시되었으나, 이들은 예를 들면, 정션 장벽 그리드와 동시에 형성될 수 있는 다른 도핑 농도의 다중 영역들일 수 있고, 그러므로 제1 및 제2 영역들(316, 317)과 동일한 도핑 프로파일을 가질 수 있다.
제2 실리콘 카바이드 영역들(317)을 제공함에 의하여, 쇼트키 정션이 제2 실리콘 카바이드에 제공되도록 이온주입된 정션 장벽 그리드의 표면 농도는 감소될 수 있다. 에피잭셜층(314)에 대한 쇼트키 콘택 금속(322)은 제2 실리콘 카바이드 영역들(317)에 대한 쇼트키 콘택 금속으로서 사용될 수 있다. 반면, 도 1에 관련하여 위에서 기술된 바와 같은 SiC 에서 일반적인 JBS 다이오드에서, 실질적으로 균일한 도핑이 정션 장벽 그리드에 제공될 때, 정션 장벽 그리드와 쇼트키 콘택 사이 에 빈약한 품질의 오믹 콘택이 형성된다. 빈약한 품질의 오믹 콘택은 고품질의 오믹 콘택이 제공하는 것과 같은 선형의 I-V 곡선을 제공하지 않으며, 또한 쇼트키 다이오드의 역방향 바이어스 차단과 관련된 I-V 곡선의 명확한 굴곡(knee)을 제공하지 못한다. 그러므로, 도 1과 관련되어 위에서 기술된 바와 같은 일반적인 JBS 다이오드 내의 콘택이 정션 장벽 그리드에 대한 이상적인 오믹 콘택을 제공하지 못할 수 있는 반면, 전형적으로 제공되는 콘택은 내부 PiN 다이오드를 통한 전류 흐름을 방지하는 충분한 차단 특성을 제공하지 않는다. 쇼트키 콘택이 정션 장벽 그리드를 접촉하는 표면의 도핑 농도를 감소시킴에 의하여, 내부 PiN 다이오드를 통한 전류 흐름을 방지하는 바람직한 차단 특성을 제공하는 정션 장벽 그리드와의 쇼트키 콘택의 형성이 도 4c에 관련하여 아래에서 기술되는 바와 같이 제공될 수 있다. 내부 PiN 다이오드를 통한 전류 흐름을 방지함에 의하여, 역방향 회복 전하를 감소시킬 수 있고, 그에 의하여 다이오드의 역방향 회복 시간을 감소시킬 수 있는 소수 운반자 주입이 억제될 수 있다.
일부 실시예들에서, 정션 장벽 그리드의 영역(316, 317)은 약 0.5 로부터 약 5 ㎛의 너비를 갖고 약 2 로부터 약 10 ㎛의 간격으로 떨어져 있는 p-형 이온주입 영역의 그리드를 포함한다. 특정 실시예들에서, p-형 이온주입 영역들의 그리드는 약 1.5 ㎛ 너비와 약 4 ㎛ 간격을 갖는다. p-형 이온주입은 균일한 또는 불균일한 간격일 수 있고 균일한 또는 불균일한 크기이거나 균일한 또는 불균일한 간격과 균일한 또는 불균일한 크기의 조합일 수 있다.
더 나아가, 도 3에 도시된 바와 같이, 정션 장벽 그리드는 정션 장벽 그리드 의 중심 부분과 다른 크기의 바깥 주변 영역(315)에 의해 둘러싸일 수 있다. 그러므로, 본 발명의 일부 실시예들에서, 정션 장벽 그리드는 균일한 크기의 이온주입들을 연결하는 바깥 주변 p-형 이온주입 영역에 의해 둘러싸인 균일한 크기와 간격의 이온주입을 포함할 수 있다. 일부 실시예들에서, 바깥 주변 이온주입은 약 2 로부터 약 30 ㎛의 너비일 수 있고, 특정 실시예들에서, 약 15 ㎛ 너비일 수 있다. 쇼트키 콘택이 그리드의 전체 바깥 주변 둘레의 그리드와 콘택하는 것을 확실히 하도록 제조 변동을 허용하기 위하여 정션 장벽 그리드의 이 바깥 주변 영역은 다른 부분들보다 더 넓게 만들어질 수 있다.
정션 장벽 그리드에서 영역들의 수는 소자의 활성 영역의 크기와 정션 장벽 그리드의 영역들(316, 317)의 크기 및 간격에 기초하여 변화할 수 있다. 따라서 본 발명의 일부 실시예들은 소자의 크기, 도핑, 이온주입 깊이 등에 따라 소자마다 특이할 수 있도록 정션 장벽 그리드의 특정 크기 및 간격에 제한되지 않는다. 일반적으로, 그러나, 영역들(316, 317)의 크기 및 간격은 소자의 활성영역을 채울 수 있고, 낮은 온-상태 저항 및 높은 역방향 바이어스 차단 전압을 제공하도록 선택될 수 있다. 정션 장벽 그리드의 영역들의 크기 및 간격의 선택에서 고려되는 사항들은 기술분야에 숙련된 이들에게 알려져 있으며, 그러므로 여기에서 더 이상 기술될 필요가 없다.
이온주입된 플로팅 필드 링들(318)은 균일한 또는 불균일한 크기 및/또는 간격을 가질 수 있다. 본 발명의 일부 실시예들에서, 플로팅 필드 링들(318)은 약 1.0 ㎛로부터 약 5.0 ㎛의 너비를 갖고 약 0.1 ㎛로부터 약 5 ㎛의 간격을 가질 수 있다. 특정 실시예들에서, 플로팅 필드 링들(318)은 약 2.75 ㎛의 너비와 약 1.75 ㎛의 간격을 가질 수 있다. 약 1 로부터 약 80 개의 플로팅 필드 링들(318)이 제공될 수 있고, 일부 실시예들에서 4 개의 플로팅 필드 링들(318)이 제공된다.
본 발명의 실시예들이 소자의 에지 종결(edge termination)을 제공하는 플로팅 필드 링들에 관련되어 기술되었지만, 다른 에지 종결 기술들이 또한 제공될 수 있다. 그러므로, 본 발명의 다른 실시예들에서, 다이오드(300)의 에지 종결은 "Epitaxial Edge Termination for Silicon Carbide Schottky Devices and Methods of Fabricating Silicon Carbide Devices Incorporating Same" 라는 제목의 미국 특허 번호 6,573,128 및/또는 "Multiple floating guard ring edge termination for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same," 라는 제목의 미국 특허 공개 번호 US 2004-0135153 에 기술된 바와 같이 제공될 수 있으며, 그 개시 내용 전체가 기술된 것처럼 여기에 통합된다.
본 발명의 실시예들이 쇼트키 정션을 형성하는 영역(317)과 쇼트키 콘택 금속(322) 사이의 정션에 관련하여 기술되었으나, 본 발명의 일부 실시예들에서 영역(317)과 쇼트키 콘택(322) 사이에 매우 저항성인 오믹 콘택이 형성될 수 있다. 그러므로, 본 발명의 일부 실시예들에서, p-n 정션이 턴온되지 않거나 내부 p-n 정션 다이오드를 통한 경로가 우세한 전류 전도 경로가 되지 않도록 p-형 영역들(317, 318)을 통한 경로의 저항을 증가시키기 위하여 소수 운반자 이온주입이 억제될 수 있다.
도 4a 내지 도 4c는 일반적인 JBS 다이오드(도 4a) 및 도 3의 JBS 다이오드(300) 및 도 7의 JBS 다이오드(700)과 같은 본 발명의 실시예들에 따른 JBS 다이오드(도 4b 내지 도 4e)의 등가회로들의 개략적인 다이어그램들이다. 도 4a에 보이는 바와 같이, 일반적인 JBS 다이오드는 PiN 다이오드(D2)와 평행한 쇼트키 다이오드(D1)로 관찰된다. 위에서 논의된 바와 같이, 4H-SiC에서, 순방향으로 바이어스되면, 쇼트키 다이오드(D1)가 약 1.1V에서 턴온되고 PiN 다이오드(D2)가 약 2.6V에서 턴온되어 소자의 우세한 전류 소스가 될 수 있다.
도 4b의 등가 회로에서 보이는 바와 같이, 본 발명의 실시예들은 PiN 다이오드(D4)와 직렬인 통합 전류 차단 구조(400)를 제공할 수 있고, 직렬 조합은 n-형 드리프트 영역에 대한 쇼트키 콘택에 의하여 제공되는 쇼트키 다이오드(D3)와 병렬이다. 다이오드(D3)가 순방향으로 바이어스될 때, 차단 구조(400)는 PiN 다이오드(D4)를 통한 전류 흐름을 차단한다. 차단 구조에 역방향 바이어스가 인가될 때, 다이오드(D3, D4)는 역방향으로 바이어스될 것이다. 다이오드(D4)가 역방향으로 바이어스되기 때문에 다이오드(D3, D4)를 통하여 전류가 흐르지 않을 것이고, 다이오드들(D3, D4)의 양극들(anodes)은 서로 매우 가깝게 유지될 것이다. 그러므로, 일반적인 JBS 다이오드에서와 같이 다이오드(D4)로부터의 공핍 영역은 다이오드(D3)를 방패(shield)한다.
도 4c의 등가회로에서 보이는 바와 같이, 본 발명의 일부 실시예들은 PiN 다이오드(D4)와 직렬인 전류 차단 구조(400)로서 쇼트키 다이오드(D5)를 제공할 수 있고, 직렬 조합은 n-형 드리프트 영역에 대한 쇼트키 콘택에 의하여 제공되는 쇼 트키 다이오드(D3)와 병렬이다. 다이오드(D3)가 순방향으로 바이어스될 때, 다이오드(D5)는 역방향으로 바이어스되고 PiN 다이오드(D4)를 통한 전류 흐름을 차단한다. 전류는 다이오드(D5)가 브레이크 다운되어 애버랜치로 되는 경우에만 다이오드(D4)를 통하여 흐를 수 있다. 이것은 매우 큰 순방향 바이어스를 필요로 할 수 있다. 그러나 이러한 순방향 바이어스에서, 다이오드(D3)를 통한 전류 밀도는 매우 높고, 전력 소모(power dissipation)는 패키지의 수용 능력보다 훨씬 커서 소자를 파괴할 수 있다. 그러므로, 다이오드(D5)의 브레이크다운은 소자의 파괴에서 제한 요소(limiting factor)가 아닐 수 있고, 내부 PiN 정션 다이오드(D4)가 턴온되지 않을 수 있다.
구조에 역방향 바이어스가 인가될 때, 다이오드(D3, D4)는 역방향으로 바이어스될 것이고, 다이오드(D5)는 순방향으로 바이어스될 것이다. 다이오드(D4)가 역방향으로 바이어스되기 때문에 다이오드(D3, D4)를 통하여 전류가 흐르지 않을 것이고, 다이오드들(D3, D4)의 양극들은 서로 매우 가깝게 유지될 것이다. 그러므로, 일반적인 JBS 다이오드에서와 같이 다이오드(D4)로부터의 공핍 영역은 다이오드(D3)를 방패한다.
그러므로, 본 발명의 실시예들은 JBS 구조에서 내부 PiN 다이오드에서 전류의 전도를 막는 구조들을 제공할 수 있다. 예를 들면, 쇼트키 다이오드(D5)는, 정션 장벽 그리드의 이온주입된 영역들에 대한 쇼트키 콘택을 형성함에 의하여 제공될 수 있는데, 정션 장벽 그리드의 내부 pn 정션의 전류 전도를 막기 위한, 다이오드에 통합된, 수단을 제공할 수 있다.
도 4d의 등가회로에서 보이는 바와 같이, 본 발명의 일부 실시예들은 PiN 다이오드(D4)와 직렬인 전류 차단 구조(400)로서 직렬 저항(R1)을 제공할 수 있고, 직렬 조합은 n-형 드리프트 영역에 대한 쇼트키 콘택에 의하여 제공되는 쇼트키 다이오드(D3)와 병렬이다. 다이오드(D3)가 순방향으로 바이어스될 때, 직렬 저항(R1)은 다이오드(D4)를 통한 전류 전도 경로의 저항을 증가시키고 PiN 다이오드(D4)를 통한 전류 흐름을 차단한다. 구조에 역방향 바이어스가 인가될 때, 다이오드(D3, D4)는 역방향으로 바이어스될 것이고, 다이오드(D5)는 순방향으로 바이어스될 것이다. 다이오드(D4)가 역방향으로 바이어스되기 때문에 다이오드(D3, D4)를 통하여 전류가 흐르지 않을 것이고, 다이오드들(D3, D4)의 양극들은 서로 매우 가깝게 유지될 것이다. 그러므로, 일반적인 JBS 다이오드에서와 같이 다이오드(D4)로부터의 공핍 영역은 다이오드(D3)를 방패한다.
그러므로, 본 발명의 실시예들은 JBS 구조에서 내부 PiN 다이오드에서 전류의 전도를 막는 구조들을 제공할 수 있다. 예를 들면, 직렬 저항(R1)은, 정션 장벽 그리드의 이온주입된 영역들에 대한 매우 저항성인 콘택을 형성함에 의하여 제공될 수 있는데, 정션 장벽 그리드의 내부 pn 정션의 전류 전도를 막기 위한, 다이오드에 통합된, 수단을 제공할 수 있다.
도 4e의 등가회로에서 보이는 바와 같이, 본 발명의 일부 실시예들은 PiN 다이오드(D4)와 직렬인 전류 차단 구조(400)로서 직렬 커패시턴스(C1)을 제공할 수 있고, 직렬 조합은 n-형 드리프트 영역에 대한 쇼트키 콘택에 의하여 제공되는 쇼트키 다이오드(D3)와 병렬이다. 다이오드(D3)가 순방향으로 바이어스될 때, 직렬 커패시턴스(C1)는 다이오드(D4)를 통한 전류 전도 경로에서 오픈 회로로서 나타나고 PiN 다이오드(D4)를 통한 전류 흐름을 차단한다. 차단 구조에 역방향 바이어스가 인가될 때, 다이오드(D3, D4)는 역방향으로 바이어스될 것이고, 다이오드(D5)는 순방향으로 바이어스될 것이다. 다이오드(D4)가 역방향으로 바이어스되기 때문에 다이오드(D3, D4)를 통하여 전류가 흐르지 않을 것이고, 다이오드들(D3, D4)의 양극들은 서로 매우 가깝게 유지될 것이다. 그러므로, 일반적인 JBS 다이오드에서와 같이 다이오드(D4)로부터의 공핍 영역은 다이오드(D3)를 방패한다.
그러므로, 본 발명의 실시예들은 JBS 구조에서 내부 PiN 다이오드에서 전류의 전도를 막는 구조들을 제공할 수 있다. 예를 들면, 직렬 커패시턴스(C1)는, 정션 장벽 그리드의 이온주입된 영역들과 쇼트키 콘택 사이의 절연층을 형성함에 의하여 제공될 수 있는데, 정션 장벽 그리드의 내부 pn 정션의 전류 전도를 막기 위한, 다이오드에 통합된, 수단을 제공할 수 있다.
도 3에 도시된 다이오드와 같은 다이오드의 제조가 도 5a 내지 도 5e에 관련하여 지금부터 기술될 것이다. 도 5a 내지 도 5e 는 정션 장벽 그리드의 형성을 도시하지만, 기술 분야에 숙달된 이들에게 이해될 수 있는 바와 같이, 에지 종결의 형성에서 유사한 작용들이 수행될 수 있다. 도 5a에 보이는 바와 같이, n- 에피택셜층(314)이 n+ 4H SiC 기판(310) 위에 성장된다. n- 에피택셜층(314)의 두께 및 도핑 농도는 도 3에 관련하여 위에서 기술된 바와 같을 수 있다. 더 나아가 선택적인 n+ 에피택셜층(312)이 기판(310)과 n- 에피택셜층(314) 사이에 제공될 수 있다. 실리콘 카바이드 에피택셜층들을 형성하기 위한 기술들이 기술분야에서 숙달된 이 들에게 알려져 있으므로 여기에서 더 이상 기술될 필요는 없다.
도 5b는 정션 장벽 그리드의 위치에 대응하는 개구부를 갖는 이온주입 마스크(500)의 형성 및 패터닝을 도시한다. 제1 이온주입이 제1 실리콘 카바이드 영역들(316)을 제공하기 위하여 제1 이온 주입에너지로 수행되고, 제2 이온주입이 제2 실리콘 카바이드 영역들(317)을 제공하기 위하여 제1 이온 주입에너지보다 작은 제2 이온 주입에너지로 수행된다. 이와 다르게는, 이온주입 프로파일이 n- 에피택셜층(314) 안에 배치된 p+ 영역 및 n- 에피택셜층(314)의 표면으로 확장되는 p 또는 p- 영역을 형성시키는 단일 이온주입(implant)이 제공될 수 있다. 둘 이상의 이온주입이 또한 사용될 수 있다.
제1 및 제2 영역(316, 317)을 제공하기 위한 p-형 이온주입을 위하여, 알루미늄 및 보론과 같은 p-형 종들(species)이 선택적으로 이온주입될 수 있다. 이온주입 온도는 0℃ 내지 약 1300℃의 범위일 수 있고, 이온주입을 위한 마스크 형은 포토레지스트 및/또는 PECVD 산화막을 포함할 수 있다. 이온주입의 총 도즈(=∫NA(x)dx)는 차단 상태에서 펀치-쓰루를 막기 위하여 적어도 1×1013cm-2 가 되어야 하며, 이온주입된 영역의 표면 농도는 1×1015cm-3 내지 5×1018cm-3이 되어야 한다. 더 낮은 농도는 p-형 쇼트키 다이오드에 대하여 더 높은 차단 전압을 야기할 것이다. p-형 이온주입들은 또한 위에서 기술된 바처럼 플로팅 가드 링 구조들과 같은 에지 종결 구조들을 형성하는데 사용될 수 있다. 예를 들면, 알루미늄 이온들은 다 음과 같은 스케쥴에 의하여 이온주입될 수 있다: 30 keV 에서 6e12 cm-2, 80 keV 에서 1.6e13 cm-2, 180 keV 에서 3.2e14 cm-2.
이온주입 후에, 이온주입을 활성화하고 결함을 어닐하기 위하여 웨이퍼는 약 1300℃ 내지 약 1800℃ 범위의 온도에서 어닐된다. 어닐 분위기는 표면 거칠어짐이 피해질 수 있도록 조절되어야 한다. 예를 들면, 활성화 어닐 분위기는 Ar 및 SiH4의 혼합물일 수 있다. 선택적으로 또는 부가적으로, 어닐 동안 표면 보호를 제공하기 위하여 웨이퍼의 표면은 흑연 또는 AlN의 블랭킷 증착에 의해 덮일 수 있다.
도 5c는 이면(backside) 오믹 콘택의 형성을 도시한다. 이온주입 활성화 후에, 웨이퍼는 세정되고, 이면 오믹 콘택(324)를 제공하기 위하여 얇은 층의 금속이 이면 위에 증착된다. 금속층의 두께는 약 100Å으로부터 3000Å 범위가 될 수 있다. 금속은 Ni, NiCr, Cr, Al 및/또는 Ti를 포함할 수 있다. 본 발명의 특정 실시예들에서, Ni이 이면 금속으로서 사용된다. 금속 증착 후에, 웨이퍼는 비활성의 분위기 (Ar, 질소 및/또는 포밍 가스(forming gas))에서 콘택 어닐된다. 콘택 어닐 온도는 약 600℃ 내지 약 1200℃의 범위일 수 있다.
도 5d는 쇼트키 콘택(322)의 형성을 도시한다. 앞면(frontside)의 쇼트키 콘택(322)이 증착되고 패터닝된다. 도 3에 관련하여 위에서 논의된 바와 같이 이러한 증착 및 패터닝은 에피택셜층(314) 위의 열산화막의 형성 및 열산화막 위의 산화막의 증착을 포함할 수 있다. 쇼트키 콘택(322)을 위한 개구부가 이온주입(316, 317)을 포함하는 에피택셜층(314)의 영역을 노출시키는 산화물 구조에 형성될 수 있다. 쇼트키 금속은 산화물과 에피택셜층(314)의 노출된 부분 위에 증착되고 그 후 쇼트키 콘택(322)을 제공하도록 패터닝된다.
본 발명의 일부 실시예들에서, Ti 및/또는 Ni이 콘택 금속으로 사용될 수 있다. 쇼트키 콘택(322)의 두께는 약 500Å으로부터 5000Å의 범위일 수 있고, 쇼트키 콘택은 약 200℃로부터 약 800℃의 범위의 온도에서 어닐될 수 있다. 정류 콘택(rectifying contact)이 쇼트키 콘택(322)과 영역들(316, 317) 사이에 제공되는 본 발명의 일부 실시예들에서, 정류 콘택들이 n- 영역들과 p 이온주입들 모두 위에 형성되도록 주의를 기울여야 한다. 예를 들면, 비-정류 콘택을 가져올 수 있는 금속 스파이킹을 방지하도록 온도가 특정 범위를 넘지 않아야 한다.
도 5e는 선택적인 금속 덮개층(520, 530)의 형성을 도시한다. 쇼트키 콘택(322)을 형성한 후, 적절한 금속층들이 웨이퍼의 양쪽 측면 위에 증착될 수 있다. 웨이퍼의 이면에 Ti/Pt/Ag 또는 Ti/Pt/Au의 금속 덮개층(530)이 제공될 수 있고, 이것은 솔더링에 적절하다. 웨이퍼의 앞면에 Al 또는 Ti/Pt/Au의 금속 덮개층(520)이 제공될 수 있고, 이것은 와이어본딩에 적절하다.
도 6은 본 발명의 일부 실시예들에 따른 JBS 다이오드의 I-V 곡선이다. JBS 다이오드는 0.045 ㎠의 활성 면적을 갖는다. p+ 그리드들은 약 1.5 ㎛의 너비를 갖고, 그리드들 사이의 간격은 약 4 ㎛이다. 소자는 약 383 그리드 스트라이프들을 갖는다. 에피택셜층(314)은 약 5×1015 ㎝-3 도핑 농도와 5.5 ㎛의 두께를 갖는다. 제1 이온 주입 영역(316)은 약 4×1019 ㎝-3 도핑 농도를 갖고 에피택셜층(314)으로 0.2 ㎛로부터 0.4 ㎛까지 확장되고, 제2 이온 주입 영역(317)은 약 2×1017 ㎝-3 도핑 농도를 갖고 에피택셜층(314)의 표면으로부터 에피택셜층(314)으로 0.2 ㎛ 확장된다. 10V의 순방향 바이어스에서 60A (=1.3kA/㎠)의 순방향 전류가 제공된다. I-V 특성은 pn 정션 턴-온의 신호를 보이지 않는다. 5V를 넘는 바이어스에 대한 순방향 전류들은 운반자 속도 포화에 의하여 제한된다.
도 7은 본 발명의 다른 실시예들에 따른 정션 장벽 쇼트키 다이오드(700)의 단면도이다. 보이는 바와 같이 정션 장벽 영역(716)이 일반적인 이온주입된 p-형 영역에 의하여 또는 위에 기술된 바와 같은 이온주입된 영역들(316, 317)에 의하여 제공될 수 있고, 절연 영역(720)이 정션 장벽 영역(716)과 쇼트키 콘택 금속(322) 사이에 제공될 수 있다. 절연 영역(720)은 예를 들면, 산화막(320)의 마스킹과 식각에 의하여 또는 제2 증착 산화막(321)의 증착 전에 제1 열산화막(319)의 마스킹과 식각에 의하여 제공될 수 있다. 다르게는, 분리된 절연 물질이 정션 장벽 영역(716) 위에, 예를 들면, 블랭킷 증착, 마스킹 및 식각, 선택적인 증착 및/또는 성장, 리프트 오프 기술 또는 기술분야에 숙달된 이들에게 알려진 다른 기술들에 의하여 형성될 수 있다. 절연 영역(720)은 예를 들면, TnO2, SiO2, SiN, 옥시나이트라이드 등과 같은 임의의 적절한 절연 물질일 수 있다. 정션 장벽 영역(716)과 쇼트키 콘택 금속(322) 사이의 전류 전도를 막기 위하여 절연 영역(720)은 이온주입 된 정션 장벽 영역(716) 위에 증착될 수 있다.
도면들과 발명의 상세한 설명에서, 본 발명의 전형적인 실시예들이 기술되었다. 비록 특정한 용어들이 사용되었더라도, 그것들은 일반적이고 기술적인 의미로만 사용된 것이고 제한의 목적으로 사용된 것이 아니다. 본 발명의 범위는 다음의 청구항들에 의하여 보여진다.

Claims (61)

  1. 실리콘 카바이드 드리프트 영역;
    상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택; 및
    상기 실리콘 카바이드 드리프트 영역 내에 배치된 실리콘 카바이드 정션 장벽 영역을 포함하되,
    상기 정션 장벽 영역은 상기 드리프트 영역 안에 제1 도핑 농도를 갖는 제1 영역의 실리콘 카바이드; 및
    상기 드리프트 영역 안에서 상기 제1 영역의 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되고, 상기 제1 영역의 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 접촉하는 제2 영역의 실리콘 카바이드를 포함하되, 상기 제2 영역의 실리콘 카바이드는 상기 제1 도핑 농도보다 작은 제2 도핑 농도를 갖고 상기 쇼트키 콘택과 쇼트키 정류 정션을 형성하는 실리콘 카바이드 쇼트키 다이오드.
  2. 제1 항에 있어서, 상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 제1 및 제2 영역들은 p-형 실리콘 카바이드를 포함하는 실리콘 카바이드 쇼트키 다이오드.
  3. 제2 항에 있어서, 상기 제2 영역의 실리콘 카바이드는 상기 드리프트 영역으로 0.01 로부터 0.5 ㎛까지 확장되고, 상기 제1 영역의 실리콘 카바이드는 상기 드 리프트 영역으로 0.1 로부터 1 ㎛까지 확장되는 실리콘 카바이드 쇼트키 다이오드.
  4. 제2 항에 있어서, 상기 제2 영역의 실리콘 카바이드는 1×1015㎝- 3 로부터 5×1018㎝- 3 의 표면 도핑 농도를 갖는 실리콘 카바이드 쇼트키 다이오드.
  5. 제2 항에 있어서, 상기 드리프트 영역은 제1 n-형 실리콘 카바이드 에피택셜층을 포함하는 실리콘 카바이드 쇼트키 다이오드.
  6. 제5 항에 있어서, 상기 제1 n-형 실리콘 카바이드 에피택셜층의 운반자 (carrier) 농도보다 더 큰 운반자 농도를 갖는 n-형 실리콘 카바이드 기판을 더 포함하고, 상기 제1 n-형 실리콘 카바이드 에피택셜층은 상기 n-형 실리콘 카바이드 기판 위에 배치된 실리콘 카바이드 쇼트키 다이오드.
  7. 제6 항에 있어서, 상기 제1 실리콘 카바이드 에피택셜층과 상기 n-형 실리콘 카바이드 기판 사이에 배치된 제2 n-형 실리콘 카바이드 에피택셜층을 더 포함하고, 상기 제2 n-형 실리콘 카바이드 에피택셜층은 상기 제1 n-형 실리콘 카바이드 에피택셜층보다 더 높은 운반자(carrier) 농도를 갖는 실리콘 카바이드 쇼트키 다이오드.
  8. 제6 항에 있어서, 상기 제1 n-형 실리콘 카바이드 에피택셜층의 반대편에 상기 실리콘 카바이드 기판 위의 오믹 콘택을 더 포함하는 실리콘 카바이드 쇼트키 다이오드.
  9. 제1 항에 있어서, 실리콘 카바이드 정션 장벽 영역을 둘러싸는 복수의 플로팅 필드 링들을 더 포함하는 실리콘 카바이드 쇼트키 다이오드.
  10. 실리콘 카바이드 드리프트 영역;
    상기 실리콘 카바이드 드리프트 영역 내에 배치되고, 상기 드리프트 영역의 표면으로 확장되고, 내부(built-in) pn 정션을 제공하는 실리콘 카바이드 정션 장벽 영역; 및
    상기 정션 장벽 영역의 상기 내부 pn 정션의 전류 전도를 막기 위하여 통합되는 수단을 포함하는 실리콘 카바이드 정션 장벽 쇼트키(JBS) 다이오드.
  11. 제10 항에 있어서, 상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택을 더 포함하고,
    상기 정션 장벽 영역의 상기 내부 pn 정션의 전류 전도를 막기 위하여 상기 다이오드에 통합되는 상기 수단은 상기 정션 장벽 영역의 상기 내부 pn 정션과 상기 쇼트키 콘택 사이의 직렬 쇼트키 다이오드를 포함하되,
    상기 쇼트키 다이오드는 상기 내부 pn 정션이 순방향으로 바이어스될 때 역방향으로 바이어스되는 실리콘 카바이드 정션 장벽 쇼트키(JBS) 다이오드.
  12. 제11 항에 있어서, 상기 쇼트키 다이오드는 상기 쇼트키 콘택과 상기 정션 장벽 영역 사이의 쇼트키 정션을 포함하되, 상기 쇼트키 정션은 상기 JBS 다이오드가 순방향으로 바이어스될 때 상기 내부 pn 정션을 통한 전류를 차단하도록 충분히 정류하는 실리콘 카바이드 정션 장벽 쇼트키(JBS) 다이오드.
  13. 제12 항에 있어서, 상기 정션 장벽 영역은 n-형 실리콘 카바이드 드리프트 영역 내의 p-형 실리콘 카바이드 영역들을 포함하는 실리콘 카바이드 정션 장벽 쇼트키(JBS) 다이오드.
  14. 제13 항에 있어서, 상기 p-형 실리콘 카바이드 영역들은 1×1015㎝- 3 로부터 5×1018㎝- 3 의 표면 도핑 농도를 갖는 실리콘 카바이드 정션 장벽 쇼트키(JBS) 다이오드.
  15. 제14 항에 있어서, 상기 p-형 실리콘 카바이드 영역들은 상기 p-형 실리콘 카바이드 영역들의 표면에서보다 상기 p-형 실리콘 카바이드 영역들의 표면 아래의 깊이에서 더 높은 도핑 농도를 갖는 실리콘 카바이드 정션 장벽 쇼트키(JBS) 다이오드.
  16. 제12 항에 있어서, 상기 p-형 실리콘 카바이드 영역들은
    상기 다이오드의 상기 n-형 드리프트 영역 안에서 제1 도핑 농도를 갖는 제1 영역의 p-형 실리콘 카바이드; 및
    상기 드리프트 영역 안에서 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되고, 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 접촉하는 제2 영역의 p-형 실리콘 카바이드를 포함하되, 상기 제2 영역의 p-형 실리콘 카바이드는 상기 제1 도핑 농도보다 작은 제2 도핑 농도를 갖고 상기 쇼트키 콘택과 쇼트키 정류 정션을 형성하는 실리콘 카바이드 정션 장벽 쇼트키(JBS) 다이오드.
  17. 제10 항에 있어서, 상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택을 더 포함하고,
    상기 정션 장벽 영역의 상기 내부 pn 정션의 전류 전도를 막기 위하여 상기 다이오드에 통합되는 상기 수단은 상기 정션 장벽 영역의 상기 내부 pn 정션과 상기 JBS 다이오드의 상기 쇼트키 콘택 사이의 직렬 저항을 포함하되,
    상기 직렬 저항은 상기 다이오드의 상기 n-형 드리프트 영역 내에 제1 도핑 농도를 갖는 제1 영역의 p-형 실리콘 카바이드 및
    상기 n-형 드리프트 영역 안에서 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되고, 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 접촉하는 제2 영역의 p-형 실리콘 카바이드에 의하여 제공되되,
    상기 제2 영역의 p-형 실리콘 카바이드는 상기 제1 도핑 농도보다 작은 제2 도핑 농도를 갖고 상기 쇼트키 콘택과 저항성 콘택을 형성하는 실리콘 카바이드 정션 장벽 쇼트키(JBS) 다이오드.
  18. 제10 항에 있어서, 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택을 더 포함하고,
    상기 정션 장벽 영역의 내부 pn 정션의 전류 전도를 막기 위하여 상기 다이오드에 통합되는 상기 수단은 정션 장벽 영역과 상기 쇼트키 콘택 사이에 위치한 절연층을 포함하는 실리콘 카바이드 정션 장벽 쇼트키(JBS) 다이오드.
  19. 실리콘 카바이드 쇼트키 다이오드의 드리프트 영역 안에 정션 장벽 영역을 형성하는 단계; 를 포함하되,
    상기 정션 장벽 영역은 상기 쇼트키 다이오드의 쇼트키 콘택과 상기 정션 장벽 영역 사이에 쇼트키 정션을 갖도록 형성되고, 상기 쇼트키 정션은 상기 쇼트키 콘택 다이오드가 순방향으로 바이어스될 때 상기 정션 장벽 영역과 상기 드리프트 영역 사이의 내부 pn 정션을 통한 전류를 막기 위하여 충분히 정류하는 실리콘 카 바이드 쇼트키 다이오드의 제조방법.
  20. 제19 항에 있어서, 정션 장벽 영역을 형성하는 단계는 n-형 실리콘 카바이드 드리프트 영역 내에 p-형 실리콘 카바이드 영역들을 제공하기 위하여 n-형 실리콘 카바이드 층 안에 p-형 도펀트들을 이온 주입하는 단계를 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  21. 제20 항에 있어서, p-형 도펀트들을 이온 주입하는 단계는 1×1015 ㎝-3 로부터 5×1018㎝- 3 의 표면 도핑 농도를 갖는 p-형 실리콘 카바이드 영역들을 제공하기 위하여 p-형 도펀트들을 이온주입하는 단계를 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  22. 제21 항에 있어서, p-형 도펀트를 이온주입하는 단계는 p-형 실리콘 카바이드 영역들의 표면에서보다 p-형 실리콘 카바이드 영역들의 표면 아래의 깊이에서 더 높은 도핑 농도를 갖는 p-형 실리콘 카바이드 영역들을 제공하기 위하여 p-형 도펀트들을 이온주입하는 단계를 더 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  23. 제22 항에 있어서, 정션 장벽 영역을 형성하는 단계는
    상기 다이오드의 상기 n-형 드리프트 영역 안에 제1 영역의 p-형 실리콘 카바이드를 형성하되, 상기 제1 영역의 p-형 실리콘 카바이드는 제1 도핑 농도를 갖도록 형성하는 단계; 및
    상기 n-형 드리프트 영역 안에서 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되고, 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 접촉하는 제2 영역의 p-형 실리콘 카바이드를 형성하되,
    상기 제2 영역의 p-형 실리콘 카바이드는 상기 제1 도핑 농도보다 작은 제2 도핑 농도를 갖고 상기 쇼트키 콘택과의 쇼트키 정류 정션을 제공하도록 형성되는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  24. 제23 항에 있어서, 상기 제2 영역의 p-형 실리콘 카바이드는 상기 드리프트 영역으로 0.01 내지 0.5 ㎛ 확장되도록 형성되고, 상기 제1 영역의 의 p-형 실리콘 카바이드는 상기 드리프트 영역으로 0.1 내지 1 ㎛ 확장되도록 형성되는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  25. 제23 항에 있어서, 상기 제2 영역의 p-형 실리콘 카바이드는 1×1015 ㎝- 3 로부터 5×1018㎝- 3 의 표면 도핑 농도를 갖도록 형성되는 실리콘 카바이드 쇼트키 다 이오드의 제조방법.
  26. 제23 항에 있어서, 상기 n-형 드리프트 영역을 제공하기 위하여 n-형 실리콘 카바이드 에피택셜층을 형성하는 단계를 더 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  27. 제26 항에 있어서, n-형 실리콘 카바이드 에피택셜층을 형성하는 단계는 n-형 실리콘 카바이드 기판 위에 제1 n-형 실리콘 카바이드 에피택셜층을 형성하는 단계를 포함하되, 상기 n-형 실리콘 카바이드 기판은 제1 n-형 실리콘 카바이드 에피택셜층의 운반자 농도보다 더 큰 운반자 농도를 갖는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  28. 제27 항에 있어서, 상기 제1 n-형 실리콘 카바이드 에피택셜층과 상기 n-형 실리콘 카바이드 기판 사이에 배치된 제2 n-형 실리콘 카바이드 에피택셜층을 형성하는 단계를 더 포함하되, 상기 제2 n-형 실리콘 카바이드 에피택셜층은 상기 제1 n-형 실리콘 카바이드 에피택셜층보다 더 높은 운반자 농도를 갖는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  29. 제27 항에 있어서, 상기 제1 n-형 실리콘 카바이드 에피택셜층의 반대편으로 상기 실리콘 카바이드 기판 위에 오믹 콘택을 형성하는 단계를 더 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  30. 제23 항에 있어서, 상기 실리콘 카바이드 정션 장벽 영역을 둘러싸는 복수의 플로팅 필드 링들을 형성하는 단계를 더 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  31. 실리콘 카바이드 드리프트 영역;
    상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택; 및
    상기 실리콘 카바이드 드리프트 영역 내에 배치된 실리콘 카바이드 정션 장벽 영역을 포함하되, 상기 정션 장벽 영역은
    상기 드리프트 영역 안에 있고, 제1 피크 운반자 농도를 갖는 제1 이온주입 영역의 실리콘 카바이드; 및
    상기 드리프트 영역 안에서 상기 제1 영역의 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되고, 상기 제1 영역의 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 접촉하고, 상기 제1 피크 운반자 농도보다 작은 제2 피크 운반자 농도를 갖는 제2 이온주입 영역의 실리콘 카바이드를 포함하는 실리콘 카바이드 쇼트키 다이오드.
  32. 제31 항에 있어서, 상기 제2 이온주입 영역은 상기 쇼트키 콘택에 대하여 저항성 정션을 형성하는 실리콘 카바이드 쇼트키 다이오드.
  33. 제31 항에 있어서, 상기 제2 이온주입 영역은 상기 쇼트키 콘택에 대하여 쇼트키 정션을 형성하는 실리콘 카바이드 쇼트키 다이오드.
  34. 제31 항에 있어서, 상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 제1 및 제2 영역들은 p-형 실리콘 카바이드를 포함하는 실리콘 카바이드 쇼트키 다이오드.
  35. 제34 항에 있어서, 상기 제2 영역의 실리콘 카바이드는 상기 드리프트 영역으로 0.01 로부터 0.5 ㎛까지 확장되고, 상기 제1 영역의 실리콘 카바이드는 상기 드리프트 영역으로 0.1 로부터 1 ㎛까지 확장되는 실리콘 카바이드 쇼트키 다이오드.
  36. 제34 항에 있어서, 상기 제2 영역의 실리콘 카바이드는 1×1015㎝- 3 로부터 5×1018㎝- 3 의 표면 도핑 농도를 갖는 실리콘 카바이드 쇼트키 다이오드.
  37. 제31 항에 있어서, 상기 드리프트 영역은 제1 n-형 실리콘 카바이드 에피택셜층을 형성하고,
    상기 제1 n-형 실리콘 카바이드 에피택셜층의 운반자 농도보다 더 큰 운반자 농도를 갖는 n-형 실리콘 카바이드 기판을 더 포함하되, 상기 제1 n-형 실리콘 카바이드 에피택셜층은 상기 n-형 실리콘 카바이드 기판 위에 배치된 실리콘 카바이드 쇼트키 다이오드.
  38. 제37 항에 있어서, 상기 제1 실리콘 카바이드 에피택셜층과 상기 n-형 실리콘 카바이드 기판 사이에 배치된 제2 실리콘 카바이드 에피택셜층을 더 포함하되, 상기 제2 실리콘 카바이드 에피택셜층은 상기 제1 실리콘 카바이드 에피택셜층보다 더 높은 운반자 농도를 갖는 실리콘 카바이드 쇼트키 다이오드.
  39. 제37 항에 있어서, 상기 제1 실리콘 카바이드 에피택셜층의 반대편에 상기 실리콘 카바이드 기판 위의 오믹 콘택을 더 포함하는 실리콘 카바이드 쇼트키 다이오드.
  40. 실리콘 카바이드 드리프트 영역을 형성하는 단계;
    상기 실리콘 카바이드 드리프트 영역 위에 쇼트키 콘택을 형성하는 단계; 및
    상기 실리콘 카바이드 드리프트 영역 내에 배치되는 실리콘 카바이드 정션 장벽 영역을 형성하는 단계를 포함하되, 상기 정션 장벽 영역은
    상기 드리프트 영역 안에 있고, 제1 피크 운반자 농도를 갖는 제1 이온주입 영역의 실리콘 카바이드; 및
    상기 드리프트 영역 안에서 상기 제1 영역의 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되고, 상기 제1 영역의 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 접촉하고, 상기 제1 피크 운반자 농도보다 작은 제2 피크 운반자 농도를 갖는 제2 이온주입 영역의 실리콘 카바이드를 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  41. 제40 항에 있어서, 상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 제1 및 제2 영역들은 p-형 실리콘 카바이드를 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  42. 제41 항에 있어서, 상기 제2 영역의 실리콘 카바이드는 상기 드리프트 영역으로 0.01 로부터 0.5 ㎛까지 확장되고, 상기 제1 영역의 실리콘 카바이드는 상기 드리프트 영역으로 0.1 로부터 1 ㎛까지 확장되는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  43. 제41 항에 있어서, 상기 제2 영역의 실리콘 카바이드는 1×1015㎝- 3 로부터 018㎝- 3 의 표면 도핑 농도를 갖는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  44. 제41 항에 있어서, 드리프트 영역을 형성하는 단계는 n-형 실리콘 카바이드 기판 위에 제1 n-형 실리콘 카바이드 에피택셜층을 형성하는 단계를 포함하되, 상기 n-형 실리콘 카바이드 기판은 상기 제1 n-형 실리콘 카바이드 에피택셜층의 운반자 농도보다 더 큰 운반자 농도를 갖는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  45. 제44 항에 있어서, 상기 제1 실리콘 카바이드 에피택셜층과 상기 n-형 실리콘 카바이드 기판 사이에 배치된 제2 실리콘 카바이드 에피택셜층을 형성하는 단계를 더 포함하되, 상기 제2 실리콘 카바이드 에피택셜층은 상기 제1 실리콘 카바이드 에피택셜층보다 더 높은 운반자 농도를 갖는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  46. 제40 항에 있어서, 실리콘 카바이드 정션 장벽 영역을 둘러싸는 복수의 플로팅 필드 링들을 형성하는 단계를 더 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  47. 제40 항에 있어서, 상기 제2 이온주입 영역은 상기 쇼트키 콘택에 대하여 저항성 정션을 형성하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  48. 제40 항에 있어서, 상기 제2 이온주입 영역은 상기 쇼트키 콘택에 대하여 쇼 트키 정션을 형성하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  49. 실리콘 카바이드 드리프트 영역;
    상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택; 및
    상기 실리콘 카바이드 드리프트 영역 내에 배치된 실리콘 카바이드 정션 장벽 영역; 및
    상기 실리콘 카바이드 정션 장벽 영역과 상기 쇼트키 콘택 사이에 배치된 절연층을 포함하는 실리콘 카바이드 쇼트키 다이오드.
  50. 제49 항에 있어서, 상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 실리콘 카바이드 정션 장벽 영역은 p-형 실리콘 카바이드를 포함하는 실리콘 카바이드 쇼트키 다이오드.
  51. 제50 항에 있어서, 상기 드리프트 영역은 제1 n-형 실리콘 카바이드 에피택셜층을 포함하는 실리콘 카바이드 쇼트키 다이오드.
  52. 제51 항에 있어서, 상기 제1 n-형 실리콘 카바이드 에피택셜층의 운반자 농도보다 더 큰 운반자 농도를 갖는 n-형 실리콘 카바이드 기판을 더 포함하고, 상기 제1 n-형 실리콘 카바이드 에피택셜층은 상기 n-형 실리콘 카바이드 기판 위에 배치된 실리콘 카바이드 쇼트키 다이오드.
  53. 제52 항에 있어서, 상기 제1 실리콘 카바이드 에피택셜층과 상기 n-형 실리콘 카바이드 기판 사이에 배치된 제2 n-형 실리콘 카바이드 에피택셜층을 더 포함하고, 상기 제2 n-형 실리콘 카바이드 에피택셜층은 상기 제1 n-형 실리콘 카바이드 에피택셜층보다 더 높은 운반자 농도를 갖는 실리콘 카바이드 쇼트키 다이오드.
  54. 제52 항에 있어서, 상기 제1 n-형 실리콘 카바이드 에피택셜층의 반대편에 상기 실리콘 카바이드 기판 위의 오믹 콘택을 더 포함하는 실리콘 카바이드 쇼트키 다이오드.
  55. 실리콘 카바이드 드리프트 영역을 형성하는 단계;
    상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택을 형성하는 단계;
    상기 실리콘 카바이드 드리프트 영역 내에 배치된 실리콘 카바이드 정션 장벽 영역을 형성하는 단계; 및
    상기 실리콘 카바이드 정션 장벽 영역과 상기 쇼트키 콘택 사이에 배치된 절연층을 형성하는 단계;를 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  56. 제55 항에 있어서, 상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 실리콘 카바이드 정션 장벽 영역은 p-형 실리콘 카바이드를 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  57. 제56 항에 있어서, 상기 실리콘 카바이드 드리프트 영역을 형성하는 단계는 제1 n-형 실리콘 카바이드 에피택셜층을 형성하는 단계를 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  58. 제57 항에 있어서, 상기 제1 n-형 실리콘 카바이드 에피택셜층의 운반자 농도보다 더 큰 운반자 농도를 갖는 n-형 실리콘 카바이드 기판을 더 포함하고, 상기 제1 n-형 실리콘 카바이드 에피택셜층은 상기 n-형 실리콘 카바이드 기판 위에 배치된 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  59. 제58 항에 있어서, 상기 제1 실리콘 카바이드 에피택셜층과 상기 n-형 실리콘 카바이드 기판 사이에 배치된 제2 n-형 실리콘 카바이드 에피택셜층을 형성하는 단계를 더 포함하고, 상기 제2 n-형 실리콘 카바이드 에피택셜층은 상기 제1 n-형 실리콘 카바이드 에피택셜층보다 더 높은 운반자 농도를 갖는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  60. 제58 항에 있어서, 상기 제1 n-형 실리콘 카바이드 에피택셜층의 반대편에 상기 실리콘 카바이드 기판 위의 오믹 콘택을 더 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
  61. 제55 항에 있어서, 실리콘 카바이드 정션 장벽 영역을 둘러싸는 복수의 플로팅 필드 링들을 형성하는 단계를 더 포함하는 실리콘 카바이드 쇼트키 다이오드의 제조방법.
KR1020077028671A 2005-05-11 2006-05-10 소수 운반자 주입이 억제된 실리콘 카바이드 정션 장벽쇼트키 다이오드 KR101503527B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/126,816 2005-05-11
US11/126,816 US8901699B2 (en) 2005-05-11 2005-05-11 Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
PCT/US2006/018260 WO2006122252A2 (en) 2005-05-11 2006-05-10 Silicon carbide junction barrier schottky diodes with suppressed minority carrier injection

Publications (2)

Publication Number Publication Date
KR20080014013A true KR20080014013A (ko) 2008-02-13
KR101503527B1 KR101503527B1 (ko) 2015-03-17

Family

ID=36917427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077028671A KR101503527B1 (ko) 2005-05-11 2006-05-10 소수 운반자 주입이 억제된 실리콘 카바이드 정션 장벽쇼트키 다이오드

Country Status (7)

Country Link
US (1) US8901699B2 (ko)
EP (1) EP1880423B1 (ko)
JP (2) JP5452914B2 (ko)
KR (1) KR101503527B1 (ko)
CN (1) CN101223647B (ko)
TW (1) TWI422029B (ko)
WO (1) WO2006122252A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140023942A (ko) * 2011-04-05 2014-02-27 크리, 인코포레이티드 우묵한 종단 구조 및 우묵한 종단 구조를 포함하는 전자 장치를 제조하는 방법
KR20160078268A (ko) * 2014-12-24 2016-07-04 에이비비 테크놀로지 아게 접합 장벽 쇼트키 정류기

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071525B2 (en) * 2004-01-27 2006-07-04 International Rectifier Corporation Merged P-i-N schottky structure
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US8669554B2 (en) 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US7880166B2 (en) * 2006-05-10 2011-02-01 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
EP2047514A4 (en) * 2006-07-31 2010-12-01 Vishay Siliconix MOLYBDENUM BARRIER METAL FOR SIC SCHOTTKY DIODE AND METHOD FOR MANUFACTURING THE SAME
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
JP5645404B2 (ja) 2006-08-17 2014-12-24 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高電力絶縁ゲート・バイポーラ・トランジスタ
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP2009094433A (ja) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
US20090224354A1 (en) * 2008-03-05 2009-09-10 Cree, Inc. Junction barrier schottky diode with submicron channels
JP5353037B2 (ja) * 2008-03-21 2013-11-27 株式会社Ｓｕｍｃｏ 炭化珪素ウェーハ
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5367332B2 (ja) * 2008-09-29 2013-12-11 株式会社東芝 半導体装置の製造方法および半導体装置
JP2010238835A (ja) * 2009-03-31 2010-10-21 Fuji Electric Systems Co Ltd 複合半導体整流素子とそれを用いた電力変換装置
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
CN102549759B (zh) 2009-06-19 2015-01-21 Pi公司 具有分级掺杂区的垂直结型场效应晶体管和二极管及其制造方法
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
DE102009028252A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5697665B2 (ja) * 2010-05-10 2015-04-08 株式会社日立製作所 半導体装置
JP5787655B2 (ja) 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
JP5644536B2 (ja) * 2011-01-21 2014-12-24 三菱電機株式会社 電力用半導体装置
JP5306392B2 (ja) * 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
CN102184971A (zh) * 2011-04-02 2011-09-14 张家港意发功率半导体有限公司 沟槽型碳化硅肖特基功率器件
JP5926893B2 (ja) * 2011-04-26 2016-05-25 株式会社 日立パワーデバイス 炭化珪素ダイオード
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9111769B2 (en) * 2011-05-18 2015-08-18 Rohm Co., Ltd. Semiconductor device and method for producing same
CN102931215B (zh) * 2011-08-11 2015-02-04 上海华虹宏力半导体制造有限公司 集成有低漏电肖特基二极管的igbt结构及其制备方法
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8749015B2 (en) * 2011-11-17 2014-06-10 Avogy, Inc. Method and system for fabricating floating guard rings in GaN materials
JP2013110388A (ja) * 2011-10-28 2013-06-06 Hitachi Ltd 半導体装置
JP2013101994A (ja) * 2011-11-07 2013-05-23 Toyota Motor Corp ダイオードの製造方法
US9496344B2 (en) * 2012-03-30 2016-11-15 Mitsubishi Electric Corporation Semiconductor device including well regions with different impurity densities
JP2014011285A (ja) * 2012-06-29 2014-01-20 Mitsubishi Electric Corp 半導体装置
KR101416361B1 (ko) * 2012-09-14 2014-08-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
CN102983177B (zh) * 2012-12-07 2016-12-21 杭州士兰集成电路有限公司 肖特基二极管及其制作方法
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
JP2014209508A (ja) * 2013-04-16 2014-11-06 住友電気工業株式会社 はんだ付半導体デバイス、実装はんだ付半導体デバイス、はんだ付半導体デバイスの製造方法および実装方法
KR101490937B1 (ko) * 2013-09-13 2015-02-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US9123557B2 (en) * 2013-11-08 2015-09-01 Sumpro Electronics Corporation Fast recovery rectifier
CN107112223B (zh) * 2014-10-10 2021-05-07 关东电化工业株式会社 硅化合物用蚀刻气体组合物及蚀刻方法
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier
CN105002563B (zh) * 2015-08-11 2017-10-24 中国科学院半导体研究所 碳化硅外延层区域掺杂的方法
JP2017045901A (ja) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 還流ダイオードと車載用電源装置
JP6400544B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置
US9502522B1 (en) * 2016-02-29 2016-11-22 Chongqing Pingwei Enterprise Co., Ltd. Mass production process of high voltage and high current Schottky diode with diffused design
JP2017168561A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置及びその製造方法
US9704949B1 (en) * 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
KR102392244B1 (ko) 2016-12-15 2022-04-29 그리피스 유니버시티 실리콘 카바이드 쇼트키 다이오드
CN108735794A (zh) * 2017-04-17 2018-11-02 朱江 肖特基半导体装置
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
SE541290C2 (en) 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP6827433B2 (ja) * 2018-03-02 2021-02-10 株式会社東芝 半導体装置
CN109062311A (zh) * 2018-08-18 2018-12-21 卢国安 Pn结肖特基结的新型使用方法
CN109087858B (zh) * 2018-10-29 2024-06-11 深圳基本半导体有限公司 一种优化沟槽的肖特基结势磊二极管及其制作方法
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
CN110364575A (zh) * 2019-07-23 2019-10-22 中国科学院长春光学精密机械与物理研究所 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN112713199B (zh) * 2019-10-25 2022-10-11 株洲中车时代电气股份有限公司 碳化硅肖特基二极管及其制备方法
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
CN113299732A (zh) * 2020-02-24 2021-08-24 珠海格力电器股份有限公司 半导体器件、芯片、设备和制造方法
CN111640782B (zh) * 2020-04-20 2022-07-12 元山(济南)电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
US11004940B1 (en) 2020-07-31 2021-05-11 Genesic Semiconductor Inc. Manufacture of power devices having increased cross over current
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
TW202226592A (zh) 2020-08-31 2022-07-01 美商ＧｅｎｅＳｉＣ 半導體股份有限公司 經改良之功率器件之設計及製法
JP2022044997A (ja) * 2020-09-08 2022-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI782390B (zh) * 2021-01-08 2022-11-01 力晶積成電子製造股份有限公司 半導體結構
CN113035963A (zh) * 2021-02-03 2021-06-25 厦门市三安集成电路有限公司 碳化硅外延片、碳化硅二极管器件及其制备方法
CN113555447B (zh) * 2021-06-09 2024-02-09 浙江芯科半导体有限公司 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法
CN113451127B (zh) * 2021-06-28 2023-03-24 湖南三安半导体有限责任公司 一种功率器件及其制备方法
CN113990934B (zh) * 2021-10-29 2023-07-28 西安微电子技术研究所 一种SiC JBS元胞结构及制备方法
CN114864704B (zh) * 2022-07-11 2022-09-27 成都功成半导体有限公司 具有终端保护装置的碳化硅jbs及其制备方法

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL107889C (ko) 1958-08-26
NL108185C (ko) 1958-08-27
BE760009A (fr) 1969-12-10 1971-05-17 Western Electric Co Oscillateur a haute frequence
US4096622A (en) 1975-07-31 1978-06-27 General Motors Corporation Ion implanted Schottky barrier diode
US4310568A (en) 1976-12-29 1982-01-12 International Business Machines Corporation Method of fabricating improved Schottky barrier contacts
US4262295A (en) 1978-01-30 1981-04-14 Hitachi, Ltd. Semiconductor device
DE2916114A1 (de) 1978-04-21 1979-10-31 Hitachi Ltd Halbleitervorrichtung
US4333100A (en) 1978-05-31 1982-06-01 Harris Corporation Aluminum Schottky contacts and silicon-aluminum interconnects for integrated circuits
US4329699A (en) 1979-03-26 1982-05-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JPS55143042A (en) 1979-04-25 1980-11-08 Hitachi Ltd Semiconductor device
FR2460040A1 (fr) 1979-06-22 1981-01-16 Thomson Csf Procede pour realiser une diode schottky a tenue en tension amelioree
JPS56131977U (ko) 1980-02-29 1981-10-06
US4356475A (en) 1980-09-12 1982-10-26 Siemens Aktiengesellschaft System containing a predetermined number of monitoring devices and at least one central station
US4414737A (en) 1981-01-30 1983-11-15 Tokyo Shibaura Denki Kabushiki Kaisha Production of Schottky barrier diode
US4691435A (en) 1981-05-13 1987-09-08 International Business Machines Corporation Method for making Schottky diode having limited area self-aligned guard ring
DE3124572A1 (de) 1981-06-23 1982-12-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von schottky-dioden
US4476157A (en) 1981-07-29 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing schottky barrier diode
EP0074642B1 (en) 1981-09-11 1989-06-21 Nippon Telegraph And Telephone Corporation Low-loss and high-speed diodes
US4441931A (en) 1981-10-28 1984-04-10 Bell Telephone Laboratories, Incorporated Method of making self-aligned guard regions for semiconductor device elements
US4518981A (en) 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
JPS58148469U (ja) 1982-03-25 1983-10-05 三洋電機株式会社 石油燃焼器の消火装置
JPS59115574A (ja) 1982-12-23 1984-07-04 Semiconductor Energy Lab Co Ltd 光電変換装置作製方法
US4638551A (en) 1982-09-24 1987-01-27 General Instrument Corporation Schottky barrier device and method of manufacture
US4942440A (en) 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4816879A (en) 1982-12-08 1989-03-28 North American Philips Corporation, Signetics Division Schottky-type rectifier having controllable barrier height
US4946803A (en) 1982-12-08 1990-08-07 North American Philips Corp., Signetics Division Method for manufacturing a Schottky-type rectifier having controllable barrier height
KR910006249B1 (ko) 1983-04-01 1991-08-17 가부시기가이샤 히다찌세이사꾸쇼 반도체 장치
JPS59232467A (ja) 1983-06-16 1984-12-27 Toshiba Corp ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4762806A (en) 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
CA1270931C (en) 1984-06-15 1990-06-26 HEAT-INSENSITIVE THIN-FILM PHOTOELECTRIC CONVERTER WITH AN ANTI-DIFFUSION LAYER
DE3576766D1 (de) 1984-10-26 1990-04-26 Siemens Ag Schottky-kontakt auf einer halbleiteroberflaeche und verfahren zu dessen herstellung.
US4742377A (en) 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
US4692991A (en) 1985-07-19 1987-09-15 Signetics Corporation Method of controlling forward voltage across Schottky diode
JPS6271271A (ja) 1985-09-24 1987-04-01 Sharp Corp 炭化珪素半導体の電極構造
US4738937A (en) 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
JPS62279672A (ja) 1986-05-28 1987-12-04 Kanegafuchi Chem Ind Co Ltd 半導体装置
US4742017A (en) 1986-06-20 1988-05-03 Ford Aerospace Corporation Implantation method for forming Schottky barrier photodiodes
US4907040A (en) 1986-09-17 1990-03-06 Konishiroku Photo Industry Co., Ltd. Thin film Schottky barrier device
CA1285334C (en) * 1987-01-13 1991-06-25 Rick C. Jerome Schottky barrier diode with highly doped surface region
JPS63133569U (ko) 1987-02-20 1988-09-01
US4835580A (en) 1987-04-30 1989-05-30 Texas Instruments Incorporated Schottky barrier diode and method
US4901120A (en) 1987-06-10 1990-02-13 Unitrode Corporation Structure for fast-recovery bipolar devices
US4998148A (en) 1987-08-05 1991-03-05 Robert Essaff Schottky diode having injected current collector
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US5027166A (en) 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
JPH01225377A (ja) 1988-03-04 1989-09-08 Mitsubishi Cable Ind Ltd Ｌｅｄアレイ
JP2671259B2 (ja) 1988-03-28 1997-10-29 住友電気工業株式会社 ショットキー接合半導体装置
JPH0817229B2 (ja) 1988-03-31 1996-02-21 サンケン電気株式会社 半導体装置
US5270252A (en) 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
JPH0618276B2 (ja) 1988-11-11 1994-03-09 サンケン電気株式会社 半導体装置
US4918497A (en) 1988-12-14 1990-04-17 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
JP2704181B2 (ja) 1989-02-13 1998-01-26 日本電信電話株式会社 化合物半導体単結晶薄膜の成長方法
US5087949A (en) 1989-06-27 1992-02-11 Hewlett-Packard Company Light-emitting diode with diagonal faces
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JP2590284B2 (ja) 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
US5278443A (en) 1990-02-28 1994-01-11 Hitachi, Ltd. Composite semiconductor device with Schottky and pn junctions
US5075756A (en) 1990-02-12 1991-12-24 At&T Bell Laboratories Low resistance contacts to semiconductor materials
JP2513055B2 (ja) 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
JP2730271B2 (ja) 1990-03-07 1998-03-25 住友電気工業株式会社 半導体装置
JPH03278463A (ja) 1990-03-27 1991-12-10 Canon Inc ショットキーダイオードの形成方法
US5184198A (en) 1990-08-15 1993-02-02 Solid State Devices, Inc. Special geometry Schottky diode
US5225359A (en) 1990-08-17 1993-07-06 National Semiconductor Corporation Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors
US5109256A (en) 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
JP3023853B2 (ja) 1990-08-23 2000-03-21 富士通株式会社 半導体装置の製造方法
JP3160914B2 (ja) 1990-12-26 2001-04-25 豊田合成株式会社 窒化ガリウム系化合物半導体レーザダイオード
US5075740A (en) 1991-01-28 1991-12-24 Sanken Electric Co., Ltd. High speed, high voltage schottky semiconductor device
CA2064146C (en) 1991-03-28 1997-08-12 Hisashi Ariyoshi Schottky barrier diode and a method of manufacturing thereof
US5262669A (en) 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5221638A (en) 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device
US5583348A (en) 1991-12-03 1996-12-10 Motorola, Inc. Method for making a schottky diode that is compatible with high performance transistor structures
US5241195A (en) 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US5262668A (en) 1992-08-13 1993-11-16 North Carolina State University At Raleigh Schottky barrier rectifier including schottky barrier regions of differing barrier heights
JP2809253B2 (ja) 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
JP3099557B2 (ja) 1992-11-09 2000-10-16 富士電機株式会社 ダイオード
US5418185A (en) 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
US5614755A (en) 1993-04-30 1997-03-25 Texas Instruments Incorporated High voltage Shottky diode
CA2171186A1 (en) 1993-09-08 1995-03-16 Helmut Rosch Current limiter
US6049447A (en) 1993-09-08 2000-04-11 Siemens Ag Current limiting device
JP3085078B2 (ja) 1994-03-04 2000-09-04 富士電機株式会社 炭化けい素電子デバイスの製造方法
US5442200A (en) 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
TW286435B (ko) 1994-07-27 1996-09-21 Siemens Ag
US5736753A (en) 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
JPH0897441A (ja) 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
KR100255906B1 (ko) 1994-10-19 2000-05-01 모리시타 요이찌 전자부품과 그 제조방법
JP3275616B2 (ja) * 1995-03-20 2002-04-15 富士電機株式会社 炭化けい素ショットキーダイオードの製造方法
SE9501312D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd Method for procucing a semiconductor device
DE19514081A1 (de) 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
DE19514079A1 (de) 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Passivieren einer Siliciumcarbid-Oberfläche gegenüber Sauerstoff
US5760466A (en) 1995-04-20 1998-06-02 Kyocera Corporation Semiconductor device having improved heat resistance
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
JP3272242B2 (ja) 1995-06-09 2002-04-08 三洋電機株式会社 半導体装置
SE515261C2 (sv) 1995-06-12 2001-07-09 Abb Research Ltd Kontaktorutrustning
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
JP3581447B2 (ja) 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JPH0982587A (ja) 1995-09-08 1997-03-28 Hewlett Packard Co <Hp> 非方形電子チップの製造方法
US5877515A (en) 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
US5849620A (en) 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
JP3608858B2 (ja) 1995-12-18 2005-01-12 三菱電機株式会社 赤外線検出器及びその製造方法
SE9600199D0 (sv) 1996-01-19 1996-01-19 Abb Research Ltd A semiconductor device with a low resistance ohmic contact between a metal layer and a SiC-layer
US5696025A (en) 1996-02-02 1997-12-09 Micron Technology, Inc. Method of forming guard ringed schottky diode
US5779924A (en) 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
DE19612216A1 (de) 1996-03-27 1997-10-02 Siemens Ag Elektronisches Abzweigschaltgerät
US5612232A (en) 1996-03-29 1997-03-18 Motorola Method of fabricating semiconductor devices and the devices
JP3147331B2 (ja) 1996-04-02 2001-03-19 株式会社ワコール 補整機能を備えた股部を有する衣類
WO1997039476A1 (fr) 1996-04-18 1997-10-23 Matsushita Electric Industrial Co., Ltd. ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION
DE19616605C2 (de) 1996-04-25 1998-03-26 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5742076A (en) 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US5801836A (en) 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5677572A (en) 1996-07-29 1997-10-14 Eastman Kodak Company Bilayer electrode on a n-type semiconductor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
US5898128A (en) 1996-09-11 1999-04-27 Motorola, Inc. Electronic component
SE515457C2 (sv) 1996-09-20 2001-08-06 Abb Research Ltd Metod och anordning vid effektransistor
DE19639773A1 (de) 1996-09-27 1998-04-02 Abb Patent Gmbh Dreiphasiger Matrix-Stromrichter und Verfahren zum Betrieb
AU715515B2 (en) 1996-10-09 2000-02-03 Sphelar Power Corporation Semiconductor device
JP3123452B2 (ja) 1996-12-10 2001-01-09 富士電機株式会社 ショットキーバリアダイオード
JPH10233515A (ja) 1996-12-19 1998-09-02 Toshiba Corp ショットキーバリア半導体装置とその製造方法
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
JPH10256604A (ja) 1997-03-11 1998-09-25 Rohm Co Ltd 半導体発光素子
DE19712561C1 (de) 1997-03-25 1998-04-30 Siemens Ag SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
JP3779027B2 (ja) 1997-03-28 2006-05-24 株式会社東芝 整流装置
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
US5956578A (en) 1997-04-23 1999-09-21 Motorola, Inc. Method of fabricating vertical FET with Schottky diode
SE9701724D0 (sv) 1997-05-09 1997-05-09 Abb Research Ltd A pn-diode of SiC and a method for production thereof
US6049578A (en) 1997-06-06 2000-04-11 Abb Combustion Engineering Nuclear Power, Inc. Digital plant protection system
SE9702220D0 (sv) 1997-06-11 1997-06-11 Abb Research Ltd A semiconductor device with a junction termination and a method for production thereof
US5932894A (en) 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
US6054752A (en) 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
WO1999004433A2 (en) 1997-07-19 1999-01-28 Koninklijke Philips Electronics N.V. Mcm semiconductor device assemblies and circuits
EP0935816B1 (en) 1997-09-03 2006-04-05 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with a schottky junction
DE19740195C2 (de) 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
TW393785B (en) 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
US6121637A (en) 1997-10-03 2000-09-19 Rohm Co., Ltd. Semiconductor light emitting device with increased luminous power
US6096618A (en) 1998-01-20 2000-08-01 International Business Machines Corporation Method of making a Schottky diode with sub-minimum guard ring
US6171959B1 (en) 1998-01-20 2001-01-09 Motorola, Inc. Method for making a semiconductor device
JPH11214800A (ja) 1998-01-28 1999-08-06 Sony Corp 半導体装置およびその製造方法
JP4157184B2 (ja) 1998-02-18 2008-09-24 株式会社東芝 高耐圧半導体素子
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6046465A (en) 1998-04-17 2000-04-04 Hewlett-Packard Company Buried reflectors for light emitters in epitaxial material and method for producing same
JP3699823B2 (ja) 1998-05-19 2005-09-28 株式会社東芝 半導体装置
JPH11340576A (ja) 1998-05-28 1999-12-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体デバイス
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
US6169294B1 (en) 1998-09-08 2001-01-02 Epistar Co. Inverted light emitting diode
DE19853743C2 (de) * 1998-11-21 2000-10-12 Micronas Intermetall Gmbh Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente
JP2000195827A (ja) 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
EP1064684A1 (de) 1999-01-15 2001-01-03 Infineon Technologies AG Randabschluss für ein halbleiterbauelement, schottky-diode mit einem randabschluss und verfahren zur herstellung einer schottky-diode
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
US6066884A (en) 1999-03-19 2000-05-23 Lucent Technologies Inc. Schottky diode guard ring structures
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
JP3686285B2 (ja) 1999-06-04 2005-08-24 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換装置
US6133589A (en) 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
FR2797094B1 (fr) * 1999-07-28 2001-10-12 St Microelectronics Sa Procede de fabrication de composants unipolaires
US6252258B1 (en) 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
GB2355110A (en) 1999-08-11 2001-04-11 Mitel Semiconductor Ltd High voltage semiconductor device termination structure
JP3630594B2 (ja) 1999-09-14 2005-03-16 株式会社日立製作所 ＳｉＣショットキーダイオード
JP4538870B2 (ja) 1999-09-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4160752B2 (ja) * 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
FR2803103B1 (fr) 1999-12-24 2003-08-29 St Microelectronics Sa Diode schottky sur substrat de carbure de silicium
US6573128B1 (en) 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
JP4872158B2 (ja) 2001-03-05 2012-02-08 住友電気工業株式会社 ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
JP4892787B2 (ja) * 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
TW513815B (en) * 2001-10-12 2002-12-11 Ind Tech Res Inst Silicon carbide dual metal trench Schottky diode and its manufacture method
FR2832547A1 (fr) * 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
US7183575B2 (en) * 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP4224253B2 (ja) * 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140023942A (ko) * 2011-04-05 2014-02-27 크리, 인코포레이티드 우묵한 종단 구조 및 우묵한 종단 구조를 포함하는 전자 장치를 제조하는 방법
KR20160078268A (ko) * 2014-12-24 2016-07-04 에이비비 테크놀로지 아게 접합 장벽 쇼트키 정류기

Also Published As

Publication number Publication date
TWI422029B (zh) 2014-01-01
CN101223647B (zh) 2010-11-03
US20060255423A1 (en) 2006-11-16
WO2006122252A3 (en) 2007-02-15
EP1880423B1 (en) 2018-07-04
TW200735347A (en) 2007-09-16
JP2008541459A (ja) 2008-11-20
JP5616911B2 (ja) 2014-10-29
WO2006122252A2 (en) 2006-11-16
JP5452914B2 (ja) 2014-03-26
US8901699B2 (en) 2014-12-02
KR101503527B1 (ko) 2015-03-17
CN101223647A (zh) 2008-07-16
EP1880423A2 (en) 2008-01-23
JP2012070012A (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
KR101503527B1 (ko) 소수 운반자 주입이 억제된 실리콘 카바이드 정션 장벽쇼트키 다이오드
US8653534B2 (en) Junction Barrier Schottky diodes with current surge capability
AU2007240996B2 (en) Junction barrier Schottky rectifiers and methods of making thereof
EP2754182B1 (en) Method of fabricating a heterojunction jbs diode with non-implanted barrier regions
KR101675626B1 (ko) 오버랩 도핑 영역을 갖는 쇼트키 다이오드를 포함하는 반도체 디바이스 및 그 제조 방법
KR20140023942A (ko) 우묵한 종단 구조 및 우묵한 종단 구조를 포함하는 전자 장치를 제조하는 방법
EP2545587A1 (en) Semiconductor devices with heterojunction barrier regions and methods of fabricating same
CN210349845U (zh) 一种碳化硅结势垒肖特基二极管
US11171248B2 (en) Schottky rectifier with surge-current ruggedness

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130819

Effective date: 20140923

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 6