CN113035963A - 碳化硅外延片、碳化硅二极管器件及其制备方法 - Google Patents
碳化硅外延片、碳化硅二极管器件及其制备方法 Download PDFInfo
- Publication number
- CN113035963A CN113035963A CN202110148958.5A CN202110148958A CN113035963A CN 113035963 A CN113035963 A CN 113035963A CN 202110148958 A CN202110148958 A CN 202110148958A CN 113035963 A CN113035963 A CN 113035963A
- Authority
- CN
- China
- Prior art keywords
- sic epitaxial
- layer
- silicon carbide
- epitaxial layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 240
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 238
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000002347 injection Methods 0.000 claims abstract description 36
- 239000007924 injection Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims description 118
- 239000002184 metal Substances 0.000 claims description 118
- 238000000137 annealing Methods 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000009826 distribution Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910000990 Ni alloy Inorganic materials 0.000 description 6
- 229910001069 Ti alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种碳化硅外延片及碳化硅二极管器件及其制备方法，碳化硅外延片设置多层N型SiC外延层和不同面积的P型区，位于下层的P型区面积较大，能够提高器件反向击穿特性和抗浪涌电流能力，位于上层的P型区面积较小，能够增加表面肖特基接触面积，进而减小器件开启电压。本发明的多层外延结构，通过多层分布掺杂实现提高P型掺杂分布的可控性，即提高P型掺杂注入形貌控制，进而增加碳化硅二极管器件加工的工艺窗口，即增加碳化硅二极管器件的P型区面积的设计余量，进而具备低正向导通压降、高反向电压和高浪涌电流特性。基于本发明的多层SiC外延层与多次注入的结构，可增加P型区的深度。
Description
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种碳化硅外延片、一种碳化硅二极管器件，以及一种碳化硅二极管器件的制备方法。
背景技术
碳化硅材料作为一种重要的第三代半导体材料具有禁带宽度大、击穿场强高、热导率高、耐高温、抗辐射等优点。基于碳化硅材料制备的二极管和三极管器件，具有导通损耗小，击穿电压高、可实现小型化和器件工作温度高等优点，被广泛地应用于功率电源、高速铁路、新能源汽车、智能高压输电等领域。
SiC二极管是一种最常用的SiC功率电子器件，SiC二极管主要有肖特基二极管(Schottky Barrier Diode)和PIN二极管(PIN Diode)两种基本类型。其中，肖特基二极管(SiC SBD)的正向电压低，工作频率快，反向恢复时间短和损耗小；但是由于其反向阻断特性较差，仅能应用在低压领域，不能满足在650V/1200V高压领域的需求。PIN二极管具有较高的反向击穿电压和抗浪涌电流能力，但其正向导通电压偏高，反向恢复时间和损耗较大。
现有技术中，在SBD结构的基础上增加有源区的P型注入，可以获得较高反向特性的二极管形成SiC JBS(Junction Barrier Schottky)。将JBS结构与传统的PIN二极管结合形成SiC MPS(Merged PiN Schottky)器件，在改善器件正向导通特性和反向击穿特性的同时，可以进一步提升器件的浪涌电流，可以应用在对器件稳定性要求更高端领域。
在JBS结构和MPS器件中，均有通过表面离子注入形成的P型区域，通常需要设计合适的P型区域面积，以使器件的正向导通特性和反向漏电及抗浪涌电流能力得到平衡。原因于：较大的P型区面积虽然有利于反向特性和浪涌电流能力，但会增加正向导通损耗；而较小的P型区面积虽然可以改善器件正向导通特性，但器件的反向特性和抗浪涌电流能力也会因此减弱。
现有技术通过在一个平面上的P型区域设计，试图获得高性能的JBS结构和MPS器件，但始终需要在正向导通特性和反向击穿特性之间进行妥协，无法同时对正向导通特性与反向击穿特性进行正相关的优化。
发明内容
本发明的目的在于克服现有技术的不足，提供一种碳化硅外延片、碳化硅二极管器件，以及一种碳化硅二极管器件的制备方法，同时具备低正向导通压降、高反向电压和高浪涌电流特性。
本发明的技术方案如下：
一种碳化硅外延片，包括由下至上依次设置的SiC衬底、至少两层N型SiC外延层，每层SiC外延层均设置有复数个P型区，相邻的SiC外延层的P型区的位置相对且相通；由下至上的每层SiC外延层中，在下的SiC外延层的P型区面积大于在上的SiC外延层的P型区。
作为优选，每层SiC外延层的掺杂浓度范围为1E14-2E17/cm3。
一种碳化硅二极管器件，包括由下至上依次设置的欧姆金属层、碳化硅外延片、肖特基金属层。
作为优选，欧姆金属层的表面设置有第一电极层，肖特基金属层的表面设置有第二电极层。
作为优选，最上层的SiC外延层的P型区与肖特基金属层接触，形成碳化硅结势垒肖特基二极管。
作为优选，最上层的SiC外延层的P型区与肖特基金属层之间还设置有欧姆接触金属，形成碳化硅MPS二极管。
一种碳化硅二极管器件的制备方法，包括如下步骤：
1)在SiC衬底的第一表面生长N型第一SiC外延层；
2)在第一SiC外延层表面沉积一层保护性薄膜，通过蚀刻打开复数个第一注入区，在第一注入区进行离子注入，通过高温激活，形成第一P型区；
3)在第一SiC外延层表面依次生长至少一层N型SiC外延层，每生长一层SiC外延层后，在SiC外延层表面沉积一层保护性薄膜，通过蚀刻打开复数个注入区，在注入区进行离子注入，通过高温激活，形成P型区；然后进行下一层SiC外延层的生长并形成P型区，直至完成所有SiC外延层的生成并形成P型区；包括第一SiC外延层在内的所有SiC外延层中，相邻的SiC外延层的P型区的位置相对且相通；由下至上的每层SiC外延层中，在下的SiC外延层的P型区面积大于在上的SiC外延层的P型区；
4)在SiC衬底的第二表面覆盖一层金属层，通过高温退火，形成欧姆金属层；
5)在最上层的SiC外延层表面覆盖一层金属层，通过高温退火，形成肖特基金属层；
或者，在最上层的SiC外延层的P型区表面覆盖一层金属层，通过高温退火，形成欧姆接触金属；再在最上层的SiC外延层表面覆盖一层金属层，通过高温退火，形成肖特基金属层。
作为优选，步骤4)中，还在欧姆金属层的表面沉积形成第一电极层；步骤5)中，还在肖特基金属层的表面沉积形成第二电极层。
作为优选，包括第一SiC外延层在内的所有SiC外延层中，每层SiC外延层的掺杂浓度范围为1E14-2E17/cm3。
作为优选，步骤5)中，最上层的SiC外延层的P型区与肖特基金属层接触，获得碳化硅结势垒肖特基二极管，或者碳化硅MPS二极管。
本发明的有益效果如下：
本发明所述的碳化硅外延片及碳化硅二极管器件(包括碳化硅结势垒肖特基二极管与碳化硅MPS二极管)，设置多层N型SiC外延层和不同面积的P型区，位于下层的P型区面积较大，能够提高器件反向击穿特性和抗浪涌电流能力，位于上层的P型区面积较小，能够增加表面肖特基接触面积，进而减小器件开启电压。本发明的多层外延结构，通过多层分布掺杂实现提高P型掺杂分布的可控性，即提高P型掺杂注入形貌控制，进而增加碳化硅二极管器件加工的工艺窗口，即增加碳化硅二极管器件的P型区面积的设计余量，进而具备低正向导通压降、高反向电压和高浪涌电流特性。基于本发明的多层SiC外延层与多次注入的结构，可增加P型区的深度。
本发明所述的碳化硅二极管器件的制备方法，用于制备碳化硅二极管器件(包括碳化硅结势垒肖特基二极管与碳化硅MPS二极管)，通过多层外延方法，可以增加P型掺杂注入形貌控制，进而增加碳化硅二极管器件加工的工艺窗口，即增加碳化硅二极管器件的P型区面积的设计余量，进而获得具备低正向导通压降、高反向电压和高浪涌电流特性的碳化硅二极管器件。基于本发明的多层SiC外延层与多次注入的方式，可增加P型区的深度。
附图说明
图1是碳化硅结势垒肖特基二极管的结构示意图；
图2是碳化硅MPS二极管的结构示意图；
图中：10是SiC衬底，11是SiC外延层，111是第一SiC外延层，112是第二SiC外延层，12是P型区，121是第一P型区，122是第二P型区，13是欧姆金属层，14是第一电极层，15是肖特基金属层，16是第二电极层，17是欧姆接触金属。
具体实施方式
以下结合附图及实施例对本发明进行进一步的详细说明。
本发明为了解决现有技术的碳化硅二极管器件存在的降低正向导通电压和提高反向耐压及抗浪涌电流能力之间的优化矛盾，提供一种碳化硅外延片、碳化硅二极管器件及其制备方法，设置多层SiC外延层和不同面积的P型区，能够增加碳化硅二极管器件的P型区面积的设计余量，进而获得具备低正向导通压降，高反向电压和高浪涌电流特性的碳化硅二极管器件。
本发明所述的碳化硅二极管器件，如图1、图2所示，包括由下至上依次设置的欧姆金属层13、碳化硅外延片、肖特基金属层15。其中，所述的碳化硅外延片包括由下至上依次设置的SiC衬底10、至少两层N型SiC外延层11、每层SiC外延层11均设置有复数个P型区12，相邻的SiC外延层11的P型区12的位置相对且相通；由下至上的每层SiC外延层11中，在下的SiC外延层11的P型区12面积大于在上的SiC外延层11的P型区12面积，即P型区12的面积由下至上，逐层减小。常规地，P型区12为条状，则在上的SiC外延层11的P型区12的宽度比在下的SiC外延层11的P型区12的宽度窄。具体地，相邻的SiC外延层11的P型区12的位置一一对应并上下连通；即每层SiC外延层11的P型区12的数量相等，位置相同。
本发明中，每层SiC外延层11的掺杂浓度范围为1E14-2E17/cm3，每层SiC外延层11的掺杂浓度可以不同，也可以不完全相同，进而可对每层SiC外延层11的掺杂浓度进行精确控制，提高P型掺杂分布的可控性。
本发明中，当最上层的SiC外延层11的P型区12与肖特基金属层15接触，则所述的碳化硅二极管器件形成碳化硅结势垒肖特基二极管，如图1所示；当最上层的SiC外延层11的P型区12与肖特基金属层15之间还设置有欧姆接触金属17，则所述的碳化硅二极管器件形成碳化硅MPS二极管，如图2所示。
欧姆金属层13的表面设置有第一电极层14，第一电极层14与欧姆金属层13作为背面电极；肖特基金属层15的表面设置有第二电极层16，对于碳化硅结势垒肖特基二极管，第二电极层16与肖特基金属层15作为正面电极，对于碳化硅MPS二极管，欧姆接触金属17、第二电极层16与肖特基金属层15作为正面电极。
本发明采用多层SiC外延层11的结构以及多次离子注入，将相接触的每层SiC外延层11的P型区12作为一个整体，则可视为增加P型区12的深度。
本发明还提供一种碳化硅二极管器件的制备方法，其中，对应于所述的碳化硅结势垒肖特基二极管或碳化硅MPS二极管，如图1、图2所示，制备方法大致步骤如下：
1)在SiC衬底10的第一表面生长N型第一SiC外延层111；
2)在第一SiC外延层111表面沉积一层保护性薄膜，通过蚀刻打开第一注入区，在第一注入区进行离子注入；其中，在第一SiC外延层111通过蚀刻打开的第一注入区的数量为复数；通过高温激活，形成第一P型区121；去掉SiC外延层111表面的保护性薄膜并清洗外延层表面；
3)在第一SiC外延层111表面依次生长至少一层N型SiC外延层11，每生长一层SiC外延层11后，在SiC外延层11表面沉积一层保护性薄膜，通过蚀刻打开注入区，在注入区进行离子注入；其中，在每层SiC外延层11通过蚀刻打开的注入区的数量为复数；通过高温激活，形成P型区12；去掉SiC外延层111表面的保护性薄膜并清洗外延层表面；然后，进行下一层SiC外延层11的生长并形成P型区12，直至完成所有SiC外延层11的生长并形成P型区12；
其中，包括第一SiC外延层111在内的所有SiC外延层11中，相邻的SiC外延层11的P型区12的位置相对且相通；由下至上的每层SiC外延层中，在下的SiC外延层11的P型区12面积大于在上的SiC外延层11的P型区12面积，即P型区12的面积由下至上，逐层减小。具体地，包括第一SiC外延层111在内的所有SiC外延层11、包括第一P型区121在内的所有P型区12中，相邻的SiC外延层11的P型区12的位置一一对应，即每层SiC外延层11的P型区12的数量相等，位置相同；每层SiC外延层11的掺杂浓度范围为1E14-2E17/cm3，每层SiC外延层11的掺杂浓度可以不同，也可以不完全相同；
4)在SiC衬底10的第二表面覆盖一层金属层，通过高温退火，形成欧姆金属层13；进一步地，还在欧姆金属层13的表面沉积形成第一电极层14，第一电极层14与欧姆金属层13作为背面电极；
5)在最上层的SiC外延层11表面覆盖一层金属层，通过高温退火，形成肖特基金属层15；最上层的SiC外延层11的P型区12与肖特基金属层15接触，获得碳化硅结势垒肖特基二极管；
或者，在最上层的SiC外延层11的P型区12表面覆盖一层金属层，通过高温退火，形成欧姆接触金属17；再在最上层的SiC外延层11表面覆盖一层金属层，通过高温退火，形成肖特基金属层15；最上层的SiC外延层11的P型区12与肖特基金属层15接触，获得碳化硅MPS二极管。
进一步地，还在肖特基金属层15的表面沉积形成第二电极层16，第二电极层16与肖特基金属层15作为正面电极。
实施例一
本实施例提供一种碳化硅结势垒肖特基二极管，包括两层N型SiC外延层11，如图1所示，由下至上依次为背面电极、SiC衬底10、第一SiC外延层111、第二SiC外延层112、正面电极，背面电极包括欧姆金属层13、第一电极层14，正面电极包括肖特基金属层15、第二电极层16。第一SiC外延层111设置有多个第一P型区121，第二SiC外延层112设置有多个第二P型区122，第一P型区121与第二P型区122的数量相同、位置一一对应且上下连通。在下的第一P型区121的面积大于在上的第二P型区122的面积。
本实施例中，N型SiC衬底10的晶型为4H-SiC，厚度为350um，掺杂浓度范围为1E19-1E20/cm3；N型第一SiC外延层111的厚度为5-20um，掺杂浓度范围为1E14-2E17/cm3；N型第二SiC外延层112的厚度为0.2um-2um，掺杂浓度范围为1E14-2E17/cm3。欧姆金属层13、第一电极层14分别为Ti、Ni、Ag、Al或Au等任意一种或者多种金属的组合，第一电极层14的厚度为2-5um；肖特基金属层15、第二电极层16分别为Ti、W，Ta、Ni、Mo或Pt等任意一种或者多种金属的组合，第二电极层16的厚度为2-5um。
具体实施时，优选地，第二P型区122的面积为第一P型区121的面积的1/2；SiC衬底10的掺杂浓度为2E19/cm3，第一SiC外延层111的厚度为10um，掺杂浓度为1.5E16/cm3，第二SiC外延层112的厚度为10um，掺杂浓度为1E16/cm3；欧姆金属层13为Ti/Ni合金，第一电极层14为厚度2um的Ti/Ni/Ag合金，肖特基金属层15为Ti，第二电极层16为厚度4um的Al。
实施例二
本实施例提供一种实施例一所述的碳化硅结势垒肖特基二极管的制备方法，步骤如下：
1)在SiC衬底10进行RCA标准清洗流程，使用高温CVD在N型SiC衬底10的第一表面上生长N型第一SiC外延层111；其中，SiC衬底10的晶型为4H-SiC，厚度为350um，掺杂浓度范围为1E19-1E20/cm3，第一SiC外延层111的厚度为5-20um，掺杂浓度范围为1E14-2E17/cm3。
具体实施时，优选地，SiC衬底10的掺杂浓度为2E19/cm3，第一SiC外延层111的厚度为10um，掺杂浓度为1.5E16/cm3。
2)在第一SiC外延层111上沉积一层保护性薄膜，沉积方式可以为PVD或者CVD，并通过刻蚀的方法将第一注入区打开，对有源区作离子注入，高温激活后，形成第一P型区121；然后去除保护性薄膜，用RCA清洗外延片(当前获得的结构)表面。
具体实施时，优选地，使用PECVD，在第一SiC外延层111上沉积厚度为2um的SiO2作为注入阻挡层(即保护性薄膜)，并通过刻蚀的方法将第一注入区打开，对第一注入区作离子注入；然后通过高温激活形成有第一P型区121；然后去除表面的SiO2(即注入阻挡层)，用RCA清洗外延片(当前获得的结构)表面。
3)使用高温CVD在步骤2)得到的结构的表面(即第一SiC外延层111的表面)继续生长N型第二SiC外延层112；其中，第二SiC外延层112的厚度为0.2um-2um，掺杂浓度范围为1E14-2E17/cm3。
具体实施时，优选地，第二SiC外延层112的厚度为10um，掺杂浓度为1E16/cm3。
4)在第二SiC外延层112上沉积一层保护性薄膜，沉积方式可以为PVD或者CVD，并通过刻蚀的方法将第二注入区打开，对有源区作离子注入，高温激活后，形成第二P型区122；然后去除保护性薄膜，用RCA清洗外延片(当前获得的结构)表面。其中，第二注入区的面积小于第一注入区的面积，即每组对应的第二P型区122的面积小于第一P型区121的面积。
具体实施时，优选地，使用PECVD，在第二SiC外延层112上沉积厚度为2um的SiO2作为注入阻挡层(即保护性薄膜)，并通过刻蚀的方法将第二注入区打开，对第二注入区作离子注入；然后通过高温激活形成有第二P型区122；然后去除表面的SiO2(即注入阻挡层)，用RCA清洗外延片(当前获得的结构)表面。其中，第二注入区的面积为第一注入区的面积的1/2，即每组对应的第二P型区122的面积为第一P型区121的面积的1/2。
5)在SiC衬底10的背面制备背面电极：在SiC衬底10的第二表面通过蒸镀或者溅射的方式覆盖金属层，退火后形成欧姆接触，得到欧姆金属层13；在欧姆金属层13表面继续通过蒸镀或者溅射的方式覆盖金属层，得到第一电极层14，作为背面加厚金属；欧姆金属层13与第一电极层14共同作为背面电极。其中，欧姆金属层13的退火温度范围为800℃-1100℃，时间范围为60s-300s。欧姆金属层13、第一电极层14分别为Ti、Ni、Ag、Al或Au等任意一种或者多种金属的组合，第一电极层14的厚度为2-5um。
具体实施时，优选地，退火温度为950℃，时间为100s；欧姆金属层13采用Ti/Ni合金，第一电极层14采用Ti/Ni/Ag合金，厚度为2um。
6)在第二SiC外延层112的表面制备正面电极：在第二SiC外延层112的表面通过蒸镀或者溅射方式覆盖金属层，退火后形成肖特基接触，得到肖特基金属层15；在肖特基金属层15表面继续通过蒸镀或者溅射的方式覆盖金属层，得到第二电极层16，作为正面加厚金属；肖特基金属层15与第二电极层16共同作为正面电极。其中，肖特基金属层15的退火温度范围为300℃-500℃，时间范围为60s-300s。肖特基金属层15、第二电极层16分别为Ti、W，Ta、Ni、Mo或Pt等任意一种或者多种金属的组合，第二电极层16的厚度为2-5um。
具体实施时，优选地，退火温度为450℃，时间为100s；肖特基金属层15采用Ti，第二电极层16采用Al合金，厚度为4um。
实施例三
本实施例提供一种碳化硅MPS二极管，如图2所示，本实施例与实施例一的区别在于，最上层的SiC外延层11的P型区12与肖特基金属层15之间还设置有欧姆接触金属17，肖特基金属层15不与第二P型区122接触，以获得碳化硅MPS二极管。欧姆接触金属17、第二电极层16与肖特基金属层15作为正面电极。
本实施例中，欧姆接触金属17为Ti、Ni、Ag、Al或Au等任意一种或者多种金属的组合；具体实施时，优选地，欧姆接触金属17为Ti/Ni合金。
其他部分与实施例一相同。
实施例四
本实施例提供一种实施例三所述的碳化硅MPS二极管的制备方法，对应于实施例三与实施例一的区别，本实施例与实施例二的区别在于，步骤6)制备正面电极的区别。
本实施例中，步骤6)具体如下：
6)在第二SiC外延层112的表面制备正面电极：在第二P型区122的表面通过蒸镀或者溅射的方式覆盖金属层，退火后形成欧姆接触，得到欧姆接触金属17；再在第二SiC外延层112的表面通过蒸镀或者溅射方式覆盖金属层，退火后形成肖特基接触，得到肖特基金属层15；在肖特基金属层15表面继续通过蒸镀或者溅射的方式覆盖金属层，得到第二电极层16，作为正面加厚金属；肖特基金属层15与第二电极层16共同作为正面电极。
其中，欧姆接触金属17的退火温度范围为800℃-1100℃，时间范围为60s-300s；欧姆接触金属17为Ti、Ni、Ag、Al或Au等任意一种或者多种金属的组合。肖特基金属层15的退火温度范围为300℃-500℃，时间范围为60s-300s；肖特基金属层15、第二电极层16分别为Ti、W，Ta、Ni、Mo或Pt等任意一种或者多种金属的组合，第二电极层16的厚度为2-5um。
具体实施时，优选地，欧姆接触金属17的退火温度为950℃，时间为100s；欧姆接触金属17采用Ti/Ni合金。肖特基金属层15的退火温度为450℃，时间为100s；肖特基金属层15采用Ti，第二电极层16采用Al合金，厚度为4um。
其他部分与实施例二相同。
上述实施例仅是用来说明本发明，而并非用作对本发明的限定。只要是依据本发明的技术实质，对上述实施例进行变化、变型等都将落在本发明的权利要求的范围内。
Claims (10)
1.一种碳化硅外延片，其特征在于，包括由下至上依次设置的SiC衬底、至少两层N型SiC外延层，每层SiC外延层均设置有复数个P型区，相邻的SiC外延层的P型区的位置相对且相通；由下至上的每层SiC外延层中，在下的SiC外延层的P型区面积大于在上的SiC外延层的P型区。
2.根据权利要求1所述的碳化硅外延片，其特征在于，每层SiC外延层的掺杂浓度范围为1E14-2E17/cm3。
3.一种碳化硅二极管器件，其特征在于，包括由下至上依次设置的欧姆金属层、权利要求1或2所述的碳化硅外延片、肖特基金属层。
4.根据权利要求3所述的碳化硅二极管器件，其特征在于，欧姆金属层的表面设置有第一电极层，肖特基金属层的表面设置有第二电极层。
5.根据权利要求3或4所述的碳化硅二极管器件，其特征在于，最上层的SiC外延层的P型区与肖特基金属层接触，形成碳化硅结势垒肖特基二极管。
6.根据权利要求3或4所述的碳化硅二极管器件，其特征在于，最上层的SiC外延层的P型区与肖特基金属层之间还设置有欧姆接触金属，形成碳化硅MPS二极管。
7.一种碳化硅二极管器件的制备方法，其特征在于，包括如下步骤：
1)在SiC衬底的第一表面生长N型第一SiC外延层；
2)在第一SiC外延层表面沉积一层保护性薄膜，通过蚀刻打开复数个第一注入区，在第一注入区进行离子注入，通过高温激活，形成第一P型区；
3)在第一SiC外延层表面依次生长至少一层N型SiC外延层，每生长一层SiC外延层后，在SiC外延层表面沉积一层保护性薄膜，通过蚀刻打开复数个注入区，在注入区进行离子注入，通过高温激活，形成P型区；然后进行下一层SiC外延层的生长并形成P型区，直至完成所有SiC外延层的生成并形成P型区；包括第一SiC外延层在内的所有SiC外延层中，相邻的SiC外延层的P型区的位置相对且相通；由下至上的每层SiC外延层中，在下的SiC外延层的P型区面积大于在上的SiC外延层的P型区；
4)在SiC衬底的第二表面覆盖一层金属层，通过高温退火，形成欧姆金属层；
5)在最上层的SiC外延层表面覆盖一层金属层，通过高温退火，形成肖特基金属层；
或者，在最上层的SiC外延层的P型区表面覆盖一层金属层，通过高温退火，形成欧姆接触金属；再在最上层的SiC外延层表面覆盖一层金属层，通过高温退火，形成肖特基金属层。
8.根据权利要求7所述的碳化硅二极管器件的制备方法，其特征在于，步骤4)中，还在欧姆金属层的表面沉积形成第一电极层；步骤5)中，还在肖特基金属层的表面沉积形成第二电极层。
9.根据权利要求7所述的碳化硅二极管器件的制备方法，其特征在于，包括第一SiC外延层在内的所有SiC外延层中，每层SiC外延层的掺杂浓度范围为1E14-2E17/cm3。
10.根据权利要求7至9任一项所述的碳化硅二极管器件的制备方法，其特征在于，步骤5)中，最上层的SiC外延层的P型区与肖特基金属层接触，获得碳化硅结势垒肖特基二极管，或者碳化硅MPS二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110148958.5A CN113035963A (zh) | 2021-02-03 | 2021-02-03 | 碳化硅外延片、碳化硅二极管器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110148958.5A CN113035963A (zh) | 2021-02-03 | 2021-02-03 | 碳化硅外延片、碳化硅二极管器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113035963A true CN113035963A (zh) | 2021-06-25 |
Family
ID=76459839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110148958.5A Pending CN113035963A (zh) | 2021-02-03 | 2021-02-03 | 碳化硅外延片、碳化硅二极管器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035963A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060255423A1 (en) * | 2005-05-11 | 2006-11-16 | Sei-Hyung Ryu | Silicon carbide junction barrier schottky diodes with supressed minority carrier injection |
| CN101540283A (zh) * | 2009-04-14 | 2009-09-23 | 西安电子科技大学 | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 |
| US20150263180A1 (en) * | 2014-03-11 | 2015-09-17 | Sumitomo Electric Industries, Ltd. | Wide bandgap semiconductor device |
| CN109742136A (zh) * | 2018-12-30 | 2019-05-10 | 芜湖启迪半导体有限公司 | 一种肖特基二极管结构及其制造方法 |
| CN109755109A (zh) * | 2017-11-08 | 2019-05-14 | 株洲中车时代电气股份有限公司 | 一种SiC JBS器件阳极电极的制造方法 |
-
2021
- 2021-02-03 CN CN202110148958.5A patent/CN113035963A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060255423A1 (en) * | 2005-05-11 | 2006-11-16 | Sei-Hyung Ryu | Silicon carbide junction barrier schottky diodes with supressed minority carrier injection |
| CN101540283A (zh) * | 2009-04-14 | 2009-09-23 | 西安电子科技大学 | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 |
| US20150263180A1 (en) * | 2014-03-11 | 2015-09-17 | Sumitomo Electric Industries, Ltd. | Wide bandgap semiconductor device |
| CN109755109A (zh) * | 2017-11-08 | 2019-05-14 | 株洲中车时代电气股份有限公司 | 一种SiC JBS器件阳极电极的制造方法 |
| CN109742136A (zh) * | 2018-12-30 | 2019-05-10 | 芜湖启迪半导体有限公司 | 一种肖特基二极管结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| CN103346083B (zh) | 氮化镓肖特基二极管及其制造方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN109742136A (zh) | 一种肖特基二极管结构及其制造方法 | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN112038393B (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| CN104201211B (zh) | 制备SiC超快恢复二极管及工艺 | |
| CN103346084A (zh) | 新型结构的氮化镓肖特基二极管及其制造方法 | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN107026209A (zh) | 基于氧化镓的结势垒肖特基二极管及其制备方法 | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| CN109390389A (zh) | 具有双侧调整区的高压快速软恢复二极管及其制备方法 | |
| EP3933934A1 (en) | Silicon carbide power diode device and fabrication method thereof | |
| CN107256884A (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN104701385B (zh) | 纳米晶嵌入单晶外延碳化硅的高稳定低损耗微波二极管 | |
| CN212725323U (zh) | 一种碳化硅mps器件 | |
| CN116487445B (zh) | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 | |
| CN112736126A (zh) | 一种SiC MOSFET结构及其制作方法 | |
| CN113035963A (zh) | 碳化硅外延片、碳化硅二极管器件及其制备方法 | |
| CN110752260A (zh) | 新型GaN结势垒肖特基二极管及其制备方法 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN108695396A (zh) | 一种二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230420 Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province Applicant after: Hunan San'an Semiconductor Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000 Applicant before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210625 |