JP3983306B2 - ショットキー接合を有する半導体装置の製造方法 - Google Patents
ショットキー接合を有する半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3983306B2 JP3983306B2 JP51648899A JP51648899A JP3983306B2 JP 3983306 B2 JP3983306 B2 JP 3983306B2 JP 51648899 A JP51648899 A JP 51648899A JP 51648899 A JP51648899 A JP 51648899A JP 3983306 B2 JP3983306 B2 JP 3983306B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- region
- manufacturing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 168
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【技術分野】
【０００１】
本発明は、整流ショットキー接合を有する半導体装置の製造方法であって、その半導体装置が、半導体基板を有する半導体基体を有し、この方法によって、エピタクシーによって形成される第一導電型の第一半導体領域の半導体基体に、スタックを形成し、第二半導体領域が、薄い厚みと高いドーピング密度を有し、この方法によって、メタル層を、半導体基体とショットキー接合を形成するように第二半導体領域の領域で半導体基体上に設け、そして前記ショットキー接合の前記ショットキー障壁の高さに影響を及ぼすように、第二半導体領域の厚みとドーピング密度を選択し、第一領域に対向する第二導電型の第三半導体領域を、前記半導体基体の表面から前記第一半導体領域で、前記第二半導体領域の少なくとも２個の互いに対向した側に設ける、整流ショットキー接合を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
このような製造方法は、ショットキー障壁に、これが使用される全ての場所で、（特に、最も適切な利用である順方向での）電流−電圧特性を与えるために使用される。薄くかつ強くドープされたバリヤー層を使用すると、例えば、異なったショットキーメタルの選択によって可能となる以上に、当該特性を大きく変化させることが出来る。
【０００３】
このような製造方法は、米国特許第4,089,020号により公知である。そこには、第−ｎ形半導体領域を、ｎ型シリコン半導体基板上にエピタキシャル層としてどのように形成するかと言う点が、記述されている（第４図参照）。ここで形成される半導体領域の場合、薄くかつ強くドープされたｐ型シリコンの第二半導体領域は、イオン注入によって形成されていて、これは、形成されるショットキー接合のバリアに影響を及ぼす層として機能する。この接合には、少なくとも２個の互いに対向した側で、第二半導体領域を含む（ここではそれを完全に囲んで）環状の第三半導体領域が設けられている。その第三領域は、半導体基体の表面からそれへのｐ型不純物の局所拡散によって形成されている。これは、いわゆる保護リングとして機能し、そしてそのドーピング密度と幾可学的形状は、形成されるショットキー接合のエッジでの漏洩電流とブレイクダウンが制限されかつ防止されるように、決められている。半導体基体の表面とショットキー接合を形成しかつ第二半導体領域に接触しているアルミニウムのメタル層が、半導体基体表面上に設けられている。基板には、オーミックコンタクトが設けられている。
【０００４】
この方法の欠点は、これにより得られた装置の特性、特に、電流−電圧特性が、満足行くほど制御可能ではなくかつ再現可能性も良くないことである。この既知の方法は、とりわけこのことから大量規生産には向いていない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、当該欠点を解決しかつ制御性と再現性が良好な装置を得ることが出来る製造方法を提供することである。
【課題を解決するための手段】
【０００６】
この目的のために、第一パラグラフで言及した本発明の製造方法が特徴とする点は、前記第二半導体領域を、低温気相エピタクシーによって形成し、かつそれに第一または第二導電型を与え、そして前記第三半導体領域を、イオン注入によって形成し、そして前記第三半導体領域を形成した後に前記第二半導体領域を形成する点である。本発明は、第二半導体領域を非常に薄くかつ強くドープする場合、イオン注入は、特に第二半導体領域を形成するための最適な技法ではないと言う驚異的な認識に基づいている。この領域の形成に必要なイオン注入エネルギーは、例えば、５〜15keVと、非常に低い。このような低いイオン注入エネルギーを調整しかつ再現させることは、困難である。さらに、イオン注入を用いると、注入されたイオンを電気的に活性化するために、その後に熱処理が必要となる。このためには、半導体基体を、例えば、20分間、900℃の雰囲気に置く必要がある。このことは、特に、リンイオンを注入する場合に、第二半導体領域に高いドーピング密度または薄い厚みを選択すると、注入されたイオンが、受け入れられないほど大きくかつ制御されずに拡散してしまう状況をもたらすことが判明している。本発明は、気相エピタクシーが、これらの点に関しては、より適切な代替手段であるとの認識にも基づいている。このプロセスは、例えば、700℃で非常に良好に実行することができる。しかも、そのような低い成長温度に起因する相対的に低い成長率での、非常に薄い層に必要な成長時間は、例えば、１〜10分（ヒーティングアップとクーリングダウンを含む）にしかならない。第三半導体領域が、拡散に代えてイオン注入によって形成されるという事実は、この領域の形成に必要な半導体基体の熱処理も減少させる。これは、エピタキシャル層と基板との間に鋭い境界を得ることに貢献する。
【０００７】
上述したように、イオン注入は、第二半導体領域に容認できない熱的負荷を必要とさせるので、本発明の製造方法によると、第三半導体領域がイオン注入によって形成されるまでは、第二半導体領域の形成のための気相エピタクシーは実行されない。一般に、拡散とイオン注入（含むアニーリング）とは、気相エピタクシーの後に実行されるので、これも驚くべきことである。本発明は、第二半導体領域が、第三半導体領域上に存在する上記構成の結果は、得られた装置の良好な動作を何ら害するものではないとの認識とその実験的な確認にも部分的に基づいている。これは、第三半導体領域の導電型と同一または反対となる、第二半導体領域の導電型の如何にかかわらず成立する。この自由度により、ショットキー接合のバリアの高さを上げたり下げたりすることができ、これにより、電流−電圧特性を変えることができる範囲をかなり広げることが出来る。本発明の製造方法によって得られる装置は、制御性が非常に良くかつ再現性も良くすることが可能であることが判明している。この結果、かつ本発明の製造方法が単純であるとの理由から、本発明の製造方法は、（特に、ディスクリートのショットキーダイオードの）大量生産に極めて適している。
【０００８】
本発明の製造方法の第一実施例の場合、前記第三半導体領域を前記第一半導体領域に設けた後、最初に前記第二半導体領域を、非選択的気相エピタクシーにより前記半導体基体の表面全体にわたって設け、そして、次に前記メタル層を、非選択的蒸着によって設け、断面で見て、前記第三半導体領域内に存在するエッジの前記メタル層の外側を除去する。このような方法は、それが相対的にわずかなステップしか有しないという重要な利点を有する。メタル層は、第二半導体領域を形成する製造設備の同じ部品で形成しても良い。この製造方法のこの実施例によって得られる装置は、優秀な特性をもつ。窒化シリコン層を、装置を不動態化させる目的でプラズマ蒸着技法により、メタル層にコンタクト開口を有する表面上に設けても良い。
【０００９】
非常に望ましい実施例の場合、前記第一および前記第三半導体領域の形成後、前記半導体基体の表面に、電気的絶縁層を設け、その電気的絶縁層に、次いで、断面で見て、そのエッジが第三半導体領域内に位置する開口を設け、その後、前記第二半導体領域を、選択的気相エピタクシーにより当該開口内に設け、最終的に、前記メタル層を前記半導体基体の表面に堆積させ、かつ断面で見て、前記第二半導体領域の外に位置するエッジの外側で再び除去する。優秀な特性を有する装置が、この方法のこの実施例によっても得られる。この方法も、相対的に単純である。得られる装置は、例えば、二酸化珪素を有する電気絶縁層により、良好なパッシベーションを既に有している。
【００１０】
前記実施例の望ましい変形例の場合、前記第一半導体領域の形成後に、第一電気絶縁層を前記半導体基体の表面に設け、開口を、前記第三半導体領域が形成される当該層に形成し、次いで、前記第三半導体領域内に位置する前記第一絶縁層の部分を除去し、そして、次に第二電気絶縁層を、前記半導体基体の表面に設け、そして、前記第二半導体領域が形成される前記開口を設ける。この変形例も、比較的単純で、かつ特にショットキーダイオードの生産での通常の方法と良く組み合わせることが出来る。この装置も、良好なパッシベーションをもつ。第一および第二電気絶縁層は、二酸化けい素と窒化シリコンを、各々、有するのが望ましい。前者は、望ましくは1100℃の温度での熱酸化によって得るのが望ましく、そして、後者は、LPCVD（=低圧化学蒸着法）によって設けられるのが、望ましい。
【００１１】
５〜50nmの間にある厚み、望ましくは、約10nmの厚みが、第二半導体領域の厚みに選択されるのが、望ましい。1017と1020at/cm3の間のドーピング密度、望ましくは、約１〜5x1018at/cm3、が第二半導体領域のドーピング密度に選択されるのが望ましい。上述の領域は、第二半導体レンジのｎ型伝導率とｐ型伝導率の両方を考慮に入れて、製造する装置に電流−電圧特性で所望の変化を実現させるためには充分な自由度を提供する。
【００１２】
第二領域には、この領域を形成する精度と再現性の観点から、相対的に厚い厚みと相対的に高いドーピング密度が与えられるのが望ましい。厚みが厚くなると言うことは、成長時間をいくらか長くするか、成長温度をいくらか上げなければならないことを意味する。これは、特に、第二領域のドーピング密度が相対的に高い場合、拡散の結果、第一および第二領域の間の遷移をよりあいまいにしてしまう。これは望ましくない。成長速度は、第二領域の物質としてシリコンとゲルマニウムの混合物を選択する場合の温度に対しては、より高くなる。この場合、成長時間と成長温度は、可能な限り低く選択することができる。
【００１３】
成長温度を、第二半導体領域を設けるプロセスの間、625〜850℃に選択すると、良好な結果が得られる。最良の結果は、約700℃で得られる。第三半導体領域を形成するイオン注入は、望ましくは、850〜1000℃、の温度範囲で、望ましくは、900〜1000℃でアニールするのが望ましい。
【００１４】
本発明は、本発明の製造方法によって製造された半導体装置にも関する。
【００１５】
本発明を、以下に、２つの実施例と図面を参照して説明する。第１〜５図は、本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【００１６】
第１〜３図および第６〜９図は、本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。第10図は、ショットキー接合を有する５個の半導体装置（４個の半導体装置は、本発明の製造方法によって製造されたもの、１個は参照例）の順電流−電圧特性を示す。
【００１７】
図面は、スケール通りに描かれておらず、厚み方向の寸法は、理解を容易にするために、特に誇張されている。対応する領域は、可能な限り同じ参照番号が付されており、かつ同じ導電型の領域には、可能な限り同じハッチングが与えられている。
【発明を実施するための最良の形態】
【００１８】
第１〜５図は、ショットキー接合を有する半導体装置を、線図的に、かつ本発明に従った製造方法の第一実施例によるその製造の連続した段階の厚み方向に垂直での断面図で示す。完成した装置（第５図参照）は、第一導電型（ここではｎ型）の第一半導体領域１と、第二半導体領域２と、半導体基体10とショットキー接合を形成するメタル層４とから、スタックが形成されている、半導体基板11を有する半導体基体10を有する。第二半導体領域２は、高いドーピング密度とわずかな厚みを有し、かつショットキー接合の障壁の高さを調整することができる領域を形成する。半導体基体10は、さらに第一導電型（ここでは、ｐ型）の第三半導体領域３を有する。第三領域３は、第二領域２を囲んでいて、かつショットキー接合の動作中エッジブレイクダウンが回避されるような、ドーピング密度と幾何的配置を有する。例えば、ワイヤ、ソルダ接続または導電体トラックの形態の、装置の電気的接続は、図示されていない。
【００１９】
この装置は、本発明の製造方法の第一実施例に従って、以下のように製造される。その製造は、1019at/cm3のドーピング密度と750μｍの厚みを有するｎ型シリコンの基板11から始まる（第１図参照）。この基板11上に、ｎ型シリコンの第一半導体領域１が、エピタクシー（ここでは、1050℃の温度での非選択気相エピタクシー）によって形成される。領域１の厚みは、約８μｍであり、そしてそのドーピング密度は、1015at/cm3である。次いで、マスキング層５（ここでは、650nmの厚みを有する熱酸化物）が、半導体基体10の表面に設けられ、そしてそこには、内径122μｍと外径130μｍの開口８が、写真製版とエッチングによって形成される（第２図参照）。次いで、本発明に従って、第三ｐ形半導体領域３が、開口８を介してイオン注入により形成される（第３図参照）。ここでは、ホウ素原子によるイオン注入が、40keVのエネルギー準位と4x1014at/cm2のフラックスで行われる。本発明によると、これは、第二領域２が形成される前に行われる。イオン注入の後、半導体基体10は、窒素雰囲気中で、1050℃の温度で140分間アニールされる。マスキング層５の除去と半導体基体10の通常の洗浄の後、第二半導体領域２が、低温気相エピタクシーにより本発明に従って形成される（第４図参照）。エピタキシァル成長は、水素とモノクロロシランまたはジクロロシランのガス混合体によって700℃の温度で行われる。この条件での成長速度は、6〜7.5nm/分であるので、ここでの厚み10nmに必要な成長時間は、1〜2分である。第二領域２には、この成長プロセスで、約3x1018at/cm3のドーピング密度が与えられる。この成長プロセスは、非選択的である。すなわち、第二領域２は、半導体基体10の表面全体を覆う。10重量％のチタニウムを含む、チタニウムとタングステンの合金を有する、次に設けられるメタル層４も、非選択的である。メタル層４を、スパッタリングプロセスで堆積させ、次いで、写真製版とエッチングにより必要なパターンを形成する。
【００２０】
最後に、基板11の下側に、基板11とオーミックコンタクトを形成するメタル層（ここでは金と砒素の混合物）７を設ける（第５図参照）。ここでは、１個の半導体装置（すなわち１個のショットキー接合）しか、図示されていないが、このような装置を数多く同時に得、かつ個々の装置を、例えば、ソーイングによる分割によって半導体基体10から得ることは、明白であろう。装置の寸法は、この場合、正方形で0.1xO.1mm2である。メタル層４は、126μｍの直径と100nmの厚みを有するように加工される。
【００２１】
本発明の製造方法によると、この第二領域２の形成に低温気相エピタクシーを使用することにより、受け入れがたいほど大きく、制御不可能でかつ再現不可能な拡散が、第二半導体領域２から発生することが、回避される。このことは、第二半導体領域２について厚みを薄くする場合またはドーピング密度を高くする場合、またはリンイオンをそこに注入する場合、特に当てはまる。拡散に代えてイオン注入により第三半導体領域３を形成することも、この第三領域を形成するために必要な半導体基体10の熱処理を減少させる。これは、エピタキシャル層１と基板11の間の鋭い境界を保つ。イオン注入は、第二半導体領域２に容認できない熱的負荷をもたらすので、本発明によると、第二半導体領域２を形成する気相エピタクシーは、第三半導体領域３がイオン注入によって形成されるまで、実行されない。これは、通常行われる順序ではない。しかしながら、本発明のこの方法の結果、つまり、第二半導体領域２が第三半導体領域３の上に存在することにより、得られる装置の良好な動作が悪化することが無いことが判明している。これは、第三半導体領域の導電型と同一である場合も、それと反対である場合も、第二半導体領域の導電型の如何にかかわらず、当てはまる。この自由度は、ショットキー接合のバリアの高さを上げたり、下げたりすることができ、この結果、電流−電圧特性を変えることができる範囲をかなり広げることができることを意味する。
【００２２】
第１〜３図および第６〜９図は、ショットキー接合を有する半導体装置を、線図的に、かつ本発明の製造方法の第二実施例によるその製造の連続した段階での厚み方向に垂直の断面図で示す。完成した装置は、第一実施例のそれと実質的に同一の構造をもつ（第９図参照）。第５図の装置との主な相違点は、第二半導体領域２が、半導体基体10の表面全体に延在せずに、その上に選択的に存在し、かつ断面で見て第三半導体領域３内に存在することである。第二領域２の周囲には、第三領域３の外側で半導体基体からメタル層４を分離する、第一絶縁層５と第二絶縁層６とを有するスタックが存在する。
【００２３】
この例の装置は、本発明の製造方法の第二実施例によって以下のように製造される。第一段階は、第一実施例について記述されたものと同一である（第１〜３図参照）。第一絶縁およびマスク層５の内側は、写真製版とエッチングによって除去される（第６図参照）。次いで、窒化シリコンを有する第二電気絶縁層６が、LPCVDによって設けられる（第７図参照）。この層６は、次いで、半導体基体10の表面が開口９内で露出されるように写真製版とエッチング手段によりパターン化される。次いで、本発明に従って、第二半導体領域２が、低温気相エピタクシー（この場合、選択エピタクシー）により形成される（第８図参照）。エピタキシャル成長処理が、第一実施例について上述した条件と同一の条件下で行われる。これらの条件下では、窒化シリコンの第二絶縁層６上には成長が行われないので、第二領域２は、この実施例の場合第一および第二絶縁層５、６内の開口９内に選択的に形成される。メタル層４を、第一実施例で記述されたものと同じ方法で堆積させかつパターン化させる（第９図参照）。メタル層４は、コンタクトが容易にその上に形成されるように第二絶縁層６の一部に延在する。導電層７の形成も、また、第一実施例に対応する方法で行われる。様々な領域の寸法と組成は、第一実施例のそれらと同じに選択される。第二絶縁層６の厚みは、ここでは200nmである。第一実施例に関して述べた利点以外に、本発明の製造方法のこの実施例は、並列する２個のショットキーダイオードを互いに完全に絶縁させることが出来ると言う重要な追加利点をもつ。これは、また、例えば、１個の半導体基体内に２個以上のショットキーダイオードを有する装置を製造することを容易にする。特に、これは、例えば、集積回路を形成するために、本発明の装置を他の素子とより容易に集積化することを可能にする。
【００２４】
第10図は、４個は本発明の製造方法によって製造され、１個は参照例である５個のショットキー接合を有する半導体装置の順電流−電圧特性を示す。参照例の装置には、第二半導体領域２が存在せず、そしてその順方向電流−電圧特性は、曲線101により示される。他の曲線は、第二半導体領域２の厚みを10nmにした、本発明の製造方法によって製造された装置の当該特性を表す。曲線102と103は、ｎ導電型でかつドーピング密度が、各々1x1018と3x1018at/cm3である第二半導体領域２に関する特性である。曲線104と105は、ｐ導電型でかつドーピング密度が同じく、各々、1x1018および3x1018at/cm3である第二半導体領域に関する特性である。これらの特性は、単純な方法でその電流−電圧特性を広範囲に渡って調整できる装置が、本発明の製造方法により得られることを明確に示している。この装置の１Ｖでの逆方向電流は、電圧の上昇と共に均等にかつわずかに上昇する曲線101〜105に各々対応して、６、８、40、２、および0.6x10-6Aである。降伏電圧は、50〜60Ｖの間に有る。バリアは、各々、曲線102と103に対応する装置において13と52meVだけ低くなっていて、かつ曲線104と105に対応する装置において33と69meVだけ各々高くなっている。
【００２５】
多くの変更と修正が、本発明の範囲内で当業者にとって可能であるので、本発明は、開示した実施例には限定されない。実施例で述べられたもの以外の厚み、（半導体）マテリアル、または構成を採用することが出来る。また、使用されたすべての導電型を同時にそれらの反対導電型に置換することも可能である。
【００２６】
第一領域としてエピタキシャル層を有する強くドープされた半導体基板の代わりに、第一領域が拡散によって形成されている弱くドープされた基板を使用することも可能である。その場合、コンタクト拡散は、導電層を設ける前に下側にコンタクトするように設けられる。
【００２７】
本発明には関係ないいくつかのプロセスを代替方法で実行することも出来る。従って、酸化により得られる酸化物層の代わりに、気相またはプラズマからの堆積によって酸化物を得ることも出来る。
【００２８】
最後に、本発明の方法が、ディスクリートか否かに拘わらずショットキーダイオードの製造に制限されないことは注目される。例えば、MESFET（=MES電界効果トランジスタ）を、ディスクリートか否かに拘わらず、製造することが出来る。そのようなトランジスタでは、ゲートが、半導体基体とショットキー接合を形成する。その場合の第三領域は、各々、トランジスタのソースとドレインを形成する２個のサブ領域を有する。
【図面の簡単な説明】
【００２９】
【図１】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図２】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図３】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図４】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図５】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図６】本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図７】本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図８】本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図９】本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図１０】ショットキー接合を有する５個の半導体装置（４個の半導体装置は、本発明の製造方法によって製造されたもの、１個は参照例）の順電流−電圧特性を示す。
【０００１】
本発明は、整流ショットキー接合を有する半導体装置の製造方法であって、その半導体装置が、半導体基板を有する半導体基体を有し、この方法によって、エピタクシーによって形成される第一導電型の第一半導体領域の半導体基体に、スタックを形成し、第二半導体領域が、薄い厚みと高いドーピング密度を有し、この方法によって、メタル層を、半導体基体とショットキー接合を形成するように第二半導体領域の領域で半導体基体上に設け、そして前記ショットキー接合の前記ショットキー障壁の高さに影響を及ぼすように、第二半導体領域の厚みとドーピング密度を選択し、第一領域に対向する第二導電型の第三半導体領域を、前記半導体基体の表面から前記第一半導体領域で、前記第二半導体領域の少なくとも２個の互いに対向した側に設ける、整流ショットキー接合を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
このような製造方法は、ショットキー障壁に、これが使用される全ての場所で、（特に、最も適切な利用である順方向での）電流−電圧特性を与えるために使用される。薄くかつ強くドープされたバリヤー層を使用すると、例えば、異なったショットキーメタルの選択によって可能となる以上に、当該特性を大きく変化させることが出来る。
【０００３】
このような製造方法は、米国特許第4,089,020号により公知である。そこには、第−ｎ形半導体領域を、ｎ型シリコン半導体基板上にエピタキシャル層としてどのように形成するかと言う点が、記述されている（第４図参照）。ここで形成される半導体領域の場合、薄くかつ強くドープされたｐ型シリコンの第二半導体領域は、イオン注入によって形成されていて、これは、形成されるショットキー接合のバリアに影響を及ぼす層として機能する。この接合には、少なくとも２個の互いに対向した側で、第二半導体領域を含む（ここではそれを完全に囲んで）環状の第三半導体領域が設けられている。その第三領域は、半導体基体の表面からそれへのｐ型不純物の局所拡散によって形成されている。これは、いわゆる保護リングとして機能し、そしてそのドーピング密度と幾可学的形状は、形成されるショットキー接合のエッジでの漏洩電流とブレイクダウンが制限されかつ防止されるように、決められている。半導体基体の表面とショットキー接合を形成しかつ第二半導体領域に接触しているアルミニウムのメタル層が、半導体基体表面上に設けられている。基板には、オーミックコンタクトが設けられている。
【０００４】
この方法の欠点は、これにより得られた装置の特性、特に、電流−電圧特性が、満足行くほど制御可能ではなくかつ再現可能性も良くないことである。この既知の方法は、とりわけこのことから大量規生産には向いていない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、当該欠点を解決しかつ制御性と再現性が良好な装置を得ることが出来る製造方法を提供することである。
【課題を解決するための手段】
【０００６】
この目的のために、第一パラグラフで言及した本発明の製造方法が特徴とする点は、前記第二半導体領域を、低温気相エピタクシーによって形成し、かつそれに第一または第二導電型を与え、そして前記第三半導体領域を、イオン注入によって形成し、そして前記第三半導体領域を形成した後に前記第二半導体領域を形成する点である。本発明は、第二半導体領域を非常に薄くかつ強くドープする場合、イオン注入は、特に第二半導体領域を形成するための最適な技法ではないと言う驚異的な認識に基づいている。この領域の形成に必要なイオン注入エネルギーは、例えば、５〜15keVと、非常に低い。このような低いイオン注入エネルギーを調整しかつ再現させることは、困難である。さらに、イオン注入を用いると、注入されたイオンを電気的に活性化するために、その後に熱処理が必要となる。このためには、半導体基体を、例えば、20分間、900℃の雰囲気に置く必要がある。このことは、特に、リンイオンを注入する場合に、第二半導体領域に高いドーピング密度または薄い厚みを選択すると、注入されたイオンが、受け入れられないほど大きくかつ制御されずに拡散してしまう状況をもたらすことが判明している。本発明は、気相エピタクシーが、これらの点に関しては、より適切な代替手段であるとの認識にも基づいている。このプロセスは、例えば、700℃で非常に良好に実行することができる。しかも、そのような低い成長温度に起因する相対的に低い成長率での、非常に薄い層に必要な成長時間は、例えば、１〜10分（ヒーティングアップとクーリングダウンを含む）にしかならない。第三半導体領域が、拡散に代えてイオン注入によって形成されるという事実は、この領域の形成に必要な半導体基体の熱処理も減少させる。これは、エピタキシャル層と基板との間に鋭い境界を得ることに貢献する。
【０００７】
上述したように、イオン注入は、第二半導体領域に容認できない熱的負荷を必要とさせるので、本発明の製造方法によると、第三半導体領域がイオン注入によって形成されるまでは、第二半導体領域の形成のための気相エピタクシーは実行されない。一般に、拡散とイオン注入（含むアニーリング）とは、気相エピタクシーの後に実行されるので、これも驚くべきことである。本発明は、第二半導体領域が、第三半導体領域上に存在する上記構成の結果は、得られた装置の良好な動作を何ら害するものではないとの認識とその実験的な確認にも部分的に基づいている。これは、第三半導体領域の導電型と同一または反対となる、第二半導体領域の導電型の如何にかかわらず成立する。この自由度により、ショットキー接合のバリアの高さを上げたり下げたりすることができ、これにより、電流−電圧特性を変えることができる範囲をかなり広げることが出来る。本発明の製造方法によって得られる装置は、制御性が非常に良くかつ再現性も良くすることが可能であることが判明している。この結果、かつ本発明の製造方法が単純であるとの理由から、本発明の製造方法は、（特に、ディスクリートのショットキーダイオードの）大量生産に極めて適している。
【０００８】
本発明の製造方法の第一実施例の場合、前記第三半導体領域を前記第一半導体領域に設けた後、最初に前記第二半導体領域を、非選択的気相エピタクシーにより前記半導体基体の表面全体にわたって設け、そして、次に前記メタル層を、非選択的蒸着によって設け、断面で見て、前記第三半導体領域内に存在するエッジの前記メタル層の外側を除去する。このような方法は、それが相対的にわずかなステップしか有しないという重要な利点を有する。メタル層は、第二半導体領域を形成する製造設備の同じ部品で形成しても良い。この製造方法のこの実施例によって得られる装置は、優秀な特性をもつ。窒化シリコン層を、装置を不動態化させる目的でプラズマ蒸着技法により、メタル層にコンタクト開口を有する表面上に設けても良い。
【０００９】
非常に望ましい実施例の場合、前記第一および前記第三半導体領域の形成後、前記半導体基体の表面に、電気的絶縁層を設け、その電気的絶縁層に、次いで、断面で見て、そのエッジが第三半導体領域内に位置する開口を設け、その後、前記第二半導体領域を、選択的気相エピタクシーにより当該開口内に設け、最終的に、前記メタル層を前記半導体基体の表面に堆積させ、かつ断面で見て、前記第二半導体領域の外に位置するエッジの外側で再び除去する。優秀な特性を有する装置が、この方法のこの実施例によっても得られる。この方法も、相対的に単純である。得られる装置は、例えば、二酸化珪素を有する電気絶縁層により、良好なパッシベーションを既に有している。
【００１０】
前記実施例の望ましい変形例の場合、前記第一半導体領域の形成後に、第一電気絶縁層を前記半導体基体の表面に設け、開口を、前記第三半導体領域が形成される当該層に形成し、次いで、前記第三半導体領域内に位置する前記第一絶縁層の部分を除去し、そして、次に第二電気絶縁層を、前記半導体基体の表面に設け、そして、前記第二半導体領域が形成される前記開口を設ける。この変形例も、比較的単純で、かつ特にショットキーダイオードの生産での通常の方法と良く組み合わせることが出来る。この装置も、良好なパッシベーションをもつ。第一および第二電気絶縁層は、二酸化けい素と窒化シリコンを、各々、有するのが望ましい。前者は、望ましくは1100℃の温度での熱酸化によって得るのが望ましく、そして、後者は、LPCVD（=低圧化学蒸着法）によって設けられるのが、望ましい。
【００１１】
５〜50nmの間にある厚み、望ましくは、約10nmの厚みが、第二半導体領域の厚みに選択されるのが、望ましい。1017と1020at/cm3の間のドーピング密度、望ましくは、約１〜5x1018at/cm3、が第二半導体領域のドーピング密度に選択されるのが望ましい。上述の領域は、第二半導体レンジのｎ型伝導率とｐ型伝導率の両方を考慮に入れて、製造する装置に電流−電圧特性で所望の変化を実現させるためには充分な自由度を提供する。
【００１２】
第二領域には、この領域を形成する精度と再現性の観点から、相対的に厚い厚みと相対的に高いドーピング密度が与えられるのが望ましい。厚みが厚くなると言うことは、成長時間をいくらか長くするか、成長温度をいくらか上げなければならないことを意味する。これは、特に、第二領域のドーピング密度が相対的に高い場合、拡散の結果、第一および第二領域の間の遷移をよりあいまいにしてしまう。これは望ましくない。成長速度は、第二領域の物質としてシリコンとゲルマニウムの混合物を選択する場合の温度に対しては、より高くなる。この場合、成長時間と成長温度は、可能な限り低く選択することができる。
【００１３】
成長温度を、第二半導体領域を設けるプロセスの間、625〜850℃に選択すると、良好な結果が得られる。最良の結果は、約700℃で得られる。第三半導体領域を形成するイオン注入は、望ましくは、850〜1000℃、の温度範囲で、望ましくは、900〜1000℃でアニールするのが望ましい。
【００１４】
本発明は、本発明の製造方法によって製造された半導体装置にも関する。
【００１５】
本発明を、以下に、２つの実施例と図面を参照して説明する。第１〜５図は、本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【００１６】
第１〜３図および第６〜９図は、本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。第10図は、ショットキー接合を有する５個の半導体装置（４個の半導体装置は、本発明の製造方法によって製造されたもの、１個は参照例）の順電流−電圧特性を示す。
【００１７】
図面は、スケール通りに描かれておらず、厚み方向の寸法は、理解を容易にするために、特に誇張されている。対応する領域は、可能な限り同じ参照番号が付されており、かつ同じ導電型の領域には、可能な限り同じハッチングが与えられている。
【発明を実施するための最良の形態】
【００１８】
第１〜５図は、ショットキー接合を有する半導体装置を、線図的に、かつ本発明に従った製造方法の第一実施例によるその製造の連続した段階の厚み方向に垂直での断面図で示す。完成した装置（第５図参照）は、第一導電型（ここではｎ型）の第一半導体領域１と、第二半導体領域２と、半導体基体10とショットキー接合を形成するメタル層４とから、スタックが形成されている、半導体基板11を有する半導体基体10を有する。第二半導体領域２は、高いドーピング密度とわずかな厚みを有し、かつショットキー接合の障壁の高さを調整することができる領域を形成する。半導体基体10は、さらに第一導電型（ここでは、ｐ型）の第三半導体領域３を有する。第三領域３は、第二領域２を囲んでいて、かつショットキー接合の動作中エッジブレイクダウンが回避されるような、ドーピング密度と幾何的配置を有する。例えば、ワイヤ、ソルダ接続または導電体トラックの形態の、装置の電気的接続は、図示されていない。
【００１９】
この装置は、本発明の製造方法の第一実施例に従って、以下のように製造される。その製造は、1019at/cm3のドーピング密度と750μｍの厚みを有するｎ型シリコンの基板11から始まる（第１図参照）。この基板11上に、ｎ型シリコンの第一半導体領域１が、エピタクシー（ここでは、1050℃の温度での非選択気相エピタクシー）によって形成される。領域１の厚みは、約８μｍであり、そしてそのドーピング密度は、1015at/cm3である。次いで、マスキング層５（ここでは、650nmの厚みを有する熱酸化物）が、半導体基体10の表面に設けられ、そしてそこには、内径122μｍと外径130μｍの開口８が、写真製版とエッチングによって形成される（第２図参照）。次いで、本発明に従って、第三ｐ形半導体領域３が、開口８を介してイオン注入により形成される（第３図参照）。ここでは、ホウ素原子によるイオン注入が、40keVのエネルギー準位と4x1014at/cm2のフラックスで行われる。本発明によると、これは、第二領域２が形成される前に行われる。イオン注入の後、半導体基体10は、窒素雰囲気中で、1050℃の温度で140分間アニールされる。マスキング層５の除去と半導体基体10の通常の洗浄の後、第二半導体領域２が、低温気相エピタクシーにより本発明に従って形成される（第４図参照）。エピタキシァル成長は、水素とモノクロロシランまたはジクロロシランのガス混合体によって700℃の温度で行われる。この条件での成長速度は、6〜7.5nm/分であるので、ここでの厚み10nmに必要な成長時間は、1〜2分である。第二領域２には、この成長プロセスで、約3x1018at/cm3のドーピング密度が与えられる。この成長プロセスは、非選択的である。すなわち、第二領域２は、半導体基体10の表面全体を覆う。10重量％のチタニウムを含む、チタニウムとタングステンの合金を有する、次に設けられるメタル層４も、非選択的である。メタル層４を、スパッタリングプロセスで堆積させ、次いで、写真製版とエッチングにより必要なパターンを形成する。
【００２０】
最後に、基板11の下側に、基板11とオーミックコンタクトを形成するメタル層（ここでは金と砒素の混合物）７を設ける（第５図参照）。ここでは、１個の半導体装置（すなわち１個のショットキー接合）しか、図示されていないが、このような装置を数多く同時に得、かつ個々の装置を、例えば、ソーイングによる分割によって半導体基体10から得ることは、明白であろう。装置の寸法は、この場合、正方形で0.1xO.1mm2である。メタル層４は、126μｍの直径と100nmの厚みを有するように加工される。
【００２１】
本発明の製造方法によると、この第二領域２の形成に低温気相エピタクシーを使用することにより、受け入れがたいほど大きく、制御不可能でかつ再現不可能な拡散が、第二半導体領域２から発生することが、回避される。このことは、第二半導体領域２について厚みを薄くする場合またはドーピング密度を高くする場合、またはリンイオンをそこに注入する場合、特に当てはまる。拡散に代えてイオン注入により第三半導体領域３を形成することも、この第三領域を形成するために必要な半導体基体10の熱処理を減少させる。これは、エピタキシャル層１と基板11の間の鋭い境界を保つ。イオン注入は、第二半導体領域２に容認できない熱的負荷をもたらすので、本発明によると、第二半導体領域２を形成する気相エピタクシーは、第三半導体領域３がイオン注入によって形成されるまで、実行されない。これは、通常行われる順序ではない。しかしながら、本発明のこの方法の結果、つまり、第二半導体領域２が第三半導体領域３の上に存在することにより、得られる装置の良好な動作が悪化することが無いことが判明している。これは、第三半導体領域の導電型と同一である場合も、それと反対である場合も、第二半導体領域の導電型の如何にかかわらず、当てはまる。この自由度は、ショットキー接合のバリアの高さを上げたり、下げたりすることができ、この結果、電流−電圧特性を変えることができる範囲をかなり広げることができることを意味する。
【００２２】
第１〜３図および第６〜９図は、ショットキー接合を有する半導体装置を、線図的に、かつ本発明の製造方法の第二実施例によるその製造の連続した段階での厚み方向に垂直の断面図で示す。完成した装置は、第一実施例のそれと実質的に同一の構造をもつ（第９図参照）。第５図の装置との主な相違点は、第二半導体領域２が、半導体基体10の表面全体に延在せずに、その上に選択的に存在し、かつ断面で見て第三半導体領域３内に存在することである。第二領域２の周囲には、第三領域３の外側で半導体基体からメタル層４を分離する、第一絶縁層５と第二絶縁層６とを有するスタックが存在する。
【００２３】
この例の装置は、本発明の製造方法の第二実施例によって以下のように製造される。第一段階は、第一実施例について記述されたものと同一である（第１〜３図参照）。第一絶縁およびマスク層５の内側は、写真製版とエッチングによって除去される（第６図参照）。次いで、窒化シリコンを有する第二電気絶縁層６が、LPCVDによって設けられる（第７図参照）。この層６は、次いで、半導体基体10の表面が開口９内で露出されるように写真製版とエッチング手段によりパターン化される。次いで、本発明に従って、第二半導体領域２が、低温気相エピタクシー（この場合、選択エピタクシー）により形成される（第８図参照）。エピタキシャル成長処理が、第一実施例について上述した条件と同一の条件下で行われる。これらの条件下では、窒化シリコンの第二絶縁層６上には成長が行われないので、第二領域２は、この実施例の場合第一および第二絶縁層５、６内の開口９内に選択的に形成される。メタル層４を、第一実施例で記述されたものと同じ方法で堆積させかつパターン化させる（第９図参照）。メタル層４は、コンタクトが容易にその上に形成されるように第二絶縁層６の一部に延在する。導電層７の形成も、また、第一実施例に対応する方法で行われる。様々な領域の寸法と組成は、第一実施例のそれらと同じに選択される。第二絶縁層６の厚みは、ここでは200nmである。第一実施例に関して述べた利点以外に、本発明の製造方法のこの実施例は、並列する２個のショットキーダイオードを互いに完全に絶縁させることが出来ると言う重要な追加利点をもつ。これは、また、例えば、１個の半導体基体内に２個以上のショットキーダイオードを有する装置を製造することを容易にする。特に、これは、例えば、集積回路を形成するために、本発明の装置を他の素子とより容易に集積化することを可能にする。
【００２４】
第10図は、４個は本発明の製造方法によって製造され、１個は参照例である５個のショットキー接合を有する半導体装置の順電流−電圧特性を示す。参照例の装置には、第二半導体領域２が存在せず、そしてその順方向電流−電圧特性は、曲線101により示される。他の曲線は、第二半導体領域２の厚みを10nmにした、本発明の製造方法によって製造された装置の当該特性を表す。曲線102と103は、ｎ導電型でかつドーピング密度が、各々1x1018と3x1018at/cm3である第二半導体領域２に関する特性である。曲線104と105は、ｐ導電型でかつドーピング密度が同じく、各々、1x1018および3x1018at/cm3である第二半導体領域に関する特性である。これらの特性は、単純な方法でその電流−電圧特性を広範囲に渡って調整できる装置が、本発明の製造方法により得られることを明確に示している。この装置の１Ｖでの逆方向電流は、電圧の上昇と共に均等にかつわずかに上昇する曲線101〜105に各々対応して、６、８、40、２、および0.6x10-6Aである。降伏電圧は、50〜60Ｖの間に有る。バリアは、各々、曲線102と103に対応する装置において13と52meVだけ低くなっていて、かつ曲線104と105に対応する装置において33と69meVだけ各々高くなっている。
【００２５】
多くの変更と修正が、本発明の範囲内で当業者にとって可能であるので、本発明は、開示した実施例には限定されない。実施例で述べられたもの以外の厚み、（半導体）マテリアル、または構成を採用することが出来る。また、使用されたすべての導電型を同時にそれらの反対導電型に置換することも可能である。
【００２６】
第一領域としてエピタキシャル層を有する強くドープされた半導体基板の代わりに、第一領域が拡散によって形成されている弱くドープされた基板を使用することも可能である。その場合、コンタクト拡散は、導電層を設ける前に下側にコンタクトするように設けられる。
【００２７】
本発明には関係ないいくつかのプロセスを代替方法で実行することも出来る。従って、酸化により得られる酸化物層の代わりに、気相またはプラズマからの堆積によって酸化物を得ることも出来る。
【００２８】
最後に、本発明の方法が、ディスクリートか否かに拘わらずショットキーダイオードの製造に制限されないことは注目される。例えば、MESFET（=MES電界効果トランジスタ）を、ディスクリートか否かに拘わらず、製造することが出来る。そのようなトランジスタでは、ゲートが、半導体基体とショットキー接合を形成する。その場合の第三領域は、各々、トランジスタのソースとドレインを形成する２個のサブ領域を有する。
【図面の簡単な説明】
【００２９】
【図１】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図２】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図３】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図４】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図５】本発明による方法の第一実施例による製造の連続した各段階での、厚み方向に垂直での断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図６】本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図７】本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図８】本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図９】本発明による方法の第二実施例による製造の連続した各段階の厚み方向に垂直での、断面図におけるショットキー接合を有する半導体装置を、線図的に示す。
【図１０】ショットキー接合を有する５個の半導体装置（４個の半導体装置は、本発明の製造方法によって製造されたもの、１個は参照例）の順電流−電圧特性を示す。
Claims (6)
- 半導体基体に半導体基板を設けるステップと、
エピタクシーによって形成される第一導電型ドーピングの第一半導体領域と、所望の高さのショットキー接合のショットキー障壁を有するように選択した薄い厚みと高いドーピング密度を有する第二半導体領域とからなるスタックを前記半導体基体上に形成するステップと、
前記第一導電型ドーピングに対向する第二導電型ドーピングの第三半導体領域を、前記半導体基体の表面から、第一半導体領域に設けるステップと、
前記半導体基体上の前記第二半導体領域とともにショットキー接合を形成するように前記第二半導体領域の上にメタル膜を設けるステップと、を有するショットキー接合を有する半導体装置の製造方法において、
前記第二半導体領域を、625から850℃までの温度で低温気相エピタクシーによって形成し、かつそれに前記第一又は前記第二導電型ドーピングを与え、前記第二半導体領域が、５〜50nmの間にある厚みと、1017と1020at/cm3の間のドーピング密度とを持ち、
前記第三半導体領域を、イオン注入によって形成し、
前記第三半導体領域を形成した後に前記第二半導体領域を形成することを特徴とする、ショットキー接合を有する半導体装置の製造方法。 - 前記第三半導体領域を、前記第二半導体領域のエッジに対応する位置に設け、かつショットキー接合の動作中、当該ショットキー接合のエッジでのリーク電流とブレークダウンを阻止するようなドーピング密度と幾何学的配置を、前記第三半導体領域に与えることを特徴とする請求項１に記載の製造方法。
- 前記第三半導体領域を前記第一半導体領域に設けた後、最初に前記第二半導体領域を、非選択的気相エピタクシーにより前記半導体基体の表面全体にわたって設け、そして、次に前記メタル層を、非選択的堆積法によって設け、断面で見て前記第三半導体領域内に位置するエッジの外側の前記メタル層を除去する請求項１または２に記載の製造方法。
- 前記第一および前記第三半導体領域の形成後、前記半導体基体の表面に、そのエッジが断面で見て第三半導体領域内に位置する、開口が設けられている電気的絶縁層を設け、その後、前記第二半導体領域を、選択的気相エピタクシーにより当該開口に設け、そして最終的に、前記メタル層を、前記半導体基体の表面に堆積させ、かつ、その後に、前記第二半導体領域を覆い、かつ、第二電気絶縁層を部分的に覆って延在するように、部分的に除去することを特徴とする請求項１または２に記載の製造方法。
- 前記第一半導体領域の形成後に、第一電気絶縁層を前記半導体基体の表面に設け、リング状の開口を、前記第三半導体領域が形成される当該層に形成し、次いで、前記第三半導体領域を形成してから、当該第三半導体領域内に位置する前記第一絶縁層の部分を除去し、そして、次に第二電気絶縁層を、前記半導体基体の表面に設け、そして、前記第二半導体領域が形成される前記開口を設けることを特徴とする請求項１または２に記載の製造方法。
- 前記第二半導体領域の物質としてシリコンとゲルマニウムの混合物を選択することを特徴とする請求項１−５のいずれかに記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP97202711 | 1997-09-03 | ||
| EP97202711.4 | 1997-09-03 | ||
| PCT/IB1998/001240 WO1999012188A2 (en) | 1997-09-03 | 1998-08-12 | Method of manufacturing a semiconductor device with a schottky junction |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001505368A JP2001505368A (ja) | 2001-04-17 |
| JP3983306B2 true JP3983306B2 (ja) | 2007-09-26 |
Family
ID=8228700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51648899A Expired - Fee Related JP3983306B2 (ja) | 1997-09-03 | 1998-08-12 | ショットキー接合を有する半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6218222B1 (ja) |
| EP (1) | EP0935816B1 (ja) |
| JP (1) | JP3983306B2 (ja) |
| DE (1) | DE69834096T2 (ja) |
| WO (1) | WO1999012188A2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19930781B4 (de) * | 1999-07-03 | 2006-10-12 | Robert Bosch Gmbh | Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung |
| DE10015884A1 (de) * | 2000-03-30 | 2001-10-11 | Philips Corp Intellectual Pty | Schottky-Diode |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| US7466009B2 (en) * | 2006-06-05 | 2008-12-16 | Texas Instruments Incorporated | Method for reducing dislocation threading using a suppression implant |
| US8324705B2 (en) * | 2008-05-27 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky diodes having low-voltage and high-concentration rings |
| US8871600B2 (en) | 2011-11-11 | 2014-10-28 | International Business Machines Corporation | Schottky barrier diodes with a guard ring formed by selective epitaxy |
| CN109326524B (zh) * | 2018-12-04 | 2021-04-16 | 扬州扬杰电子科技股份有限公司 | 一种肖特基二极管的加工方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2044863A1 (de) * | 1970-09-10 | 1972-03-23 | Siemens Ag | Verfahren zur Herstellung von Schottkydioden |
| JPS51120674A (en) * | 1975-04-16 | 1976-10-22 | Hitachi Ltd | Semiconductor device |
| US4096622A (en) * | 1975-07-31 | 1978-06-27 | General Motors Corporation | Ion implanted Schottky barrier diode |
| US4326211A (en) * | 1977-09-01 | 1982-04-20 | U.S. Philips Corporation | N+PP-PP-P+ Avalanche photodiode |
| FR2460040A1 (fr) * | 1979-06-22 | 1981-01-16 | Thomson Csf | Procede pour realiser une diode schottky a tenue en tension amelioree |
| US4260431A (en) * | 1979-12-21 | 1981-04-07 | Harris Corporation | Method of making Schottky barrier diode by ion implantation and impurity diffusion |
| DE3124572A1 (de) * | 1981-06-23 | 1982-12-30 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von schottky-dioden |
| JP2808965B2 (ja) * | 1992-02-19 | 1998-10-08 | 日本電気株式会社 | 半導体装置 |
| JPH0817186B2 (ja) * | 1992-03-18 | 1996-02-21 | 三星電子株式会社 | 電界効果トランジスタの製造方法 |
| US5399883A (en) * | 1994-05-04 | 1995-03-21 | North Carolina State University At Raleigh | High voltage silicon carbide MESFETs and methods of fabricating same |
| US5484740A (en) * | 1994-06-06 | 1996-01-16 | Motorola, Inc. | Method of manufacturing a III-V semiconductor gate structure |
-
1998
- 1998-08-12 DE DE69834096T patent/DE69834096T2/de not_active Expired - Lifetime
- 1998-08-12 JP JP51648899A patent/JP3983306B2/ja not_active Expired - Fee Related
- 1998-08-12 EP EP98935252A patent/EP0935816B1/en not_active Expired - Lifetime
- 1998-08-12 WO PCT/IB1998/001240 patent/WO1999012188A2/en active IP Right Grant
- 1998-08-27 US US09/141,644 patent/US6218222B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0935816A2 (en) | 1999-08-18 |
| US6218222B1 (en) | 2001-04-17 |
| DE69834096T2 (de) | 2007-01-04 |
| WO1999012188A3 (en) | 1999-05-27 |
| WO1999012188A2 (en) | 1999-03-11 |
| DE69834096D1 (de) | 2006-05-18 |
| JP2001505368A (ja) | 2001-04-17 |
| EP0935816B1 (en) | 2006-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP0139371B1 (en) | Process for manufacturing a mos integrated circuit employing a method of forming refractory metal silicide areas | |
| US4486266A (en) | Integrated circuit method | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62203380A (ja) | 半導体素子の製造方法 | |
| US4648909A (en) | Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits | |
| US6593175B2 (en) | Method of controlling a shape of an oxide layer formed on a substrate | |
| JP3983306B2 (ja) | ショットキー接合を有する半導体装置の製造方法 | |
| EP1214737B1 (en) | A method of producing a schottky varicap diode | |
| US4912538A (en) | Structured semiconductor body | |
| US4476157A (en) | Method for manufacturing schottky barrier diode | |
| JP3750311B2 (ja) | 半導体装置及びその製造方法 | |
| US6140194A (en) | Method relating to the manufacture of a semiconductor component | |
| US6774455B2 (en) | Semiconductor device with a collector contact in a depressed well-region | |
| US5571731A (en) | Procedure for the manufacture of bipolar transistors without epitaxy and with fully implanted base and collector regions which are self-positioning relative to each other | |
| KR100300892B1 (ko) | 반도체장치제조방법 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| US5021358A (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JPH0964359A (ja) | 半導体装置及びその製造方法 | |
| WO2000074130A1 (en) | Discrete schottky diode device with reduced leakage current | |
| US5589411A (en) | Process for fabricating a high-voltage MOSFET | |
| TWI795286B (zh) | 浮動保護環耐壓的穩定方法 | |
| EP0552697A2 (en) | An SOI lateral bipolar transistor with a polysilicon emitter | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050722 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050902 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20051026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061024 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070704 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |