CN109326524B - 一种肖特基二极管的加工方法 - Google Patents

一种肖特基二极管的加工方法 Download PDF

Info

Publication number
CN109326524B
CN109326524B CN201811474028.3A CN201811474028A CN109326524B CN 109326524 B CN109326524 B CN 109326524B CN 201811474028 A CN201811474028 A CN 201811474028A CN 109326524 B CN109326524 B CN 109326524B
Authority
CN
China
Prior art keywords
wafer
diffusion
photoetching
photoresist
primary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811474028.3A
Other languages
English (en)
Other versions
CN109326524A (zh
Inventor
李瑞江
王毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sihong Red Core Semiconductor Co ltd
Original Assignee
Yangzhou Yangjie Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Yangjie Electronic Co Ltd filed Critical Yangzhou Yangjie Electronic Co Ltd
Priority to CN201811474028.3A priority Critical patent/CN109326524B/zh
Publication of CN109326524A publication Critical patent/CN109326524A/zh
Application granted granted Critical
Publication of CN109326524B publication Critical patent/CN109326524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种肖特基二极管的加工方法。涉及一种半导体加工技术领域，尤其涉及一种肖特基二极管的加工方法。提供了一种加工简便、提高器件的性能和可靠性的一种肖特基二极管的加工方法。本发明将晶片进行初始氧化，湿法腐蚀保护环后，使用注入机注入B离子，通过高温推进后形成P型结，再生长氧化层，P型结和氧化层的质量会直接影响I‑V特性曲线，不良曲线会导产品合格率降低，二次扩散时通入DCE（二氯乙烷），提高产品的性能。本发明具有加工简便、提高器件的性能和可靠性等特点。

Description

一种肖特基二极管的加工方法
技术领域
本发明涉及一种半导体加工技术领域，尤其涉及一种肖特基二极管的加工方法。
背景技术
目前，在相关技术中，功率二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。
现有技术生产过程中，初始氧化，湿法腐蚀保护环后，使用注入机注入B离子，通过高温推进后形成P型结，再生长氧化层；采用这种工艺得到的产品经常出现良率比较低，器件性能和可靠性不稳定等情况。
发明内容
本发明针对以上问题，提供了一种加工简便、提高器件的性能和可靠性的一种肖特基二极管的加工方法。
本发明的技术方案是：包括以下步骤：
S1、一次氧化；将晶片送至温度为1000度的氧化炉内，在晶片的外延层形成厚度为7kA-13kA的二氧化硅氧化膜；做一层绝缘层；
S2、一次光刻；在二氧化硅氧化膜的表面涂抹一层光刻胶；选用光刻板一对涂有光刻胶的一面进行光刻；
S3、一次湿法腐蚀：利用湿法腐蚀将光刻后的二氧化硅去除，形成保护环；
S4、离子注入;形成P型环，与衬底的N型半导体形成PN结；
S5、去除光刻胶；
S6、二次氧化；将注入离子的晶片送至温度为750度的氧化炉内，在晶片的外延层形成厚度为2kA的二氧化硅氧化膜；
S7、一次扩散；将二次氧化的晶片送至温度为1050度的扩散炉进行一次扩散，一次扩散时间为100min；
S8、二次扩散；将一次扩散后的晶片送至温度为1050度的扩散炉，通入二氯乙烷；二次扩散时间为15min；
S9、降温；将二次扩散后的的晶片按1-2℃/min的速度从1050℃降温至950℃；
S10、三次氧化；将降温后的晶片送至温度为750度的氧化炉内，在晶片的外延层形成厚度为2kA的二氧化硅氧化膜；
S11、二次光刻；在S10完成后的晶片表面涂抹一层光刻胶；选用光刻板二对具有光刻胶的一面进行光刻；
S12、二次湿法腐蚀：利用湿法腐蚀将二次光刻后的二氧化硅去除，再去除光刻胶；
S13、溅射；通过溅射台在晶片上沉积一层厚度为500A的金属层；
S14、势垒形成；将溅射后的晶片送至温度为475度的扩散炉中，形成势垒；
S15、用王水将晶片槽中溅射的金属去除，为蒸发做准备；
S16、蒸发；晶片的正面和反面分别通过蒸发台淀积，厚度为：正面34.15KA，背面为19.15KA的导电金属薄膜
S17、工艺完成。
所述二氯乙烷通入时间为15分钟。
所述离子注入机型号为NV10160。
所述蒸发台型号为Mark50。
本发明将晶片进行初始氧化，湿法腐蚀保护环后，使用注入机注入B离子，通过高温推进后形成P型结，再生长氧化层，P型结和氧化层的质量会直接影响I-V特性曲线，不良曲线会导产品合格率降低，二次扩散时通入DCE（二氯乙烷），提高产品的性能。本发明具有加工简便、提高器件的性能和可靠性等特点。
附图说明
图1是本发明步骤S1的状态示意图，
图2是本发明步骤S3的状态示意图，
图3是本发明步骤S4的状态示意图，
图4是本发明步骤S5的状态示意图，
图5是本发明步骤S6的状态示意图，
图6是本发明步骤S10的状态示意图，
图7是本发明步骤S11的状态示意图，
图8是本发明步骤S12的状态示意图，
图9是本发明步骤S13的状态示意图，
图10是本发明步骤S15的状态示意图，
图11是本发明步骤S16的状态示意图。
具体实施方式
本发明如图1-11所示；包括以下步骤：
S1、一次氧化；将晶片送至温度为1000度的氧化炉内，在晶片的外延层形成厚度为7kA-13kA的二氧化硅氧化膜；做一层绝缘层；
S2、一次光刻；在二氧化硅氧化膜的表面涂抹一层光刻胶；选用光刻板一对涂有光刻胶的一面进行光刻；光刻为常规工艺，此处不作具体展开；第一次光刻是对光刻胶层进行光刻，把光刻版上的图形转移到晶片上面为下一步腐蚀做准备；光刻胶的厚度为14000A；
S3、一次湿法腐蚀：利用湿法腐蚀将光刻后的二氧化硅去除，形成保护环；为离子注入作准备；湿法腐蚀是通过一个腐蚀槽加工实现的，属于本领域常规技术；
S4、离子注入;将硼离子变成带电的离子，在强电场中加速，获得较高的动能后，射入材料的表层，形成P型环，与衬底的N型半导体形成PN结；生产过程中离子注入选用型号为NV10160的离子注入机；
S5、去除光刻胶；便于二次氧化；
S6、二次氧化；将注入离子的晶片送至温度为750度的氧化炉内，在晶片的外延层形成厚度为2kA的二氧化硅氧化膜；
S7、一次扩散；将二次氧化的晶片送至温度为1050度的扩散炉进行一次扩散，一次扩散时间为100min；
第一次扩散目的主要是形成想要的P型结，与N型衬底形成PN结，为器件提供反向电压；
S8、二次扩散；将一次扩散后的晶片送至温度为1050度的扩散炉，通入二氯乙烷；二次扩散时间为15min；有效减少钠离子的污染，并吸收提取硅中的有害杂质，抑制氧化堆垛层错，提供高器件寿命和可靠性；
S9、降温；将二次扩散后的的晶片按1-2℃/min的速度从1050℃降温至950℃；
S10、三次氧化；将降温后的晶片送至温度为750度的氧化炉内，在晶片的外延层形成厚度为2kA的二氧化硅氧化膜；与二次氧化的厚度值一样；
S11、二次光刻；在S10完成后的晶片表面涂抹一层光刻胶；选用光刻板二对具有光刻胶的一面进行光刻；第一次光刻是对光刻胶层进行光刻，把光刻版上的图形转移到晶片上面为下一步二次腐蚀做准备；
S12、二次湿法腐蚀：利用湿法腐蚀将二次光刻后的二氧化硅去除，再去除光刻胶；
S13、溅射；通过溅射台在晶片上沉积一层厚度为500A的金属层；
真空腔体内的氩气经过辉光放电后产生高密度的阳离子（Ar+），Ar+被强烈吸引到靶材的阴极并以高速轰击靶材使靶原子溅射出来沉积在晶片的表面。
S14、势垒形成；将溅射后的晶片送至温度为475度的扩散炉中，形成势垒；
S15、用王水将晶片槽中溅射的金属去除，为蒸发做准备；
S16、蒸发；晶片的正面和反面分别通过蒸发台淀积，厚度为：正面34.15KA，背面为19.15KA的导电金属薄膜
S17、工艺完成。
所述二氯乙烷通入时间为15分钟。
所述离子注入机型号为NV10160。
所述蒸发台型号为Mark50。

Claims (4)

1.一种肖特基二极管的加工方法，其特征在于，包括以下步骤：
S1、一次氧化；将晶片送至温度为1000℃ 的氧化炉内，在晶片的外延层形成厚度为7k埃 -13k 埃 的二氧化硅氧化膜；
S2、一次光刻；在二氧化硅氧化膜的表面涂抹一层光刻胶；选用光刻板一对涂有光刻胶的一面进行光刻；
S3、一次湿法腐蚀：利用湿法腐蚀将光刻后的二氧化硅去除，形成保护环；
S4、离子注入;形成P型环，与衬底的N型半导体形成PN结；
S5、去除光刻胶；
S6、二次氧化；将注入离子的晶片送至温度为750℃ 的氧化炉内，在晶片的外延层形成厚度为2k 埃 的二氧化硅氧化膜；
S7、一次扩散；将二次氧化的晶片送至温度为1050℃ 的扩散炉进行一次扩散，一次扩散时间为100min；
S8、二次扩散；将一次扩散后的晶片送至温度为1050℃ 的扩散炉，通入二氯乙烷；二次扩散时间为15min；
S9、降温；将二次扩散后的的晶片按1-2℃/min的速度从1050℃降温至950℃；
S10、三次氧化；将降温后的晶片送至温度为750℃ 的氧化炉内，在晶片的外延层形成厚度为2k 埃 的二氧化硅氧化膜；
S11、二次光刻；在S10完成后的晶片表面涂抹一层光刻胶；选用光刻板二对具有光刻胶的一面进行光刻；
S12、二次湿法腐蚀：利用湿法腐蚀将二次光刻后的二氧化硅去除，再去除光刻胶；
S13、溅射；通过溅射台在晶片上沉积一层厚度为500 埃 的金属层；
S14、势垒形成；将溅射后的晶片送至温度为475℃ 的扩散炉中，形成势垒；
S15、用王水将晶片槽中溅射的金属去除，为蒸发做准备；
S16、蒸发；晶片的正面和反面分别通过蒸发台淀积，厚度为：正面34.15k 埃 ，背面为19.15k 埃 的导电金属薄膜；
S17、工艺完成。
2.根据权利要求1所述的一种肖特基二极管的加工方法，其特征在于，所述二氯乙烷通入时间为15分钟。
3.根据权利要求1所述的一种肖特基二极管的加工方法，其特征在于，离子注入机型号为NV10160。
4.根据权利要求1所述的一种肖特基二极管的加工方法，其特征在于，所述蒸发台型号为Mark50。
CN201811474028.3A 2018-12-04 2018-12-04 一种肖特基二极管的加工方法 Active CN109326524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811474028.3A CN109326524B (zh) 2018-12-04 2018-12-04 一种肖特基二极管的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811474028.3A CN109326524B (zh) 2018-12-04 2018-12-04 一种肖特基二极管的加工方法

Publications (2)

Publication Number Publication Date
CN109326524A CN109326524A (zh) 2019-02-12
CN109326524B true CN109326524B (zh) 2021-04-16

Family

ID=65256317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811474028.3A Active CN109326524B (zh) 2018-12-04 2018-12-04 一种肖特基二极管的加工方法

Country Status (1)

Country Link
CN (1) CN109326524B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63138771A (ja) * 1986-11-29 1988-06-10 Tdk Corp シヨツトキバリア形半導体装置およびその製造方法
US6218222B1 (en) * 1997-09-03 2001-04-17 U.S. Philips Corporation Method of manufacturing a semiconductor device with a schottky junction
CN102315310A (zh) * 2010-06-30 2012-01-11 比亚迪股份有限公司 一种太阳能电池片制备中的扩散工艺
CN104538300A (zh) * 2014-12-19 2015-04-22 扬州国宇电子有限公司 一种通过掺杂二氧化硅膜调整肖特基二极管势垒高度的工艺方法
CN108493256A (zh) * 2018-04-28 2018-09-04 江阴新顺微电子有限公司 一种无铝下cvd肖特基二极管芯片及制造工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63138771A (ja) * 1986-11-29 1988-06-10 Tdk Corp シヨツトキバリア形半導体装置およびその製造方法
US6218222B1 (en) * 1997-09-03 2001-04-17 U.S. Philips Corporation Method of manufacturing a semiconductor device with a schottky junction
CN102315310A (zh) * 2010-06-30 2012-01-11 比亚迪股份有限公司 一种太阳能电池片制备中的扩散工艺
CN104538300A (zh) * 2014-12-19 2015-04-22 扬州国宇电子有限公司 一种通过掺杂二氧化硅膜调整肖特基二极管势垒高度的工艺方法
CN108493256A (zh) * 2018-04-28 2018-09-04 江阴新顺微电子有限公司 一种无铝下cvd肖特基二极管芯片及制造工艺

Also Published As

Publication number Publication date
CN109326524A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
US10629760B2 (en) Method of fabricating an emitter region of a solar cell
JP5580738B2 (ja) 太陽電池製造用のパターン化アセンブリ及び太陽電池の製造方法
SG174289A1 (en) Advanced high efficiency crystalline solar cell fabrication method
CN111192825B (zh) 碳化硅肖特基二极管及其制造方法
CN109326524B (zh) 一种肖特基二极管的加工方法
CN114496721A (zh) 一种碳化硅器件正面结构保护方法和装置
CN105552122A (zh) 一种带有深阱终端环结构的平面可控硅芯片及其制造方法
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
KR20100004193A (ko) 기판형 태양전지의 제조방법
CN111074217A (zh) 一种掺杂非晶硅的靶材及太阳能电池制备方法
WO2020184705A1 (ja) バックコンタクト型太陽電池セルの製造方法
CN112331717A (zh) 具有低电容低残压的晶闸管浪涌抑制器及其制造方法
JPH0688207A (ja) ＹＢａ２Ｃｕ３Ｏｘ超電導薄膜の製造方法
CN106558624A (zh) 一种快速恢复二极管及其制造方法
KR102432550B1 (ko) 태양전지의 제조 방법 및 제조 시스템
CN117316764B (zh) 一种半导体硅晶片处理方法
KR101379221B1 (ko) 태양전지용 ＳｉＣｘ 패시베이션 박막 형성방법 및 이에 의해 제조되는 패시베이션 박막을 구비한 태양전지
RU2391744C1 (ru) Способ изготовления чипов фотоэлектрических преобразователей
JPH0536619A (ja) 半導体表面処理方法及び装置
CN104835735A (zh) 一种沟槽igbt器件的制造方法
CN116497329A (zh) Pvd设备以及pvd沉积方法
JP2923696B2 (ja) 半導体膜作製方法
CN114038936A (zh) 一种改善perc电池sc二合一el中间块状发黑的方法
JP2020161599A (ja) 太陽電池の製造方法
Anders et al. Sputtering in vacuum: A technology for ultraclean metallization and space propulsion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220722

Address after: 410221 2301, Lugu Yuyuan entrepreneurial building, No. 27 Wenxuan Road, Changsha high tech Development Zone, Changsha, Hunan Province

Patentee after: Hunan Chuwei Semiconductor Technology Co.,Ltd.

Address before: 225008 phase III of Jiangyang Pioneer Park, pingshantang North Road, Hanjiang District, Yangzhou City, Jiangsu Province

Patentee before: YANGZHOU YANGJIE ELECTRONIC TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230511

Address after: 223900 Electronic Information Industry Park East Area 12 #, Sihong Economic Development Zone, Suqian City, Jiangsu Province

Patentee after: Sihong red core semiconductor Co.,Ltd.

Address before: 410221 2301, Lugu Yuyuan entrepreneurial building, No. 27 Wenxuan Road, Changsha high tech Development Zone, Changsha, Hunan Province

Patentee before: Hunan Chuwei Semiconductor Technology Co.,Ltd.

TR01 Transfer of patent right