CN117316764B - 一种半导体硅晶片处理方法 - Google Patents

一种半导体硅晶片处理方法 Download PDF

Info

Publication number
CN117316764B
CN117316764B CN202311598387.0A CN202311598387A CN117316764B CN 117316764 B CN117316764 B CN 117316764B CN 202311598387 A CN202311598387 A CN 202311598387A CN 117316764 B CN117316764 B CN 117316764B
Authority
CN
China
Prior art keywords
silicon wafer
silicon
shielding layer
wafer
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311598387.0A
Other languages
English (en)
Other versions
CN117316764A (zh
Inventor
吴佳
李礼
吴叶楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai V&g Information Technology Co ltd
Original Assignee
Shanghai V&g Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai V&g Information Technology Co ltd filed Critical Shanghai V&g Information Technology Co ltd
Priority to CN202311598387.0A priority Critical patent/CN117316764B/zh
Publication of CN117316764A publication Critical patent/CN117316764A/zh
Application granted granted Critical
Publication of CN117316764B publication Critical patent/CN117316764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体硅晶片处理方法，属于半导体技术领域，包括以下步骤：将硅晶片在去离子水和有机溶剂中进行清洗，去除表面的污染物和杂质；在硅晶片表面制备氧化层和屏蔽层；在热处理过程中，通过屏蔽层的作用，有选择地阻止杂质的扩散和分布，只有未被屏蔽的区域经过热处理，可使杂质的扩散和分布；第一退火：通过加热将硅晶片恢复到较好的晶格结构，消除应力和缺陷，提高晶片质量和可靠性；沉积：通过物理或化学气相沉积等方法，在硅表面上沉积掺杂物、金属层、通孔填充，用于形成电极、导线结构；并且还包括离子注入、金属化、蚀刻的步骤。该发明结合屏蔽层技术，可以有效解决杂质问题并完成硅晶片的热处理工艺。

Description

一种半导体硅晶片处理方法
技术领域
本发明属于半导体技术领域，尤其涉及一种半导体硅晶片处理方法。
背景技术
半导体硅晶片是电子器件的核心组件之一，它是由高纯度的硅材料制成的薄片。在半导体工艺中，硅晶片经历了多个步骤的加工和处理。首先，通过化学方法或物理方法提取出高纯度的硅单质。然后，将硅单质加热至高温，使其熔化并形成大型晶体，常称为“晶锭”。接着，利用切割机将晶锭切成薄片，即所谓的硅晶片。接下来，对硅晶片进行表面清洁和化学处理，以去除表面杂质，提高其品质。清洗、去除氧化层等步骤常被采用。然后，在硅晶片表面涂覆薄膜，例如二氧化硅等，以形成特定的结构和功能。这可通过物理气相沉积、化学气相沉积、物理溅射等技术实现。接着，通过光刻技术，将芯片设计上的图案转移到硅晶片表面。此过程中使用光掩膜和紫外线曝光等技术，将图案映射到光敏化剂覆盖的硅晶片上。最后，通过蚀刻、离子注入、电镀等工艺步骤，将图案转化为硅晶片上的微细结构，形成导电路径和各种器件结构。这些步骤是根据特定的芯片设计和功能需求进行的。综上，半导体硅晶片处理涉及提取纯度高的硅材料、晶锭生长、切割、表面处理、薄膜沉积、光刻、蚀刻等多个步骤，最终形成具有所需功能和结构的集成电路芯片。
在加工半导体硅晶片时，在蚀刻、沉积、离子注入等工序中均有杂质问题，导致硅晶片的质量降低。因此，如何降低杂质的含量是亟待解决的问题。
发明内容
针对现有技术存在的问题，本发明提供了一种半导体硅晶片处理方法，具备可降低杂质含量的优点，解决了现有技术中杂质较大影响晶片质量的问题。
本发明是这样实现的，一种半导体硅晶片处理方法，包括以下步骤：
步骤S1，清洗：将硅晶片在去离子水和有机溶剂中进行清洗，去除表面的污染物和杂质；
步骤S2，表面处理：在硅晶片表面制备氧化层和屏蔽层；
步骤S3，热处理：在热处理过程中，通过屏蔽层的作用，有选择地阻止杂质的扩散和分布，只有未被屏蔽的区域经过热处理，可使杂质扩散和分布；
步骤S4，第一退火：通过加热将硅晶片恢复到较好的晶格结构，消除应力和缺陷，提高晶片质量和可靠性；
步骤S5，沉积：通过物理或化学气相沉积等方法，在硅表面上沉积掺杂物、金属层、通孔填充，用于形成电极、导线结构；
步骤S6，离子注入：将所需的杂质离子注入到硅晶片中，或将硅晶片加热至高温使杂质扩散到硅晶片内部，用于形成PN结、控制导电性能；
步骤S7，金属化：在硅表面上通过物理气相沉积或电镀的方法沉积金属层，用于连接电路；
步骤S8，蚀刻：使用化学溶液对硅表面进行局部蚀刻，可以去除屏蔽层并形成所需的结构和孔洞。
作为本发明优选的，在步骤S2中，所述在硅晶片表面制备氧化层和屏蔽层包括以下步骤：
步骤S21，氧化：在氧气或水蒸气环境中，通过加热使硅表面形成一层氧化硅薄膜；
步骤S22，制备屏蔽层：根据需要在热处理过程中要保护的区域设计掩膜图案，并选择合适的掩膜材料，将掩膜材料涂覆或沉积在氧化硅薄膜上，形成屏蔽层。
作为本发明优选的，在步骤S2中，所述在硅晶片表面制备氧化层和屏蔽层包括以下步骤：
步骤S23，制备屏蔽层：使用光刻技术在硅表面定义出需要被保护的区域，并在其上沉积屏蔽层材料；
步骤S24，氧化：在屏蔽层形成后，使用热氧化方法，使硅材料与氧气反应，在表面形成一层氧化硅薄膜。
作为本发明优选的，在步骤S22中，所述制备屏蔽层包括以下步骤：
步骤S221，设计掩膜图案：根据热处理过程中需要保护的区域，在设计软件或器件上绘制出相应的掩膜图案；
步骤S222，选择掩膜材料：根据所需的屏蔽效果、杂质类型以及离子注入的要求，选择合适的掩膜材料；
步骤S223，掩膜涂覆或沉积：使用刷涂、旋涂、物理/化学气相沉积等方法，将选定的掩膜材料均匀地涂覆或沉积在硅晶片表面，确保掩膜完整覆盖需要保护的区域，并形成一层厚度均匀的屏蔽层；
步骤S224，第二退火：根据掩膜材料的特性和工艺要求，在适当的温度和时间下进行烘烤或退火处理，以提高掩膜层的稳定性和附着力。
作为本发明优选的，所述屏蔽层为氮化硅和二氧化硅的多层掩膜结构。
作为本发明优选的，所述屏蔽层的材质为钨铜合金、镍钛合金中的一种。
作为本发明优选的，步骤S3中，所述热处理包括以下步骤：
加热过程：
步骤S31，将晶片放置在加热设备中，如炉子或退火炉；
步骤S32，将加热设备预热至300-350℃；
步骤S33，将晶片放入预热设备中，通过控制加热设备的功率、通风参数，使未被屏蔽区域逐渐升温到700-730℃；
保温过程：
步骤S34，将晶片保持在700-730℃的温度中35-45分钟，以实现所需的扩散和分布效果，并且以设定温度为基础，每10分钟往复上升或降低15℃；
冷却过程：
步骤S35，将加热设备中的温度逐渐降低，开始冷却过程，在0-10分钟，每分钟降温20-25℃，在11-20分钟，每分钟降温18-21℃，20分钟之后，每分钟降温15℃。
作为本发明优选的，步骤S6中，离子注入的步骤包括：
步骤S61，清洁：将硅晶片进行严格的清洗，去除表面污染物和残留物；
步骤S62，对准：将硅晶片放置在离子注入设备中，并对准目标区域，确保离子注入的精准定位；
步骤S62，离子注入：使用高温扩散法，控制退火温度和保持时间在加热至高温时进行杂质扩散，进行离子注入，使晶片倾斜角度和/或辅助反击电压抑制反击效应，确保离子注入的准确性和均匀性。
作为本发明优选的，步骤S7中，包括以下步骤：
步骤S71，物理气相沉积：将硅晶片放置在物理气相沉积设备中，通过激活金属源，利用真空和热蒸发的原理，在硅表面上沉积金属薄膜；步骤S72，形成金属层：将硅晶片作为阳极放置在电解质溶液中，通过施加正向电压，使金属离子从电解质中析出并沉积到晶片表面形成金属层。
作为本发明优选的，所述金属源为铝靶或铜源。
与现有技术相比，本发明的有益效果如下：
本发明中，清洗步骤能够有效去除硅晶片表面的污染物和杂质，提高晶片的纯净度。表面处理步骤可以制备氧化层和屏蔽层，增强硅晶片的稳定性和电特性。热处理步骤通过屏蔽层的作用，有选择地控制杂质的扩散和分布，保证只有未被屏蔽的区域经过热处理，提高晶片的品质。第一退火步骤能够使硅晶片恢复较好的晶格结构，消除应力和缺陷，提高晶片的质量和可靠性。沉积步骤可以在硅表面上沉积掺杂物、金属层和通孔填充，用于形成电极和导线结构，实现电路的连接。离子注入步骤能够将所需的杂质离子注入硅晶片中，或通过加热使杂质扩散到硅晶片内部，用于形成PN结和控制导电性能。金属化步骤通过沉积金属层（如铝、铜）在硅表面上，实现电路的连接和传导。蚀刻步骤可以使用化学溶液对硅表面进行局部蚀刻，去除屏蔽层并形成所需的结构和孔洞，用于进一步加工和制造。通过以上步骤，结合屏蔽层的屏蔽技术，可以有效解决杂质问题并完成硅晶片的热处理工艺。
本发明工艺顺序的优点是：屏蔽层可以提供额外的保护，防止特定区域或特定结构受到氧化过程的影响。在屏蔽区域不需要进行氧化，可以减少氧化所需的时间和资源。适合于一些芯片的特殊要求，如具有特定区域需要保持无氧化状态。
屏蔽层可以依据设计要求在硅晶片表面形成，并起到保护某些区域、阻止杂质扩散和分布的作用，同时，它也为后续的离子注入操作提供了方便和精准注入的效果。
附图说明
图1是本发明实施例提供的半导体硅晶片处理方法的流程框图；
图2是本发明一个实施例提供的表面处理的流程框图；
图3是本发明另一个实施例提供的表面处理的流程框图；
图4是本发明实施例提供的制备屏蔽层的流程框图；
图5是本发明实施例提供的热处理的流程框图；
图6是本发明实施例提供的离子注入的流程框图；
图7是本发明实施例提供的金属化的流程框图。
具体实施方式
为能进一步了解本发明的发明内容、特点及功效，兹例举以下实施例，并配合附图详细说明如下。
下面结合附图对本发明的结构作详细的描述。
参阅图1，本发明实施例提供的一种半导体硅晶片处理方法，包括以下步骤：
步骤S1，清洗：将硅晶片在去离子水和有机溶剂中进行清洗，去除表面的污染物和杂质；
步骤S2，表面处理：在硅晶片表面制备氧化层和屏蔽层；
步骤S3，热处理：在热处理过程中，通过屏蔽层的作用，有选择地阻止杂质的扩散和分布，只有未被屏蔽的区域经过热处理，可使杂质扩散和分布；
步骤S4，第一退火：通过加热将硅晶片恢复到较好的晶格结构，消除应力和缺陷，提高晶片质量和可靠性；
步骤S5，沉积：通过物理或化学气相沉积等方法，在硅表面上沉积掺杂物、金属层、通孔填充，用于形成电极、导线结构；
步骤S6，离子注入：将所需的杂质离子注入到硅晶片中，或将硅晶片加热至高温使杂质扩散到硅晶片内部，用于形成PN结、控制导电性能；
步骤S7，金属化：在硅表面上通过物理气相沉积或电镀的方法沉积金属层（如铝、铜），用于连接电路；
步骤S8，蚀刻：使用化学溶液对硅表面进行局部蚀刻，可以去除屏蔽层并形成所需的结构和孔洞。
在上述实施例中，清洗步骤能够有效去除硅晶片表面的污染物和杂质，提高晶片的纯净度。表面处理步骤可以制备氧化层和屏蔽层，增强硅晶片的稳定性和电特性。热处理步骤通过屏蔽层的作用，有选择地控制杂质的扩散和分布，保证只有未被屏蔽的区域经过热处理，提高晶片的品质。第一退火步骤能够使硅晶片恢复较好的晶格结构，消除应力和缺陷，提高晶片的质量和可靠性。沉积步骤可以在硅表面上沉积掺杂物、金属层和通孔填充，用于形成电极和导线结构，实现电路的连接。离子注入步骤能够将所需的杂质离子注入硅晶片中，或通过加热使杂质扩散到硅晶片内部，用于形成PN结和控制导电性能。金属化步骤通过沉积金属层（如铝、铜）在硅表面上，实现电路的连接和传导。蚀刻步骤可以使用化学溶液对硅表面进行局部蚀刻，去除屏蔽层并形成所需的结构和孔洞，用于进一步加工和制造。通过以上步骤，结合屏蔽层的屏蔽技术，可以有效解决杂质问题并完成硅晶片的热处理工艺。
参阅图2，在一个实施例中，在步骤S2中，所述在硅晶片表面制备氧化层和屏蔽层包括以下步骤：
步骤S21，氧化：在氧气或水蒸气环境中，通过加热使硅表面形成一层氧化硅薄膜；这层氧化硅薄膜用于隔离和保护芯片。
步骤S22，制备屏蔽层：根据需要在热处理过程中要保护的区域设计掩膜图案，并选择合适的掩膜材料，将掩膜材料涂覆或沉积在氧化硅薄膜上，形成屏蔽层。
氧化和屏蔽层可以产生相互促进的效果：
氧化硅薄膜增强屏蔽层附着：氧化硅薄膜作为一种绝缘层，能够提供良好的隔离性能。在氧化过程中形成的氧化硅薄膜可以增强屏蔽层与基片之间的附着力。这有助于确保后续屏蔽层在芯片制造过程中更牢固地与氧化硅薄膜结合，减少膜层剥离或分离的风险。
氧化硅薄膜利于屏蔽层去除：在芯片制造的后续工艺中，可能需要去除部分屏蔽层。氧化硅薄膜可以提供较好的保护，使得屏蔽层更容易去除。通过选择适当条件的化学溶液或干法去除方法，可以在不损伤氧化硅薄膜的同时去除屏蔽层。
反过来，屏蔽层的存在也会对氧化过程产生一定影响。屏蔽层可能会减慢氧化速度或改变氧化的均匀性，导致在屏蔽层下面形成不同厚度的氧化层。
参阅图3，另一个实施例中，所述在硅晶片表面制备氧化层和屏蔽层包括以下步骤：
步骤S23，制备屏蔽层：使用光刻技术在硅表面定义出需要被保护的区域，并在其上沉积屏蔽层材料；屏蔽层可以用于保护芯片某些部分不受后续氧化过程的影响。
步骤S24，氧化：在屏蔽层形成后，使用热氧化方法，使硅材料与氧气反应，在表面形成一层氧化硅薄膜。氧化过程会覆盖未被屏蔽区域，而受到屏蔽的区域则不会发生或只发生极少氧化。
此工艺顺序的优点是：屏蔽层可以提供额外的保护，防止特定区域或特定结构受到氧化过程的影响。在屏蔽区域不需要进行氧化，可以减少氧化所需的时间和资源。适合于一些芯片的特殊要求，如具有特定区域需要保持无氧化状态。
参阅图4，在步骤S22中，所述制备屏蔽层包括以下步骤：
步骤S221，设计掩膜图案：根据热处理过程中需要保护的区域，在设计软件或器件上绘制出相应的掩膜图案。这些区域将被屏蔽层覆盖以防止杂质扩散和分布，并便于后续的离子注入操作。
步骤S222，选择掩膜材料：根据所需的屏蔽效果、杂质类型以及离子注入的要求，选择合适的掩膜材料。常用的掩膜材料包括氮化硅、二氧化硅等。
步骤S223，掩膜涂覆或沉积：使用刷涂、旋涂、物理/化学气相沉积等方法，将选定的掩膜材料均匀地涂覆或沉积在硅晶片表面。确保掩膜完整覆盖需要保护的区域，并形成一层厚度均匀的屏蔽层。
步骤S224，第二退火：根据掩膜材料的特性和工艺要求，在适当的温度和时间下进行烘烤或退火处理，以提高掩膜层的稳定性和附着力。
通过以上步骤，屏蔽层可以依据设计要求在硅晶片表面形成，并起到保护某些区域、阻止杂质扩散和分布的作用。同时，它也为后续的离子注入操作提供了方便和精准注入的效果。具体实施时，需要根据特定要求调整每个步骤的参数和条件。
示例性的，适当的烘烤或退火温度和时间取决于掩膜材料的特性和要求，以及具体工艺过程。在具体实施时，可采用以下参数：
1. 氮化硅（）掩膜： 烘烤温度范围为800°C至1100°C之间；烘烤时间为30分钟至2小时之间；
2. 二氧化硅（）掩膜：烘烤温度范围为900°C至1200°C之间；烘烤时间为30分钟至2小时之间。
优选的，所述屏蔽层为氮化硅和二氧化硅的多层掩膜结构。可以进一步提高屏蔽层的抗变形性能，多层结构能够分散热应力并吸收机械应力，降低晶片变形的风险。
优选的，所述屏蔽层的材质为钨铜合金、镍钛合金中的一种。钨铜合金、镍钛合金不仅可以作为屏蔽层，也可以解决晶片变形的问题，这些材料具有高强度和优异的热稳定性，能够有效地减少晶片在热处理过程中的变形。
参阅图5，步骤S3中，所述热处理包括以下步骤：
加热过程：
步骤S31，将晶片放置在加热设备中，如炉子或退火炉；
步骤S32，将加热设备预热至300-350℃；
步骤S33，将晶片放入预热设备中，通过控制加热设备的功率、通风参数，使未被屏蔽区域逐渐升温到700-730℃；
保温过程：
步骤S34，将晶片保持在700-730℃的温度中35-45分钟，以实现所需的扩散和分布效果，并且以设定温度为基础，每10分钟往复上升或降低15℃。
冷却过程：
步骤S35，将加热设备中的温度逐渐降低，开始冷却过程，在0-10分钟，每分钟降温20-25℃，在11-20分钟，每分钟降温18-21℃，20分钟之后，每分钟降温15℃。
在使用缓慢冷却的情况下，可以逐渐减小降温速率，避免剧烈的温差引起晶片变形或应力再次产生。
参阅图6，步骤S6中，离子注入的步骤包括：
步骤S61，清洁：将硅晶片进行严格的清洗，去除表面污染物和残留物。使用去离子水、有机溶剂等清洁方法。
步骤S62，对准：将硅晶片放置在离子注入设备中，并对准目标区域，确保离子注入的精准定位。
步骤S62，离子注入：使用高温扩散法，控制退火温度和保持时间在加热至高温时进行杂质扩散，进行离子注入，使晶片倾斜角度和/或辅助反击电压抑制反击效应，确保离子注入的准确性和均匀性。
需要说明的是，通过调整注入能量，可以控制离子注入的深度。具有不同能量的离子将穿透表面，并嵌入硅晶片中的特定深度。选择合适的杂质类型，如硼（B）、磷（P）、锗（Ge）等，用于形成特定的PN结或控制导电性能。确定所需的注入能量范围和能量量级，如千电子伏（keV）或兆电子伏（MeV），以控制杂质离子注入的深度。还可以进行退火处理，以进一步优化晶片的性能和结构。
参阅图7，步骤S7中，包括以下步骤：
步骤S71，物理气相沉积：将硅晶片放置在物理气相沉积设备中，通过激活金属源，利用真空和热蒸发的原理，在硅表面上沉积金属薄膜；步骤S72，形成金属层：将硅晶片作为阳极放置在电解质溶液中，通过施加正向电压，使金属离子从电解质中析出并沉积到晶片表面形成金属层。
进一步的，所述金属源为铝靶或铜源。
本发明的工作原理：
在使用时，清洗步骤去除污染物和杂质，提高晶片的纯净度；
表面处理制备氧化层和屏蔽层，增强晶片的稳定性和电特性；
热处理通过屏蔽层有选择地控制杂质的扩散和分布，提高晶片品质；
第一退火消除应力和缺陷，恢复晶格结构，提升晶片质量和可靠性；
沉积步骤在硅表面上沉积掺杂物、金属层和填充通孔，实现电极和导线结构，实现电路连接；
离子注入将所需杂质注入晶片或使杂质扩散到晶片内部，形成PN结和控制导电性能；
金属化步骤通过沉积金属层，如铝、铜，在硅表面实现电路连接和传导；
蚀刻步骤利用化学溶液局部蚀刻硅表面，去除屏蔽层并形成所需结构和孔洞，用于进一步加工和制造。通过这些步骤，结合屏蔽层技术，可以有效解决杂质问题并完成硅晶片的热处理工艺。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (7)

1.一种半导体硅晶片处理方法，其特征在于，包括以下步骤：
步骤S1，清洗：将硅晶片在去离子水和有机溶剂中进行清洗，去除表面的污染物和杂质；
步骤S2，表面处理：在硅晶片表面制备氧化层和屏蔽层；
步骤S3，热处理：在热处理过程中，通过屏蔽层的作用，有选择地阻止杂质的扩散和分布，只有未被屏蔽的区域经过热处理，可使杂质扩散和分布；
步骤S4，第一退火：通过加热将硅晶片恢复到较好的晶格结构，消除应力和缺陷，提高晶片质量和可靠性；
步骤S5，沉积：通过物理或化学气相沉积等方法，在硅表面上沉积掺杂物、金属层、通孔填充，用于形成电极、导线结构；
步骤S6，离子注入：将所需的杂质离子注入到硅晶片中，或将硅晶片加热至高温使杂质扩散到硅晶片内部，用于形成PN结、控制导电性能；
步骤S7，金属化：在硅表面上通过物理气相沉积或电镀的方法沉积金属层，用于连接电路；
步骤S8，蚀刻：使用化学溶液对硅表面进行局部蚀刻，可以去除屏蔽层并形成所需的结构和孔洞；
在步骤S2中，所述在硅晶片表面制备氧化层和屏蔽层包括以下步骤：
步骤S21，氧化：在氧气或水蒸气环境中，通过加热使硅表面形成一层氧化硅薄膜；
步骤S22，制备屏蔽层：根据需要在热处理过程中要保护的区域设计掩膜图案，并选择合适的掩膜材料，将掩膜材料涂覆或沉积在氧化硅薄膜上，形成屏蔽层；
在步骤S22中，所述制备屏蔽层包括以下步骤：
步骤S221，设计掩膜图案：根据热处理过程中需要保护的区域，在设计软件或器件上绘制出相应的掩膜图案；
步骤S222，选择掩膜材料：根据所需的屏蔽效果、杂质类型以及离子注入的要求，选择合适的掩膜材料；
步骤S223，掩膜涂覆或沉积：使用刷涂、旋涂、物理/化学气相沉积等方法，将选定的掩膜材料均匀地涂覆或沉积在硅晶片表面，确保掩膜完整覆盖需要保护的区域，并形成一层厚度均匀的屏蔽层；
步骤S224，第二退火：根据掩膜材料的特性和工艺要求，在适当的温度和时间下进行烘烤或退火处理，以提高掩膜层的稳定性和附着力。
2.如权利要求1所述的一种半导体硅晶片处理方法，其特征在于：
所述屏蔽层为氮化硅和二氧化硅的多层掩膜结构。
3.如权利要求1所述的一种半导体硅晶片处理方法，其特征在于：
所述屏蔽层的材质为钨铜合金、镍钛合金中的一种。
4.如权利要求1所述的一种半导体硅晶片处理方法，其特征在于：
步骤S3中，所述热处理包括以下步骤：
加热过程：
步骤S31，将晶片放置在加热设备中，如炉子或退火炉；
步骤S32，将加热设备预热至300-350℃；
步骤S33，将晶片放入预热设备中，通过控制加热设备的功率、通风参数，使未被屏蔽区域逐渐升温到700-730℃；
保温过程：
步骤S34，将晶片保持在700-730℃的温度中35-45分钟，以实现所需的扩散和分布效果，并且以设定温度为基础，每10分钟往复上升或降低15℃；
冷却过程：
步骤S35，将加热设备中的温度逐渐降低，开始冷却过程，在0-10分钟，每分钟降温20-25℃，在11-20分钟，每分钟降温18-21℃，20分钟之后，每分钟降温15℃。
5.如权利要求1所述的一种半导体硅晶片处理方法，其特征在于：
步骤S6中，离子注入的步骤包括：
步骤S61，清洁：将硅晶片进行严格的清洗，去除表面污染物和残留物；
步骤S62，对准：将硅晶片放置在离子注入设备中，并对准目标区域，确保离子注入的精准定位；
步骤S62，离子注入：使用高温扩散法，控制退火温度和保持时间在加热至高温时进行杂质扩散，进行离子注入，使晶片倾斜角度和/或辅助反击电压抑制反击效应，确保离子注入的准确性和均匀性。
6.如权利要求1所述的一种半导体硅晶片处理方法，其特征在于：
步骤S7中，包括以下步骤：
步骤S71，物理气相沉积：将硅晶片放置在物理气相沉积设备中，通过激活金属源，利用真空和热蒸发的原理，在硅表面上沉积金属薄膜；步骤S72，形成金属层：将硅晶片作为阳极放置在电解质溶液中，通过施加正向电压，使金属离子从电解质中析出并沉积到晶片表面形成金属层。
7.如权利要求6所述的一种半导体硅晶片处理方法，其特征在于：
所述金属源为铝靶或铜源。
CN202311598387.0A 2023-11-28 2023-11-28 一种半导体硅晶片处理方法 Active CN117316764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311598387.0A CN117316764B (zh) 2023-11-28 2023-11-28 一种半导体硅晶片处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311598387.0A CN117316764B (zh) 2023-11-28 2023-11-28 一种半导体硅晶片处理方法

Publications (2)

Publication Number Publication Date
CN117316764A CN117316764A (zh) 2023-12-29
CN117316764B true CN117316764B (zh) 2024-02-09

Family

ID=89250234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311598387.0A Active CN117316764B (zh) 2023-11-28 2023-11-28 一种半导体硅晶片处理方法

Country Status (1)

Country Link
CN (1) CN117316764B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130039A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102593153A (zh) * 2007-05-18 2012-07-18 株式会社半导体能源研究所 半导体衬底、半导体装置、以及其制造方法
CN102664151A (zh) * 2012-04-11 2012-09-12 中国电子科技集团公司第五十五研究所 一种用于制造碳化硅器件的高温退火方法
CN104576736A (zh) * 2013-10-29 2015-04-29 三星电子株式会社 半导体器件及其制造方法
CN114496721A (zh) * 2020-11-12 2022-05-13 全球能源互联网研究院有限公司 一种碳化硅器件正面结构保护方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593153A (zh) * 2007-05-18 2012-07-18 株式会社半导体能源研究所 半导体衬底、半导体装置、以及其制造方法
CN102130039A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102664151A (zh) * 2012-04-11 2012-09-12 中国电子科技集团公司第五十五研究所 一种用于制造碳化硅器件的高温退火方法
CN104576736A (zh) * 2013-10-29 2015-04-29 三星电子株式会社 半导体器件及其制造方法
CN114496721A (zh) * 2020-11-12 2022-05-13 全球能源互联网研究院有限公司 一种碳化硅器件正面结构保护方法和装置

Also Published As

Publication number Publication date
CN117316764A (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
US5010040A (en) Method of fabricating solar cells
KR20120027149A (ko) 향상된 높은 효율의 결정 솔라 셀 제작 방법
US5882738A (en) Apparatus and method to improve electromigration performance by use of amorphous barrier layer
JP2011524639A (ja) 太陽電池装置及び太陽電池素子形成方法
US9496429B1 (en) System and method for tin plating metal electrodes
US8962468B1 (en) Formation of ohmic contacts on wide band gap semiconductors
WO2007060837A1 (ja) 半導体装置の製造方法
JP2007502541A (ja) Ｓｉｍｏｘ・ｓｏｉシリコン基板中の内部ゲッタリング
CN117316764B (zh) 一种半导体硅晶片处理方法
CN114496721A (zh) 一种碳化硅器件正面结构保护方法和装置
Pianetta et al. Nonalloyed ohmic contacts to electron‐beam‐annealed Se‐ion‐implanted GaAs
US20130255774A1 (en) Photovoltaic cell and process of manufacture
JPH06120165A (ja) 集積回路の接触抵抗低減方法と半導体へのオーミック金属コンタクト形成方法
EP3134914B1 (en) Formation of ohmic contacts on wide band gap semiconductors
AU573696B2 (en) Ion milling
KR101934569B1 (ko) 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀
CN1779929A (zh) 薄膜晶体管的制作方法
JPH10261593A (ja) 半導体装置の製造方法、半導体製造装置、および半導体装置
SE456625B (sv) Sett att tillverka solceller
US20220328643A1 (en) Backside ohmic contacts for semiconductor devices
Skorupa et al. Advanced thermal processing of semiconductor materials by flash lamp annealing
KR100272609B1 (ko) 반도체 소자의 금속배선 방법
JPH08279475A (ja) 化合物半導体における能動層の形成方法
KR100272548B1 (ko) 반도체소자의배선형성방법
KR100204009B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant