KR101934569B1 - 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀 - Google Patents

초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀 Download PDF

Info

Publication number
KR101934569B1
KR101934569B1 KR1020170126389A KR20170126389A KR101934569B1 KR 101934569 B1 KR101934569 B1 KR 101934569B1 KR 1020170126389 A KR1020170126389 A KR 1020170126389A KR 20170126389 A KR20170126389 A KR 20170126389A KR 101934569 B1 KR101934569 B1 KR 101934569B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
wafer
solar cell
manufacturing
defect
Prior art date
Application number
KR1020170126389A
Other languages
English (en)
Inventor
김인호
김준곤
송종한
김원목
이택성
정두석
박종극
이도권
이현승
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020170126389A priority Critical patent/KR101934569B1/ko
Application granted granted Critical
Publication of KR101934569B1 publication Critical patent/KR101934569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀을 개시하고 있다. 본 발명의 일 실시예는, 반도체 웨이퍼 상에 이온을 주입하는 이온 주입 단계와, 상기 이온 주입 단계에 의해 내부에 결함이 형성된 상기 반도체 웨이퍼 상에 게터링 층을 형성하는 게터링 층 형성 단계, 그리고, 상기 반도체 웨이퍼로부터 제1 웨이퍼를 분리하여 획득하고 상기 반도체 웨이퍼 내부의 결함을 제거하는 열처리 단계를 포함하는 것을 반도체 웨이퍼 제조 방법을 제공한다.

Description

초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀{METHOD OF MANUFACTURING ULTRATHIN SEMICONDUCTOR WAFER, ULTRATHIN SEMICONDUCTOR WAFER MANUFACTURED THEREFROM, SOLAR CELL COMPRISING THE ULTRATHIN SEMICONDUCTOR WAFER, METHOD FOR MANUFACTURING SOLAR CELL MODULE COMPRISING ALL STEPS OF THE ABOVE-DESCRIBED METHOD AND SOLAR CELL MANUFACTURED THEREFROM}
본 발명은 초박형 웨이퍼 제조 기술에 관한 것으로, 더욱 상세하게는 전면에 게터링(gettering)층이 적용된 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀에 관한 것이다.
실리콘 태양전지(silicon photovoltaic) 산업에 있어서, 실리콘 웨이퍼 단가는 최종 셀 가격의 40% 이상을 차지하기 때문에 더 얇은 두께를 갖는 실리콘 기판이 요구되고 있다. 또한, 실리콘 웨이퍼의 두께를 100 ㎛ 미만으로 낮추면서, 이러한 박형 실리콘의 광포집 효율 및 표면 패시베이션 특성을 우수하게 유지하면 종래 200 ㎛ 두께의 태양전지와 비슷하거나 또는 더 높은 효율을 얻을 수 있게 되고, 그러한 경우, 두께 감소로 더 적은 양의 실리콘 웨이퍼 사용으로 발전 단가를 크게 저감할 수 있는 효과가 있다.
도 1에 도시된 종래의 초박형 실리콘 웨이퍼를 제조하는 공정에서는 이온 임플란트 공정(s1) 후 일부 웨이퍼(커플리스 웨이퍼)의 박리를 위해 열처리 공정(s2)을 수행하고, 이후 임플란트시 발생하는 웨이퍼 내 결함을 제거하기 위해 고온 열처리 공정(s3)을 수행하며, 마지막으로 박리된 계면에 생성된 2차 결함의 제거를 위해 표면 식각 공정(s4)을 수행한다.
그러나, 이러한 종래의 초박형 실리콘 웨이퍼 제조 공정은 박리 공정시 외부 오염원을 차단할 수 없는 문제점이 있고, 제1 웨이퍼의 박리를 위한 열처리 공정(박리 공정)과 웨이퍼 내 결함을 제거하기 위한 고온 열처리 공정에서 두 번의 열처리 공정을 거치게 되므로 비효율적이며, 공정이 복잡해지는 문제를 지니고 있었다.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는 박리 공정 이전에 웨이퍼 전면에 게터링층을 형성하는 초박형 반도체 웨이퍼의 제조 방법을 제공하는 것이다.
또한 본 발명이 해결하고자 하는 다른 기술적 과제는, 외부 오염원을 차단할 수 있는 보호층 역할을 수행하는 게터링층을 이용하여 박리 공정시 웨이퍼의 열화를 방지할 수 있고, 단일의 열처리 공정만을 포함하는 초박형 반도체 웨이퍼의 제조 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 기술적 과제는, 상술한 초박형 반도체 웨이퍼의 제조 방법에 따라 제조된 반도체 웨이퍼를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 기술적 과제는, 상술한 초박형 반도체 웨이퍼의 제조 방법에 따라 제조된 반도체 웨이퍼를 포함하여, 제조원가를 낮출 수 있는 태양 전지를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 기술적 과제는 상술한 초박형 반도체 웨이퍼의 제조 방법의 모든 단계를 포함하고, 상술한 반도체 웨이퍼의 제조 방법의 후속 공정으로 연계가 가능한 태양 전지 셀 제조 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 기술적 과제는 상술한 태양 전지 셀 제조 방법에 따라 제조된 태양 전지 셀을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 해결하기 위해 본 발명의 일 실시예는, 반도체 웨이퍼 상에 이온을 주입하는 이온 주입 단계와, 상기 이온 주입 단계에 의해 내부에 결함이 형성된 상기 반도체 웨이퍼 상에 게터링 층을 형성하는 게터링 층 형성 단계, 그리고, 상기 반도체 웨이퍼로부터 제1 웨이퍼를 분리하여 획득하고 상기 반도체 웨이퍼 내부의 결함을 제거하는 열처리 단계를 포함하는 것을 반도체 웨이퍼 제조 방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 반도체 웨이퍼로부터 분리된 상기 제1 웨이퍼는 하부에 결함층을 구비하고, 상기 제1 웨이퍼의 결함층 및 상기 제1 웨이퍼 상에 형성된 상기 게터링 층을 제거하는 식각 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게터링 층 형성 단계는, 상기 이온 주입 단계, 상기 열처리 단계 또는 상기 식각 단계 직전에 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 열처리 단계는, 상기 반도체 웨이퍼로부터 제1 웨이퍼를 분리하여 획득하는 박리 과정 및 상기 반도체 웨이퍼 내부의 결함을 제거하는 결함 제거 과정을 포함하되, 상기 열처리 단계는 단일의 열처리 공정으로 박리 과정 및 상기 결함 제거 과정을 수행할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게터링 층은 인 또는 붕소가 함유된 박막 형태일 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막은, n형 또는 p형 도펀트 함량이 50% 이상 100% 미만일 수 있고, 두께가 0nm 초과 100nm 이하일 수 있다.
또한, 상기 기술적 과제를 해결하기 위해 본 발명의 다른 실시예는 본 발명의 일 실시예에 따른 초박형 반도체 웨이퍼 제조 방법에 의해 제조된 초박형 반도체 웨이퍼를 제공한다.
또한, 상기 기술적 과제를 해결하기 위해 본 발명의 또 다른 실시예는, 본 발명의 다른 실시예에 따른 초박형 반도체 웨이퍼를 포함하는 태양 전지를 제공한다.
또한, 상기 기술적 과제를 해결하기 위해 본 발명의 또 다른 실시예는, 반도체 웨이퍼 상에 이온을 주입하는 이온 주입 단계와, 상기 이온 주입 단계에 의해 내부에 결함이 형성된 상기 반도체 웨이퍼 상에 게터링 층을 형성하는 게터링 층 형성 단계와, 상기 반도체 웨이퍼로부터 제1 웨이퍼를 분리하여 획득하고 상기 반도체 웨이퍼 내부의 결함을 제거하는 열처리 단계, 그리고, 분리된 상기 제1 웨이퍼 상에 금속이 전면에 증착된 핸들 웨이퍼를 접합하는 핸들 웨이퍼 접합 단계를 포함하되, 상기 열처리 단계에 의해 상기 제1 웨이퍼 상부에 에미터 층이 형성되는 태양 전지 셀 제조 방법을 제공한다.
상술한 실시예에 있어서, 상기 제1 웨이퍼의 상면의 에미터 층과 상기 금속의 전기적인 접촉을 위해 소정의 영역에 나노초 단위의 펄스 레이저를 조사하는 레이저 공정 단계와, 상기 제1 웨이퍼의 하면에 비정질 실리콘 층, 전도층 및 전극층을 형성하는 후면 공정 단계를 더 포함할 수 있다.
상술한 실시예에 있어서, 상기 게터링 층 형성 단계는 상기 이온 주입 단계, 상기 열처리 단계 또는 상기 핸들 웨이퍼 접합 단계 직전에 수행될 수 있으며, 상기 열처리 단계는 상기 반도체 웨이퍼로부터 제1 웨이퍼를 분리하여 획득하는 박리 과정 및 상기 반도체 웨이퍼 내부의 결함을 제거하는 결함 제거 과정을 포함하되 단일의 열처리 공정으로 박리 과정 및 상기 결함 제거 과정을 수행할 수 있다.
상술한 실시예에 있어서, 상기 금속은 Al로 형성될 수 있고, 상기 게터링 층은 인 또는 붕소가 함유된 박막 형태일 수 있고, 상기 박막은n형 또는 p형 도펀트 함량이 50% 이상 100% 미만일 수 있고, 두께가 0nm 초과 100nm 이하일 수 있다.
또한, 상기 기술적 과제를 해결하기 위해 본 발명의 또 다른 실시예는, 상술한 태양 전지 셀 제조 방법에 따라 제조된 태양 전지 셀을 제공한다.
본 발명에 따르면, 반도체 웨이퍼 전면에 게터링층이 적용된 상태에서 초박형 반도체 웨이퍼 제조 공정을 수행하게 되므로, 초박형 반도체 웨이퍼 제조 공정이 단순화 되고, 박리 공정시 외부 오염원을 차단할 수 있게 된다.
또한 본 발명에 따르면, 박리 공정 이전에 반도체 웨이퍼 전면에 게터링층이 형성되므로, 박리 공정을 위한 열처리 온도를 충분히 높일 수 있고, 이에 따라, 단일의 열처리 공정만으로 박리 공정과 웨이퍼 내 결함 제거를 일시에 수행할 수 있다.
또한, 본 발명에 따르면, 박리 공정에서 수반되는 고온 열처리에 의한 도펀트 확산 현상은, 박리 공정 이전에 미리 게터링층을 웨이퍼에 증착할 때 진행될 수 있고, 이에 따라, 웨이퍼 내부의 불순물이 확산층에 포획되므로 웨이퍼 내부의 불순물이 저감되는 효과를 발휘할 수 있다.
또한, 본 발명에 따르면, 전후면의 손상층이 식각된 웨이퍼는 일반적인 셀 공정 단계를 거쳐 태양 전지로 제조될 수 있고, 핸들 웨이퍼에 부착된 웨이퍼는 후면 패시베이션 및 전극 공정을 고쳐 후속 셀 공정과 연계가 가능해진다.
또한, 본 발명에 따르면, 초박형 실리콘 웨이퍼 제조시 미리 게터링층을 웨이퍼 상에 증착하여 웨이퍼 제조에서 태양 전지 셀 제조까지 일괄 공정을 구현할 수 있어, 이러한 일광 공정을 이용하여 제조된 태양 전지 셀의 제조 원가를 절감할 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 종래의 초박형 실리콘 웨이퍼의 제조 방법을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 초박형 반도체 웨이퍼의 제조 방법의 절차를 도시한 블록도이다.
도 3은 도 2에 도시된 초박형 반도체 웨이퍼의 제조 방법의 세부 공정을 순서대로 도시한 흐름도이다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지 셀의 제조 방법의 절차를 도시한 블록도이다.
도 5는 도 4에 도시된 태양 전지 셀의 제조 방법의 세부 공정을 순서대로 도시한 흐름도이다.
도 6 및 7은 본 발명의 다양한 실시예에 따라 제1 웨이퍼를 제조하는 방법을 설명하기 위해 도시한 일 예시 도면이다.
도 8은 본 발명의 다양한 실시예에 따라 게터링 층을 형성하였을 때 생성된 게터링 층의 효과를 설명하기 위해 도시한 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경물, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 도면에 나타난 각 구성요소의 크기, 형태, 형상은 다양하게 변형될 수 있고, 명세서 전체에 대하여 동일/유사한 부분에 대해서는 동일/유사한 도면 부호를 붙였다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "셀"은 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략하였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉 또는 결합)"되어 있다고 할 때, 이는 "직접적으로 연결(접속, 접촉 또는 결합)"되어 있는 경우뿐만 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결(접속, 접촉 또는 결합)"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함(구비 또는 마련)"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 “포함(구비 또는 마련)”할 수 있다는 것을 의미한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소도 제1구성 요소로 명명될 수 있다.
도 2는 본 발명의 일 실시예에 따른 초박형 반도체 웨이퍼의 제조 방법(이하, “초박형 반도체 웨이퍼 제조 방법(100)”이라 함)의 절차를 도시한 블록도이고, 도 3은 초박형 반도체 웨이퍼 제조 방법(100)의 세부 공정을 순서대로 도시한 흐름도이다.
초박형 반도체 웨이퍼 제조 방법(100)은 반도체 웨이퍼(101) 상에 이온을 주입하는 이온 주입 단계(S110)와, 이온 주입 단계(S110)에 의해 내부에 결함이 형성된 반도체 웨이퍼(101) 상에 게터링 층(102)을 형성하는 게터링 층 형성 단계(S120), 그리고, 반도체 웨이퍼(101)로부터 제1 웨이퍼(103)를 분리하여 획득하고 상기 반도체 웨이퍼 내부의 결함을 제거하는 열처리 단계(S130)를 포함한다.
여기서, 열처리 단계(S130)를 통해 반도체 웨이퍼(101)로부터 분리된 제1 웨이퍼(103)는 하부에 결함층을 구비하게 된다.
따라서, 초박형 반도체 웨이퍼 제조 방법(100)은 제1 웨이퍼(103)의 결함층 및 제1 웨이퍼(103) 상에 형성된 게터링 층(102)을 제거하는 식각 단계(S140)를 더 포함할 수 있다.
또한, 반도체 웨이퍼(101)는 실리콘 웨이퍼 일 수 있다.
S110 내지 S140의 단계를 통해 초박형 반도체 웨이퍼(100A)를 생산할 수 있다. S110 내지 S140 단계를 포함하는 초박형 반도체 웨이퍼 제조 방법(100)에 따라 초박형 반도체 웨이퍼를 생산하는 경우, 게터링 층 형성 단계(S120)에 의해 생성된 게터링 층(102)은 제1 웨이퍼(103)를 분리하여 획득하는 박리 공정을 수행하는 열처리 단계(S130)에서 발생할 수 있는 외부 오염원을 차단하는 보호층 역할을 수행할 수 있고, 이에 따라 열화를 방지할 수 있다.
또한, 열처리 단계(S130)에 의한 제1 웨이퍼(103) 박리 공정시, 수반되는 고온 열처리에 의해 제1 웨이퍼(103) 내부에서는, 도펀트의 확산이 일어나게 되고, 결국, 제1 웨이퍼(103) 내부의 불순물이 확산층에 포획되어 제1 웨이퍼(103) 내부의 불순물이 저감되는 효과도 얻을 수 있다.
또한, 열처리 단계(S130)는 반도체 웨이퍼(101)로부터 제1 웨이퍼(103)를 분리하여 획득하는 박리 과정 및 반도체 웨이퍼(101) 내부의 결함을 제거하는 결함 제거 과정을 포함할 수 있고, 이러한 열처리 단계(S130)는 단일의 열처리 공정으로 상기 박리 과정 및 결함 제거 과정을 수행하는 단계일 수 있다.
즉, 종래에는 박리 웨이퍼(커플리스 웨이퍼)를 분리하여 획득하는 박리 공정과 웨이퍼 내부의 결함을 제거하는 결함 제거 과정을 수행하기 위해 2번 이상의 열처리 과정이 필요하였으나, 게터링 층 형성 단계(S120)에 의해 생성된 게터링 층(102)이 열화를 방지할 수 있어, 박리 공정을 위한 열처리 온도를 충분히 고온의 공정에서 수행할 수 있게 되므로, 열처리 단계(S130)는 단일의 열처리 공정만으로도 위 두 가지 과정을 수행할 수 있게 된 것이다.
따라서, 전체적으로 초박형 웨이퍼 제조 방법(100)의 공정이 단순화되고, 결국 초박형 웨이퍼 제조 방법(100)을 이용하면 초박형 웨이퍼 제조 단가를 낮출 수 있다.
또한, 게터링 층 형성 단계(S120)에 따라 형성된 게터링 층(102)은 인(P) 또는 붕소(B)가 함유된 박막 형태일 수 있고, 예컨대 SOG(Spin On Glass)로 형성된 박막 형태일 수 있다.
특히, 게터링 층(102)이 박막일 때, 상기 박막은, n형 또는 p형 도펀트 함량이 50% 이상 100% 미만이고, 두께가 0nm 초과 100nm 이하일 수 있으나, 이에 제한되는 것은 아니다.
또한, 박막 형태의 게터링 층(102)은 박리 공정을 통해 분리된 제1 웨이퍼(103)와 제1 웨이퍼(103)가 분리된 채로 잔존하는 반도체 웨이퍼(101A)의 계면에 형성된 결함층에 동시에 작용하여 게터링(gettering) 효과를 증대시킬 수 있다.
또한, 이러한 게터링 층(102)의 효과를 발생시키기 위해 게터링 층 형성 단계(S120)는 이온 주입 단계(S110), 열처리 단계(S130) 또는 식각 단계(S140) 직전에 수행될 수도 있다. 즉 반드시 이온 주입 단계(S110)와 열처리 단계(S130) 사이에 게터링 층 형성 단계(S120)가 수행되어야 하는 것은 아니다.
또한, 초박형 반도체 웨이퍼 제조 방법(100)에 따라 생성된 초박형 반도체 웨이퍼(100A)를 이용하여 태양 전지를 제조하면, 전술한 효과에 따라, 태양 전지의 제조 단가를 낮출 수 있다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지 셀의 제조 방법(이하, “태양 전지 셀 제조 방법(200)”이라 함)의 절차를 도시한 블록도이고, 도 5는 태양 전지 셀 제조 방법(200)의 세부 공정을 순서대로 도시한 흐름도이다.
태양 전지 셀 제조 방법(200)은 앞서 도 2 내지 도 3을 참조하여 설명한 반도체 웨이퍼 제조 방법(100)의 모든 단계를 포함하고 초박형 반도체 웨이퍼 제조 방법(100)의 후속 공정으로 연계 가능한 일부 단계를 포함하는 방법이다.
이러한 태양 전지 셀 제조 방법(200)은 반도체 웨이퍼(201) 상에 이온을 주입하는 이온 주입 단계(S210), 이온 주입 단계(S210)에 의해 내부에 결함이 형성된 반도체 웨이퍼(201) 상에 게터링 층(202)을 형성하는 게터링 층 형성 단계(S220), 반도체 웨이퍼(201)로부터 제1 웨이퍼(203)를 분리하여 획득하고 반도체 웨이퍼(201) 내부의 결함을 제거하는 열처리 단계(S230), 그리고 분리된 제1 웨이퍼(203) 상에 금속(205)이 전면에 증착된 핸들 웨이퍼(204)를 접합하는 핸들 웨이퍼 접합 단계(S240)를 포함한다.
여기서, 열처리 단계(S230)에 의해 제1 웨이퍼(203) 상부에 에미터 층(207)이 형성될 수 있다.
또한, 반도체 웨이퍼(201)는 실리콘 웨이퍼 일 수 있다.
또한, 태양 전지 셀 제조 방법(200)은 제1 웨이퍼(203)의 상면의 에미터 층(207)과 금속(205)의 전기적인 접촉을 위해 소정의 영역에 펄스 레이저를 조사하는 레이저 공정 단계(S250)와, 제1 웨이퍼(203)의 하면에 비정질 실리콘 층(208), 전도층(209) 및 전극층(210)을 형성하는 후면 공정 단계(S260)를 더 포함할 수 있다.
레이저 공정 단계(S250)에서는 에미터 층(207)과 금속(205)의 전기적인 접촉을 위해 LFC(Laser fired contact)공정을 수행할 수 있으며, 여기서 나노초 단위의 펄스 레이저를 이용할 수 있다. 예컨대, 나노초 단위의 펄스 레이저를 소정의 영역에 해당하는 핸들 웨이퍼 상에 조사할 수 있다.
상술한 바로부터 알 수 있다시피, 태양 전지 셀 제조 방법(200)의 S210 내지 S230 단계는 앞서 도 2 내지 도 3을 참조하여 설명한 초박형 반도체 웨이퍼 제조 방법(100)의 S110 내지 S130 단계에 상응 각각 상응되는 것을 알 수 있다.
즉, 태양 전지 셀 제조 방법(200)은 초박형 반도체 웨이퍼 제조 방법(100)의 후속 공정으로 연계 가능한 S240 및 S250 단계를 초박형 반도체 웨이퍼 제조 방법(100)의 S130 단계 이후에 수행하여 태양 전지 셀(200A)을 제조할 수 있음을 알 수 있다. 이 때, 게터링 층(202)이 패시베이션(passivation) 층의 역할을 수행할 수 있다.
따라서, 초박형 반도체 웨이퍼 제조시 미리 게터링층을 웨이퍼 상에 증착하여 웨이퍼 제조에서 태양 전지 셀 제조까지 일괄 공정을 구현할 수 있어, 이러한 일광 공정을 이용하여 제조된 태양 전지 셀의 제조 원가를 절감할 수 있다.
초박형 반도체 웨이퍼 제조 방법(100)과 유사하게, 태양 전지 셀 제조 방법(200)의 게터링 층 형성 단계(S220)는 이온 주입 단계(S210), 열처리 단계(S230) 또는 핸들 웨이퍼 접합 단계(S240) 직전에 수행될 수 있다.
또한, 초박형 반도체 웨이퍼 제조 방법(100)과 유사하게, 태양 전지 셀 제조 방법(200)의 열처리 단계(S230)는 반도체 웨이퍼(201)로부터 제1 웨이퍼(203)를 분리하여 획득하는 박리 과정 및 반도체 웨이퍼(201) 내부의 결함을 제거하는 결함 제거 과정을 포함할 수 있고, 이러한 열처리 단계(S230)는 단일의 열처리 공정으로 상기 박리 과정 및 결함 제거 과정을 수행하는 단계일 수 있다.
또한, 금속(205)은 Al로 형성되고, 층 형태를 이룰 수 있으며, 게터링 층(202)은 인 또는 붕소가 함유된 박막 형태일 수 있다. 예컨대 박막은 SOG(Spin On Glass)로 형성된 박막 형태일 수 있다. 이 때 박막은n형 또는 p형 도펀트 함량이 50% 이상 100% 미만이고, 두께가 0nm 초과 100nm 이하일 수 있으나, 반드시 그러한 것은 아니다.
도 6 및 7은 본 발명의 다양한 실시예에 따라 제1 웨이퍼를 제조하는 방법을 설명하기 위해 도시한 일 예시 도면이다.
먼저, 이온 임플란트 공정을 위해 프로톤 임플란테이션(Proton implantation) 공정, 즉, 2MeV, 6 X 1016 ions/cm2의 양성자 빔을 실리콘 웨이퍼(601) 상에 조사한다. 이 후, 약 섭씨 550ºC의 질소 분위기 하에서 30분동안 열처리 공정을 수행하면, 실리콘 웨이퍼(601)로부터 제1 웨이퍼(kerfless wafer; 602)가 박리되고, 제2 웨이퍼(donor wafer; 603)가 남게 된다.
추가적으로, 제1 웨이퍼(602)와 제2 웨이퍼(603)가 맞닿아 있던 계면을 세부적으로 살피기 위해 그 단면을TEM(transmission electron microscope) 사진을 도 7에 도시하였다.
도 7에 도시된 제1 웨이퍼(602)와 제2 웨이퍼(603)의 단면을 참조하면, 제1 웨이퍼(602)와 제2 웨이퍼(603)가 맞닿아 있던 계면에는 상대적으로 결함이 크고(Heavily damaged, 701), 제2 웨이퍼(603)의 중, 하면은 상대적으로 결함이 작은 것(Lightly damaged, 702)을 알 수 있다.
도 8은 본 발명의 다양한 실시예에 따라 게터링 층을 형성하였을 때 생성된 게터링 층의 효과를 설명하기 위해 도시한 열처리 온도(Annealing Temperature, ºC)별 소수 캐리어 라이프타임(Minority Carrier Lifetime, μsec) 그래프로서, 온도별 소수 캐리어 라이프 타임의 크기를 MCLT로 표기하였다. 또한, 게터링 층은 인을 포함하는 SOG 박막 형태(P-SOG)로 형성하였다.
800은 열처리를 진행하지 않은 베어 웨이퍼(Bare wafer)에 대한 그래프이고, 801은 박막이 형성되지 않은 베어 웨이퍼를 고온 열처리 하였을 때의 결과 그래프이며, 802는 박막을 베어 웨이퍼 상에 형성한 후 고온 열처리를 하였을 때의 결과 그래프이다.
또한, 803는 박막이 형성되지 않은 박리된 제1 웨이퍼에 대해 고온 열처리를 하였을 때의 결과 그래프이고, 804는 박막이 형성된 제1 웨이퍼에 대해 고온 열처리를 하였을 때의 결과 그래프이다.
800 내지 804의 공정에서는 질소 분위기 하에서 10분 동안 고온 열처리를 하였다.
800과 802를 참조하면, 게터링 층이 형성된 베어 웨이퍼는 MCLT가 상승한 것을 알 수 있고, 800과 801을 참조하면, 게터링 층이 형성되지 않은 베어 웨이퍼는 MCLT가 떨어지는 것을 알 수 있다.
또한, 803과 804를 참조하면 게터링 층이 형성된 제1 웨이퍼는 MCLT가 최대 2배 이상 상승한 것을 확인할 수 있다.
지금까지 설명한 본 발명의 다양한 실시예에 따른 제1 웨이퍼(103; 203)은 커플리스(kerfless) 웨이퍼 또는 박리 웨이퍼 등으로 명명될 수 있다.
상술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. 반도체 웨이퍼 상에 이온을 주입하는 이온 주입 단계;
    상기 이온 주입 단계에 의해 내부에 결함이 형성된 상기 반도체 웨이퍼 상에 게터링 층을 형성하는 게터링 층 형성 단계; 및
    상기 반도체 웨이퍼로부터 상기 반도체 웨이퍼의 일부에 해당하는 제1 웨이퍼를 분리하여 획득하고 상기 반도체 웨이퍼 내부의 결함을 제거하는 열처리 단계를 포함하되,
    상기 열처리 단계는,
    상기 반도체 웨이퍼로부터 제1 웨이퍼를 분리하여 획득하는 박리 과정 및 상기 반도체 웨이퍼 내부의 결함을 제거하는 결함 제거 과정을 포함하고,
    상기 반도체 웨이퍼 상에 형성된 게터링 층이 외부 오염원을 차단하여 상기 반도체 웨이퍼의 열화를 방지함에 따라 단일의 열처리 공정으로 상기 박리 과정 및 상기 결함 제거 과정이 동시에 수행되도록 하는 것을 특징으로 하는 초박형 반도체 웨이퍼 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 웨이퍼로부터 분리된 상기 제1 웨이퍼는 하부에 결함층을 구비하고,
    상기 제1 웨이퍼의 결함층 및 상기 제1 웨이퍼 상에 형성된 상기 게터링 층을 제거하는 식각 단계를 더 포함하는 것을 특징으로 하는 초박형 반도체 웨이퍼 제조 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 게터링 층은 인 또는 붕소가 함유된 박막 형태인 것을 특징으로 하는 초박형 반도체 웨이퍼 제조 방법.
  6. 제5항에 있어서,
    상기 박막은,
    n형 또는 p형 도펀트 함량이 50% 이상 100% 미만이고,
    두께가 0nm 초과 100nm 이하인 것을 특징으로 하는 초박형 반도체 웨이퍼 제조 방법.
  7. 삭제
  8. 삭제
  9. 반도체 웨이퍼 상에 이온을 주입하는 이온 주입 단계;
    상기 이온 주입 단계에 의해 내부에 결함이 형성된 상기 반도체 웨이퍼 상에 게터링 층을 형성하는 게터링 층 형성 단계;
    상기 반도체 웨이퍼로부터 상기 반도체 웨이퍼의 일부에 해당하는 제1 웨이퍼를 분리하여 획득하고 상기 반도체 웨이퍼 내부의 결함을 제거하는 열처리 단계; 및
    분리된 상기 제1 웨이퍼 상에 금속이 전면에 증착된 핸들 웨이퍼를 접합하는 핸들 웨이퍼 접합 단계를 포함하되,
    상기 열처리 단계에 의해 상기 제1 웨이퍼 상부에 에미터 층이 형성되되,
    상기 열처리 단계는,
    상기 반도체 웨이퍼로부터 제1 웨이퍼를 분리하여 획득하는 박리 과정 및 상기 반도체 웨이퍼 내부의 결함을 제거하는 결함 제거 과정을 포함하고,
    상기 반도체 웨이퍼 상에 형성된 게터링 층이 외부 오염원을 차단하여 상기 반도체 웨이퍼의 열화를 방지함에 따라 단일의 열처리 공정으로 상기 박리 과정 및 상기 결함 제거 과정이 동시에 수행되도록 하는 것을 특징으로 하는 태양 전지 셀 제조 방법.
  10. 제9항에 있어서,
    상기 제1 웨이퍼의 상면의 에미터 층과 상기 금속의 전기적인 접촉을 위해 소정의 영역에 나노초 단위의 펄스 레이저를 조사하는 레이저 공정 단계; 및
    상기 제1 웨이퍼의 하면에 비정질 실리콘 층, 전도층 및 전극층을 형성하는 후면 공정 단계를 포함하는 것을 특징으로 하는 태양 전지 셀 제조 방법.
  11. 삭제
  12. 제9항에 있어서,
    상기 금속은 Al로 형성되고,
    상기 게터링 층은 인 또는 붕소가 함유된 박막 형태이며,
    상기 박막은 n형 또는 p형 도펀트 함량이 50% 이상 100% 미만이고, 두께가 0nm 초과 100nm 이하인 것을 특징으로 하는 태양 전지 셀 제조 방법.
  13. 삭제
KR1020170126389A 2017-09-28 2017-09-28 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀 KR101934569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170126389A KR101934569B1 (ko) 2017-09-28 2017-09-28 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170126389A KR101934569B1 (ko) 2017-09-28 2017-09-28 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀

Publications (1)

Publication Number Publication Date
KR101934569B1 true KR101934569B1 (ko) 2019-01-02

Family

ID=65021486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126389A KR101934569B1 (ko) 2017-09-28 2017-09-28 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀

Country Status (1)

Country Link
KR (1) KR101934569B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法

Similar Documents

Publication Publication Date Title
KR101462397B1 (ko) 접합 웨이퍼의 제조 방법
KR101340004B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
EP1883104B1 (en) Method for manufacturing a bonded SOI wafer
KR100875909B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
CN101118845B (zh) 用于制造键合晶片的方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
US6555451B1 (en) Method for making shallow diffusion junctions in semiconductors using elemental doping
KR102408679B1 (ko) 접합soi웨이퍼의 제조방법
KR100965510B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
KR101934569B1 (ko) 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀
WO2016129372A1 (ja) 太陽電池の製造方法および太陽電池
KR102129190B1 (ko) 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
US7799660B2 (en) Method for manufacturing SOI substrate
JP3579069B2 (ja) 半導体装置の製造方法
KR102532382B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
KR100250751B1 (ko) 반도체 소자의 제조방법
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
EP0823727B1 (fr) Procédé de fabrication de la base extrinsèque d'un transistor NPN dans une technologie bipolaire haute fréquence
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
JP4826993B2 (ja) ｐ型シリコン単結晶ウェーハの製造方法
US20140273330A1 (en) Method of forming single side textured semiconductor workpieces
CN115083959A (zh) 一种退火腔体温度监控方法
JPH11162991A (ja) 半導体装置の製造方法
JPH04293241A (ja) 半導体基板の製造方法
JP2005259859A (ja) 拡散ウエハおよびその製造方法

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant