KR102408679B1 - 접합soi웨이퍼의 제조방법 - Google Patents

접합soi웨이퍼의 제조방법 Download PDF

Info

Publication number
KR102408679B1
KR102408679B1 KR1020197008489A KR20197008489A KR102408679B1 KR 102408679 B1 KR102408679 B1 KR 102408679B1 KR 1020197008489 A KR1020197008489 A KR 1020197008489A KR 20197008489 A KR20197008489 A KR 20197008489A KR 102408679 B1 KR102408679 B1 KR 102408679B1
Authority
KR
South Korea
Prior art keywords
wafer
heat treatment
bonded soi
oxide film
soi
Prior art date
Application number
KR1020197008489A
Other languages
English (en)
Other versions
KR20190050995A (ko
Inventor
토루 이시즈카
세츠야 하마
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20190050995A publication Critical patent/KR20190050995A/ko
Application granted granted Critical
Publication of KR102408679B1 publication Critical patent/KR102408679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은, 이면에 산화막을 갖는 접합SOI웨이퍼에, 아르곤분위기하에서 열처리를 실시하여 SOI층의 표면을 평탄화하는 공정을 갖는 접합SOI웨이퍼의 제조방법으로서, 아르곤분위기하에서의 열처리를 배치식 열처리로에 의해 행할 때에, 배치식 열처리로 내에 수용된 인접하는 접합SOI웨이퍼의 사이에, 더미웨이퍼로서 실리콘웨이퍼를 배치하여 열처리를 행하는 것을 특징으로 하는 접합SOI웨이퍼의 제조방법이다. 이에 따라, 이면에 산화막을 갖는 접합SOI웨이퍼에 배치식 열처리로에 의해 아르곤분위기하에서 열처리를 실시하여 SOI층의 표면을 평탄화하는 공정에 있어서, LPD의 증가를 억제할 수 있는 SOI웨이퍼의 제조방법이 제공된다.

Description

접합SOI웨이퍼의 제조방법
본 발명은, 접합(貼り合わせ)SOI웨이퍼의 제조방법에 관한 것이다.
반도체소자용의 웨이퍼 중 하나로서, 절연막인 매립산화막 상에 실리콘층(이하, SOI층이라 불리기도 한다)을 형성한 SOI(Silicon On Insulator)웨이퍼가 있다. 이 SOI웨이퍼는, 디바이스 제작영역이 되는 기판표층부의 SOI층이 매립절연층(매립산화막층(BOX층))에 의해 기판 내부와 전기적으로 분리되어 있으므로, 기생용량이 작고, 내방사성 능력이 높은 등의 특징을 갖는다. 그러므로, 고속이면서 저소비전력동작, 소프트에러 방지 등의 효과가 기대되며, 고성능 반도체소자용의 기판으로서 유망시되고 있다.
베이스웨이퍼, BOX층, SOI층과 같은 구조를 갖는 SOI웨이퍼는, 일반적으로 접합법으로 제조되는 경우가 많다. 이 접합법은, 예를 들어 2매의 실리콘단결정웨이퍼 중 적어도 일방의 표면에 실리콘산화막을 형성한 후, 이 형성한 산화막을 개재하여 2매의 웨이퍼를 밀착시키고, 결합열처리를 실시함으로써 결합력을 높이고, 그 후에 편방의 웨이퍼(SOI층을 형성하는 웨이퍼(이하, 본드웨이퍼))를 경면연마나, 이른바 이온주입박리법에 의해 박막화하여, SOI웨이퍼를 제조하는 방법이다.
이러한 접합법으로 SOI웨이퍼를 제조하는 경우, 디바이스가 제작되는 SOI층으로부터 접합계면을 멀리할 목적으로, 본드웨이퍼측에 산화막을 형성하는 경우가 많았다.
한편, 최근에는, 다양한 통신기기에서 고속화 및 대용량화가 진행되고 있다. 이에 수반하여 고주파디바이스(RF디바이스)용 반도체도 고성능화가 요구되고 있다. 또한, 실리콘기판 상에 전자집적회로뿐만 아니라 광집적회로도 제작하는 실리콘포토닉스(Si Photonics)도 요구되고 있다. 이들 용도에 대응하는 접합SOI웨이퍼에는, 두꺼운 BOX산화막을 갖는 것의 요구가 있다. 접합SOI웨이퍼가 두꺼운 BOX산화막을 구비하는 경우에는, 이온주입에너지의 상한의 관점으로부터, 베이스웨이퍼측에 두꺼운 산화막을 성장시켜, 접합을 행하는 수법이 채용되는 경우가 있다. 그리고, 베이스웨이퍼에 두꺼운 산화막을 성장시킨 경우에는, 베이스웨이퍼의 접합면과는 반대측의 이면측에도 두꺼운 산화막이 부착된 상태로, 접합SOI웨이퍼의 제조프로세스를 행하게 된다.
이온주입박리법에 의해 접합SOI웨이퍼를 제조하려면, 박리 후의 SOI층 표면의 평탄성을 높이는 공정이 필요해진다. 이 평탄화공정에는, CMP(Chemical Mechanical Polish)를 이용하여 행하는 평탄화공정과, 수소가스나 불활성가스분위기하의 고온어닐(이하에서는 평탄화열처리라 하는 경우가 있다)에 의한 평탄화공정이 있다. 통상은 이들 중 어느 하나가, 박리 후의 접합SOI웨이퍼에 대해 실시된다.
CMP에 의한 평탄화공정 후의 SOI층 표면의 러프니스는 경면연마웨이퍼와 동등한데, SOI층의 면내 막두께균일성이 열화되는 경향이 있다. 한편, 고온어닐에 의한 평탄화공정에서는 러프니스는 경면연마웨이퍼보다 조금 크지만, SOI층의 막두께균일성은 좋다. 특히 직경 300mm 이상의 대직경웨이퍼에 있어서는, CMP에 의한 평탄화공정에서는 막두께균일성의 열화가 현저하다. 그와 비교하여, 고온어닐에 의한 평탄화에서는 그러한 경향은 없다.
고온어닐에 의해 SOI층 표면을 평탄화하는 열처리의 예로서, 불활성가스인 아르곤가스를 함유하는 아르곤분위기에서의 어닐(이하, Ar어닐이라 한다)이 있다(특허문헌 1).
특허문헌 1의 도 1(e) 및 [0047]단락에는, 이면에 산화막이 있는 SOI웨이퍼에, 평탄화열처리로서 불활성가스분위기에서 열처리하는 것이 기재되어 있는데, 아르곤분위기의 경우, 1200℃ 이상에서 행하는 것이 바람직하다고 되어 있다(특허문헌 1의 [0048]단락 참조).
일본특허공개 2012-129347호 공보
본 발명자들은, 이면에 산화막이 있는 SOI웨이퍼를 배치식 열처리로에서 고온 Ar어닐처리하면, 웨이퍼지지부 바로 아래에 위치하는 웨이퍼의 SOI층의 표면을 중심으로, Ar어닐 전에 비해 LPD(Light Point Defect)가 증가하는 경향이 있는 것을 신규로 발견하였다.
관찰된 LPD를 SEM(Scanning Electron Microscope)의 EDX(Energy Dispersive X-ray Spectroscopy)에 의해 분석을 행하면, 산소와 실리콘이 검출된다. 그러나, 배치(batch)로(爐)의 가장 위에 충전된 웨이퍼에는 항상 LPD의 증가가 보이지 않는다.
한편, 이면에 산화막이 없는 SOI웨이퍼의 경우에는, 어닐 전후로 LPD의 증가는 보이지 않는다. 이는, LPD의 증가가 이면산화막에 의존하고 있는 것을 시사하고 있다. 이면에 산화막이 있는 SOI웨이퍼에 고온 Ar어닐을 실시할 때에는, 이 LPD의 증가를 억제할 필요가 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 이면에 산화막을 갖는 접합SOI웨이퍼에 배치식 열처리로에 의해 아르곤분위기하에서 열처리를 실시하여 SOI층의 표면을 평탄화하는 공정에 있어서, LPD의 증가를 억제할 수 있는 SOI웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 이면에 산화막을 갖는 접합SOI웨이퍼에, 아르곤분위기하에서 열처리를 실시하여 SOI층의 표면을 평탄화하는 공정을 갖는 접합SOI웨이퍼의 제조방법으로서,
상기 아르곤분위기하에서의 열처리를 배치식 열처리로에 의해 행할 때에, 이 배치식 열처리로 내에 수용된 인접하는 상기 접합SOI웨이퍼의 사이에, 더미웨이퍼로서 실리콘웨이퍼를 배치(配置)하여 열처리를 행하는 것을 특징으로 하는 접합SOI웨이퍼의 제조방법을 제공한다.
이와 같이, 인접하는 접합SOI웨이퍼의 사이에, 실리콘웨이퍼를 배치함으로써, 이면에 산화막을 갖는 접합SOI웨이퍼의 표면의 LPD의 증가를 억제할 수 있어, LPD가 적은 접합SOI웨이퍼를 안정적으로 제조할 수 있다.
이때, 상기 더미웨이퍼로서 이용하는 실리콘웨이퍼를, 상기 더미웨이퍼로서 사용한 적이 없는 경면연마웨이퍼, 또는, 상기 더미웨이퍼로서 사용한 후에 세정을 실시한 경면연마웨이퍼로 하는 것이 바람직하다.
이러한 더미웨이퍼이면 용이하게 준비할 수 있고, LPD의 증가를 억제하는 효과도 크므로, LPD가 적은 접합SOI웨이퍼를 보다 저가로 제조할 수 있다.
또한, 상기 아르곤분위기하에서의 열처리의 온도를 1150℃ 이상으로 하는 것이 바람직하다.
열처리의 온도를 1150℃ 이상으로 하면, 접합SOI웨이퍼의 SOI층의 표면거칠기 개선효과를 보다 높일 수 있다.
본 발명에 따르면, 이면에 산화막을 갖는 접합SOI웨이퍼에 배치식 열처리로에 의해 아르곤분위기하에서 열처리를 실시하여 SOI층의 표면을 평탄화하는 공정에 있어서, SOI층 표면의 LPD의 증가를 억제할 수 있어, LPD가 적은 접합SOI웨이퍼의 수율을 향상시킬 수 있다. 이에 따라, LPD가 적은 접합SOI웨이퍼를 안정적으로 제조할 수 있다.
도 1은 본 발명의 SOI웨이퍼의 제조방법에 의한, 배치식 열처리로 내의 접합SOI웨이퍼와 더미웨이퍼의 배치의 일 예를 나타내는 개략도이다.
도 2는 본 발명의 SOI웨이퍼의 제조방법의 일 실시형태를 나타내는 공정플로우도이다.
이하, 본 발명에 대하여, 실시태양의 일 예로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
도 2는, 본 발명의 접합SOI웨이퍼의 제조방법의 일 실시형태를 나타내는 공정플로우도이다. 이하에서는, 본 발명의 접합SOI웨이퍼의 제조방법을 도 2를 참조하여 공정순으로 설명한다.
접합SOI웨이퍼의 베이스웨이퍼(1)로서, 표리면에 예를 들어 1μm의 두께의 산화막(2)이 부착된 기판을 준비한다(도 2(a)). 여기서 형성하는 산화막(2)의 두께는, 이후의 공정(f)인 평탄화열처리공정에 있어서 SOI웨이퍼의 이면에 산화막이 남아 있는 두께이면, 특별히 한정되지 않는다. 산화막(2)은, 예를 들어 통상의 열산화에 의해 형성할 수 있다. 한편, 본드웨이퍼(4)에는 수소이온 또는 희가스 중 적어도 1종류의 이온을 이온주입하여 이온주입층(3)을 형성할 수 있다(도 2(b)). 이는, 도 2의 (d)에 나타내는 공정에 있어서, 이 이온주입층(3)을 박리면으로 하기 위한 것이다. 이온주입층(3)의 본드웨이퍼(4)의 표면으로부터의 깊이는, 원하는 SOI층의 두께에 따라, 주입하는 이온의 종류나 에너지를 조정함으로써 설정할 수 있다.
다음에, 산화막(2)을 형성한 베이스웨이퍼(1)와 이온주입층(3)을 형성한 본드웨이퍼(4)를, 본드웨이퍼(4)의 이온주입층(3)을 형성한 측의 면이, 접합면측이 되도록 하여, 도 2(c)에 나타내는 바와 같이, 산화막(2)을 개재하여 접합한다(접합공정). 이 접합공정 전에는, 웨이퍼의 표면에 부착되어 있는 파티클 및 유기물 등의 오염물을 제거하기 위해, 베이스웨이퍼(1)와 본드웨이퍼(4)의 접합전 세정이 실시되어도 된다. 접합전 세정으로는, 예를 들어 RCA세정 등을 이용할 수 있다.
접합공정에 있어서 접합한 베이스웨이퍼(1)와 본드웨이퍼(4)에 대해, 예를 들어 질소분위기에서 500℃ 정도의 온도에서 박리열처리를 행하면, 이온주입층(3)을 박리면으로 하여 본드웨이퍼를 박리할 수 있다(박리공정). 이 박리공정에 의해, 도 2(d)에 나타내는 바와 같이, 박리 후의 SOI층(5), BOX층(6)(산화막(2)), 베이스웨이퍼(1)로 이루어지고, 이면에 산화막(2)을 갖는 접합SOI웨이퍼(10)를 제작할 수 있다. 이때, 부산물로서 박리 후의 본드웨이퍼(9)가 생성되는데, 이 박리 후의 본드웨이퍼(9)는 신품의 본드웨이퍼(4)로서 재생하는 것이 가능하다.
박리 후의 SOI층(5)과 베이스웨이퍼(1)의 접합계면의 결합력을 높이기 위해, 고온의 산화성분위기에서 결합열처리를 행할 수도 있다(결합열처리공정). 이 결합열처리에 의해, 도 2(e)에 나타낸 바와 같이, 박리 후의 SOI층(5)의 표면에 결합열처리에 의한 표면산화막(7)이 형성된다. 그 후, 결합열처리로 형성된 표면산화막(7)을 예를 들어 불산 등에 의해 제거한다. 이 산화막 형성과 산화막 제거에 의한 희생산화처리에 의해, 박리시에 발생한 기계적 데미지나 수소이온 등의 이온주입시에 발생한 주입 데미지를 제거할 수 있다.
박리 후의 접합SOI웨이퍼(10)는, 박리 후의 SOI층(5)의 표면의 면거칠기가 크기 때문에, Ar어닐에 의해 표면거칠기의 개선을 행한다(도 2(f), 평탄화열처리공정). 이때의 열처리온도는, 통상 1100℃ 이상이면 되는데, 본 발명의 접합SOI웨이퍼의 제조방법에 있어서는, 아르곤분위기하에서의 열처리의 온도를 1150℃ 이상으로 하는 것이 바람직하다. 이러한 열처리온도이면, SOI층(5)의 표면의 마이그레이션이 충분히 진행되어, 접합SOI웨이퍼(10)의 SOI층(5)의 표면거칠기의 개선효과를 보다 높일 수 있다. 이 열처리온도는, 보다 바람직하게는 1200℃ 이상이다. 보다 높은 온도에서 열처리를 행함으로써, 표면거칠기는 보다 개선된다. 또한, 이 열처리온도의 상한은 특별히 한정되지 않으나, 예를 들어, 1300℃ 이하이다. Ar어닐의 처리시간은 특별히 한정되지 않으나, 3분 내지 10시간, 보다 바람직하게는 30분 내지 2시간 정도로 할 수 있다. 이 고온의 Ar어닐처리에 의해, SOI층(5)의 표면의 실리콘원자에 마이그레이션이 발생하여, SOI층(5)의 표면이 평탄화된다. 한편, 본 발명에 있어서의 아르곤분위기란, Ar가스 100%의 분위기 외에, Ar가스를 주성분으로 하는 비산화성분위기로 할 수도 있다.
이 Ar어닐시, 이면에 산화막을 갖는 접합SOI웨이퍼(10)를 배치식 열처리로에 통상의 방법으로 충전하면, 박리 후의 SOI층(5)의 표면의 바로 위에, 위의 슬롯의 접합SOI웨이퍼(10)의 이면의 산화막(2)이 대향하게 된다. 접합SOI웨이퍼(10)가 이와 같이 배치되면, 접합SOI웨이퍼(10)의 이면으로부터 방출된 산소성분이, 아래의 슬롯의 접합SOI웨이퍼(10)의 SOI층(5)의 표면에 도달하여, LPD의 발생원인이 되는 것으로 생각된다.
이에 반해, 본 발명의 접합SOI웨이퍼의 제조방법에서는, 상기 서술한 LPD의 발생을 방지하기 위해, 배치식 열처리로 내에 수용된 인접하는 접합SOI웨이퍼(10)의 사이에, 더미웨이퍼로서 실리콘웨이퍼(12)를 배치하여 열처리를 행한다. 이때의, 접합SOI웨이퍼(10)와 더미웨이퍼(실리콘웨이퍼(12))의 배치의 일 예를 도 1에 나타낸다. 도 1에 나타내는 바와 같이, 이면에 산화막을 갖는 접합SOI웨이퍼(10)를, 보트의 지지폴(14)에 형성된 웨이퍼지지부(13)에 1슬롯간격으로 배치하고, 접합SOI웨이퍼(10)의 사이의 슬롯에는 더미웨이퍼로서 실리콘웨이퍼(12)를 배치한다. 실리콘웨이퍼(12)는 이면 및 표면에 산화막을 갖고 있지 않은 것을 이용한다(자연산화막은 그렇지 않다). 이러한 배치로 하면, 이면에 산화막을 갖는 접합SOI웨이퍼(10)의 바로 위에 있는 것은, 산화막이 없는 실리콘웨이퍼(12)의 이면이 된다. 이에 따라, 위의 이면에 산화막을 갖는 접합SOI웨이퍼(10)의 이면으로부터 방출된 산소성분은, 실리콘웨이퍼(12)에 의해 차단되어, 아래의 슬롯의 접합SOI웨이퍼(10)의 표면에는 거의 도달하지 않는다.
또한, 본 발명의 접합SOI웨이퍼의 제조방법에 있어서는, 더미웨이퍼로서 이용하는 실리콘웨이퍼(12)를, 더미웨이퍼로서 사용한 적이 없는 경면연마웨이퍼, 또는, 더미웨이퍼로서 사용한 후에 세정을 실시한 경면연마웨이퍼로 하는 것이 바람직하다.
접합SOI웨이퍼(10)의 사이에 배치된 실리콘웨이퍼(경면연마웨이퍼)(12)는, 주위의 접합SOI웨이퍼(10)로부터 방출되는 산소성분에 의해, 점차 오염이 퇴적되는 현상이 있다. 이 오염을 방치한 채 열처리를 반복하면, 더미웨이퍼로서 이용한 경면연마웨이퍼로부터 반대로 산소성분이 방출되게 된다. 그리고, 그 산소성분이 접합SOI웨이퍼(10)의 표면에 이르러, 그 표면에 대해 결함을 형성하는 원인이 된다. 따라서, 접합SOI웨이퍼(10)의 사이에 배치하는 경면연마웨이퍼(12)는, 배치(batch)마다, 혹은, 소정의 배치(batch)수를 처리한 후에, 더미웨이퍼로서 사용한 적이 없는, 표면이 청정한 경면연마웨이퍼로 교체하거나, 또는, 더미웨이퍼로서 사용한 후에 세정을 실시하여 청정하게 한 경면연마웨이퍼를 재차 사용하는 것이 바람직하다. 또한, 더미웨이퍼로서 경면연마웨이퍼는 용이하게 준비할 수 있으며, LPD가 적은 접합SOI웨이퍼를 보다 저가로 제조할 수 있다.
또한, 이면에 산화막을 갖는 접합SOI웨이퍼(10)의 이면측의 영향을 억제하는 수법으로서, 배치식 열처리로에 충전할 때의 슬롯간격을, 1슬롯간격, 2슬롯간격, 3슬롯간격, 4슬롯간격 등으로 단순히 넓혀가는 수법을 생각할 수 있다. 그러나, 이 경우에는, 위에 있는 접합SOI웨이퍼(10)의 이면측으로부터 방출된 산소성분을 차폐하는 것이 없으므로, 확산으로 아래의 접합SOI웨이퍼(10)의 표면에 도달하는 성분을 억제하는 것은 곤란하다고 생각된다. 또한, 2슬롯간격 이상으로 하는 경우에는, 배치식 열처리로의 생산성을 현저하게 손상시키게 된다.
실시예
(실시예 1)
본드웨이퍼(4) 및 베이스웨이퍼(1)로서, 양면이 연마된 직경 300mm, 도전형 p형, 저항률 10Ω·cm, 결정방위 <100>의 실리콘단결정웨이퍼를 준비하였다. 다음에, 베이스웨이퍼(1)에 대해, 산화온도 950℃에서 1μm의 산화막(2)을 성장시켰다. 이때, 웨이퍼이면측에도 약 1μm의 산화막(2)이 성장하였다.
이 베이스웨이퍼(1)와, 가속전압 50keV, 도즈량 5.0×1016/cm2의 수소이온을 주입한 본드웨이퍼(4)를 접합하고, 500℃, 20분의 열처리를 실시하여 이온주입층(3)에서 박리하여 접합SOI웨이퍼(10)를 제작하였다.
박리 후의 접합SOI웨이퍼(10)에, 900℃에서 0.15μm의 산화막을 형성한 후에, 이것을 제거하는 HF세정을 실시하였다(희생 산화처리). 그 결과, 표면에는 산화막은 없고, 이면에는 약 0.85μm의 산화막이 부착된 상태의 접합SOI웨이퍼(10)가 되었다.
이 후에, 종형의 저항가열식의 배치식 열처리로를 이용하여, 1200℃, 1시간의 불활성가스분위기어닐(Ar 100%)에 의한 평탄화열처리를 실시하였다. 이때, 평탄화를 행하는 접합SOI웨이퍼(10)를 웨이퍼지지부(13)에 대해 1슬롯간격으로 100매 배치하고, 접합SOI웨이퍼(10)의 사이에 더미웨이퍼로서 사용한 적이 없는 실리콘단결정으로 이루어지는 경면연마웨이퍼(12)를 배치하였다. 이 평탄화열처리의 후, 희생산화처리(950℃의 산화 및 형성된 산화막제거)를 실시하고, SOI층의 두께를 150nm로 조정하였다. 이 접합SOI웨이퍼(10)의 표면의 결함평가로서, 직경 0.10μm 이상의 LPD측정을 행한 바, 100개/매 이하의 합격여부 판정규격에 대해, 84%의 접합SOI웨이퍼가 합격이 되었다.
(실시예 2)
실시예 1과 동일조건으로, 연속 10배치(batch)의 접합SOI웨이퍼(10)를 제작하였다. 단, 이 10배치의 처리에 있어서는, 최초의 1배치에서 사용한 경면연마웨이퍼(12)의 세정이나 교환을 행하는 일 없이, 그대로, 그 후의 연속9배치의 평탄화열처리에 사용하여 접합SOI웨이퍼(10)를 제작하였다. 10배치째에 제작된 접합SOI웨이퍼(10)에 대해, 실시예 1과 동일한 조건으로 LPD측정을 행한 바, 75%의 접합SOI웨이퍼가 합격이 되었다.
(실시예 3)
실시예 2에서 10배치의 연속처리에 사용한 경면연마웨이퍼(12)에 세정(SC1세정 및 SC2세정)을 행하였다. 세정 후의 경면연마웨이퍼(12)를 사용하여, 실시예 1과 동일한 제조조건으로 평탄화열처리까지 행하고, 다시, 실시예 1과 동일한 조건으로 LPD측정을 행하였다. 그 결과, 82%의 접합SOI웨이퍼가 합격이 되었다.
(비교예 1)
평탄화열처리시에, 평탄화를 행하는 100매의 접합SOI웨이퍼(10)를, 배치식 열처리로의 웨이퍼지지부(13)에 간극없이 충전한 것 이외는, 실시예 1과 동일한 제조조건으로 평탄화열처리까지 행하고, 실시예 1과 동일한 조건으로 LPD측정을 행하였다. 그 결과, 2%의 접합SOI웨이퍼만이 합격이 되었다.
(비교예 2)
평탄화열처리시에, 평탄화를 행하는 100매의 접합SOI웨이퍼(10)를, 배치식 열처리로의 보트에 1슬롯간격으로 배치하고, 이들 접합SOI웨이퍼(10)의 사이에는 경면연마웨이퍼(12)를 배치하지 않은 것 이외는, 실시예 1과 동일한 제조조건으로 평탄화열처리까지 행하였다. 그리고, 실시예 1과 동일한 조건으로 LPD측정을 행한 바, 32%의 접합SOI웨이퍼만이 합격이 되었다.
(비교예 3)
평탄화열처리시에, 평탄화를 행하는 50매의 접합SOI웨이퍼(10)를, 배치식 열처리로의 보트에 2슬롯간격으로 웨이퍼간격을 넓힌 상태로 배치하고, 접합SOI웨이퍼(10)의 사이에 경면연마웨이퍼(12)를 배치하지 않은 것 이외는, 실시예 1과 동일한 제조조건으로 평탄화열처리까지 행하였다. 그리고, 실시예 1과 동일한 조건으로 LPD측정을 행한 바, 60%의 접합SOI웨이퍼만이 합격이 되었다. 비교예 3에서는, 합격율은 비교예 1-2에 비해 높았으나, 실시예 1-3보다는 대폭 낮고, 또한, 접합SOI웨이퍼(10)의 충전매수를 대폭 줄일 필요가 있으므로, 실시예에 비해 생산성은 저하되었다.
이상과 같이, 본 발명의 접합SOI웨이퍼의 제조방법에서는, LPD가 적은 접합SOI웨이퍼의 수율을 향상시킬 수 있었다. 또한, LPD가 적은 접합SOI웨이퍼를 안정적으로 제조할 수 있었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (3)

  1. 이면에 산화막을 갖는 접합SOI웨이퍼에, 아르곤분위기하에서 열처리를 실시하여 SOI층의 표면을 평탄화하는 공정을 갖는 접합SOI웨이퍼의 제조방법으로서,
    상기 아르곤분위기하에서의 열처리를 배치식 열처리로에 의해 행할 때에, 이 배치식 열처리로 내에 수용된 인접하는 상기 접합SOI웨이퍼의 사이에, 더미웨이퍼로서 실리콘웨이퍼를 배치하여 열처리를 행하고,
    상기 아르곤분위기하에서의 열처리의 온도를 1150℃ 이상으로 하는 것을 특징으로 하는 접합SOI웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 더미웨이퍼로서 이용하는 실리콘웨이퍼를, 상기 더미웨이퍼로서 사용한 적이 없는 경면연마웨이퍼, 또는, 상기 더미웨이퍼로서 사용한 후에 세정을 실시한 경면연마웨이퍼로 하는 것을 특징으로 하는 접합SOI웨이퍼의 제조방법.
  3. 삭제
KR1020197008489A 2016-09-27 2017-08-22 접합soi웨이퍼의 제조방법 KR102408679B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016188216A JP6531743B2 (ja) 2016-09-27 2016-09-27 貼り合わせｓｏｉウェーハの製造方法
JPJP-P-2016-188216 2016-09-27
PCT/JP2017/029848 WO2018061523A1 (ja) 2016-09-27 2017-08-22 貼り合わせｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20190050995A KR20190050995A (ko) 2019-05-14
KR102408679B1 true KR102408679B1 (ko) 2022-06-14

Family

ID=61762769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008489A KR102408679B1 (ko) 2016-09-27 2017-08-22 접합soi웨이퍼의 제조방법

Country Status (7)

Country Link
US (1) US10600677B2 (ko)
EP (1) EP3522202A4 (ko)
JP (1) JP6531743B2 (ko)
KR (1) KR102408679B1 (ko)
CN (1) CN109690733B (ko)
TW (1) TWI716627B (ko)
WO (1) WO2018061523A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102384558B1 (ko) * 2017-09-27 2022-04-08 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP6927143B2 (ja) * 2018-05-17 2021-08-25 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10935722B1 (en) * 2019-09-14 2021-03-02 Dong Li CMOS compatible material platform for photonic integrated circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353082A (ja) 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
KR100362898B1 (ko) 1997-12-26 2003-01-24 캐논 가부시끼가이샤 Soi기판의열처리방법과장치및이것을사용한soi기판의제조방법
JP2004186226A (ja) 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2012129347A (ja) * 2010-12-15 2012-07-05 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156121A (en) * 1996-12-19 2000-12-05 Tokyo Electron Limited Wafer boat and film formation method
JPH10189465A (ja) * 1996-12-26 1998-07-21 Dainippon Screen Mfg Co Ltd 基板の熱処理装置およびそれを備える薄膜形成装置
JPH11251563A (ja) * 1997-12-26 1999-09-17 Canon Inc Ｓｏｉ基板の熱処理方法及び熱処理装置並びにそれを用いたｓｏｉ基板の作製方法
EP1667209B1 (en) * 2003-09-08 2012-05-09 SUMCO Corporation Method for manufacturing soi wafer
JP4626175B2 (ja) * 2004-04-09 2011-02-02 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP4802624B2 (ja) * 2005-09-07 2011-10-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
JP2010040638A (ja) * 2008-08-01 2010-02-18 Sumco Corp Ｓｏｉ基板の製造方法
JP5521561B2 (ja) * 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2012059889A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ
US20130023108A1 (en) * 2011-07-22 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
CN102543828B (zh) * 2011-11-02 2014-12-10 上海华力微电子有限公司 一种soi硅片的制备方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5673572B2 (ja) * 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN103443910A (zh) * 2012-04-05 2013-12-11 国立大学法人东北大学 硅晶片的原子级平坦化表面处理方法及热处理装置
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100362898B1 (ko) 1997-12-26 2003-01-24 캐논 가부시끼가이샤 Soi기판의열처리방법과장치및이것을사용한soi기판의제조방법
JP2002353082A (ja) 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2004186226A (ja) 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2012129347A (ja) * 2010-12-15 2012-07-05 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法

Also Published As

Publication number Publication date
TWI716627B (zh) 2021-01-21
JP2018056230A (ja) 2018-04-05
KR20190050995A (ko) 2019-05-14
CN109690733B (zh) 2022-10-18
CN109690733A (zh) 2019-04-26
EP3522202A1 (en) 2019-08-07
EP3522202A4 (en) 2020-05-13
JP6531743B2 (ja) 2019-06-19
US20190198386A1 (en) 2019-06-27
US10600677B2 (en) 2020-03-24
WO2018061523A1 (ja) 2018-04-05
TW201824354A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
JP5706391B2 (ja) Ｓｏｉウエーハの製造方法
KR101500956B1 (ko) Ｓｏｉ웨이퍼의 제조 방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP2009231376A (ja) Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
KR102408679B1 (ko) 접합soi웨이퍼의 제조방법
JP6107709B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20180015634A (ko) 접합 soi 웨이퍼의 제조방법
JP5183958B2 (ja) Ｓｏｉウエーハの製造方法
JPWO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
KR101486779B1 (ko) Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
CN108701593B (zh) 半导体晶圆的热处理方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
US7799660B2 (en) Method for manufacturing SOI substrate
KR20160013037A (ko) 접합 웨이퍼의 제조방법
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
KR20230070027A (ko) 접합 웨이퍼용의 지지 기판의 제조 방법 및, 접합 웨이퍼용의 지지 기판
JP2006013179A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant