TWI716627B - 貼合式soi晶圓的製造方法 - Google Patents

貼合式soi晶圓的製造方法 Download PDF

Info

Publication number
TWI716627B
TWI716627B TW106128752A TW106128752A TWI716627B TW I716627 B TWI716627 B TW I716627B TW 106128752 A TW106128752 A TW 106128752A TW 106128752 A TW106128752 A TW 106128752A TW I716627 B TWI716627 B TW I716627B
Authority
TW
Taiwan
Prior art keywords
wafer
heat treatment
bonded soi
bonded
soi
Prior art date
Application number
TW106128752A
Other languages
English (en)
Other versions
TW201824354A (zh
Inventor
石塚徹
濱節哉
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW201824354A publication Critical patent/TW201824354A/zh
Application granted granted Critical
Publication of TWI716627B publication Critical patent/TWI716627B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本發明為具有對內面具有氧化膜的貼合式SOI晶圓在氬氛圍下實施熱處理而使SOI層的表面平坦化的步驟，其中於藉由批次式熱處理爐而進行在該氬氛圍下的熱處理時，於收納在該批次式熱處理爐內的相鄰的該貼合式SOI晶圓之間，配置矽晶圓作為擋片而進行熱處理的貼合式SOI晶圓的製造方法。藉此提供在藉由批次式熱處理爐且在氬氛圍下對內面具有氧化膜的貼合式SOI晶圓實施熱處理而使SOI層的表面平坦化的步驟之中，能抑制LPD的增加的SOI晶圓的製造方法。

Description

貼合式SOI晶圓的製造方法
本發明係關於貼合式SOI晶圓的製造方法。
作為半導體元件用的晶圓的一種，有於係為絕緣膜的埋製氧化膜上形成矽層（以下有稱為SOI層的情況）的SOI（Silicon On Insulator）晶圓。此SOI晶圓，由於成為裝置製作區域的基板表層部的SOI層係為藉由埋製絕緣層（埋製氧化膜層（BOX層））而與基板內部電氣地分離的緣故，而有寄生電容小、耐放射性能力高等的特徵。因此，被期待有高速且低耗電動作、軟體錯誤防止等的效果，而在作為高性能半導體元件用的基板為前途看好。
具有所謂的基底晶圓、BOX層、SOI層的SOI晶圓，一般而言以貼合法製造者為多。此貼合法係為例如於二片的單晶矽晶圓的其中至少一者的表面形成矽氧化膜之後，透過此形成的氧化膜而使二片的晶圓密接，並藉由實施結合熱處理而提高結合力，之後鏡面研磨其中一片的晶圓（形成SOI層的晶圓（以下，接合晶圓）），或藉由所謂的離子注入剝離法而薄膜化，進而製造SOI晶圓的方法。
以如此的貼合法製造SOI晶圓的情況，為了使裝置自所製作的SOI層為遠離於貼合交界面的目的，因此多有在接合晶圓之側形成氧化膜。
另一方面，近年來，在各種通訊機器之中，高速化及大電容化持續地發展。伴隨於此，高頻裝置（RF裝置）用半導體也尋求高性能化。再者，也有要求於矽基板上不僅製構電子積體電路也製構光積體電路的矽光（Si Photonics）。對於對應這些用途的貼合式SOI晶圓，有具有厚的BOX氧化膜的要求。在貼合式SOI晶圓具有厚的BOX氧化膜的情況下，自離子注入能量的上限的觀點，係有採取使厚的氧化膜成長於基底晶圓之側而進行貼合的手法的情況。然後，於使厚的氧化膜成長於基底晶圓的情況，亦在為與基底晶圓的貼合面的相反側的內面側處附上厚的氧化膜的狀態下，進行貼合式SOI晶圓的製造流程。
於藉由離子注入剝離法而製造貼合式SOI晶圓，提高剝離後的SOI層表面的平坦性的步驟係為必要。於此平坦化步驟，有使用CMP（Chemical Mechanical Polish）而進行平坦化的步驟、以及藉由氫氣體或惰性氣體氛圍下的高溫退火（以下有稱為平坦化熱處理的情況）的平坦化步驟。通常會對剝離後的貼合式SOI晶圓實施這些的其中之一。
藉由CMP的平坦化步驟後的SOI層表面的粗糙度與鏡面研磨晶圓同等，但是SOI層的面內厚度均一性會有劣化的傾向。另一方面，藉由高溫退火的平坦化步驟，粗糙度會比鏡面研磨些微大，但是SOI層的膜厚度均一性佳。特別是在直徑300mm以上的大直徑晶圓之中，藉由CMP的平坦化步驟的膜厚度均一性的劣化係為顯著。與其相比，藉由高溫退火的平坦化則無如此的傾向。
作為藉由高溫退火而平坦化SOI層表面的熱處理的範例，有藉由含有為惰性氣體的氬氣的氬氛圍的退火（以下稱為Ar退火）（專利文獻1）。
於專利文獻1的圖1（e）及第〔0047〕段，記載有對內面有氧化膜的SOI晶圓以惰性氣體氛圍進行熱處理而作為平坦化熱處理，氬氛圍的情況，以1200℃以上進行為佳（參考專利文獻1的第〔0048〕段）。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開2012-129347號公報
［發明所欲解決之問題］ 本發明人們新發現了當以批次式熱處理爐將內面有氧化膜的SOI晶圓進行高溫Ar退火處理，位於晶圓支承部正下方的晶圓的SOI層的表面的中心，LPD（Light Point Defect）有比Ar退火前增加的傾向。
觀察到的LPD藉由SEM（Scanning Electron Microscope）的EDX（Energy Dispersive X-ray Spectroscopy）進行分析，檢測出氧及矽。但是，裝填於批次爐的最上方的晶圓則總是未見LPD的增加。
另一方面，在內面沒有氧化膜的SOI晶圓的情況下，在退火前後並未發現LPD的增加。此教示了LPD的增加與內面氧化膜有相關連。對內面有氧化膜的SOI晶圓實施高溫Ar退火時，有抑制此LPD的增加的必要。
本發明係鑑於上述問題點者，其目的在於提供一種能在藉由批次式熱處理爐對內面有氧化膜的貼合式SOI晶圓在氬氛圍下實施熱處理而平坦化SOI層的表面的步驟之中抑制LPS的增加的SOI晶圓的製造方法。 ［解決問題之技術手段］
為了達成上述目的，本發明提供一種貼合式SOI晶圓的製造方法，係具有對內面具有氧化膜的貼合式SOI晶圓在氬氛圍下實施熱處理而使SOI層的表面平坦化的步驟，其中於藉由批次式熱處理爐而進行在該氬氛圍下的熱處理時，於收納在該批次式熱處理爐內的相鄰的該貼合式SOI晶圓之間，配置矽晶圓作為擋片而進行熱處理。
如此一來，藉由於相鄰的貼合式SOI晶圓之間配置矽晶圓，能抑制內面有氧化膜的貼合式SOI晶圓的表面的LPD的增加，能安定地製造LPD少的貼合式SOI晶圓。
此時，其中作為該擋片而使用的矽晶圓係為尚未作為該擋片而使用的鏡面研磨晶圓，或為於作為該擋片而使用後實施洗淨的鏡面研磨晶圓為佳。
若為如此的擋片則能容易地準備，且抑制LPD的增加的效果也大的緣故，能更低價地製造LPD少的貼合式SOI晶圓。
再者，在該氬氛圍下的熱處理的溫度為1150℃以上為佳。
當熱處理的溫度為1150℃以上，更能提高貼合式SOI晶圓的SOI層的表面粗糙度改善效果。 〔對照先前技術之功效〕
根據本發明，在藉由批次式熱處理爐對內面有氧化膜的貼合式SOI晶圓在氬氛圍下實施熱處理而平坦化SOI層的表面的步驟之中，能抑制SOI層表面的LPD的增加，能提升LPD少的貼合式SOI晶圓的收率。因此，能安定地製造LPD少的貼合式SOI晶圓。
以下，關於本發明，作為實施樣貌的一範例，參考圖式的同時詳細地說明，但是本發明並非限定於此。
第2圖係顯示本發明的SOI晶圓的製造方法的一實施例的步驟流程圖。以下參考第2圖依步驟順序說明本發明的貼合式SOI晶圓的製造方法。
作為貼合式SOI晶圓的基底晶圓1，準備表內面附有例如1μm的厚度的氧化膜的基板（第2圖的（a））。於此形成的氧化膜2的厚度，只要是在之後的步驟（f）的平坦化熱處理步驟之中SOI晶圓的內面殘留有氧化膜的厚度，則不特別限定。氧化膜2，能藉由例如通常的熱氧化而形成。另一方面，能於接合晶圓4離子注入氫離子或稀有氣體的其中至少一種的離子而形成離子注入層3（第2圖的（b））。此為，為了在第2圖的（d）所示的步驟之中，將此離子注入層3作為剝離面。自離子注入層3的接合晶圓4的表面的深度，能因應期望的SOI層的厚度，調整注入的離子的種類或能量而設定。
接下來，將形成了氧化膜2的基底晶圓1及形成了離子注入層3的接合晶圓4，以使接合晶圓4的形成有離子注入層3之側的面成為在貼合面之側的方式，如第2圖的（c）所示，透過氧化膜2而貼合（貼合步驟）。於此貼合步驟之前，為了除去附著於晶圓的表面的微粒及有機物等的汙染物，亦可實施基底晶圓1及接合晶圓4的貼合前洗淨。作為貼合前洗淨，能使用例如RCA洗淨等。
在貼合步驟之中，當對於經貼合的基底晶圓1及接合晶圓4，例如以氮氛圍500℃程度的溫度進行剝離熱處理，能將離子注入層3作為剝離面而剝離接合晶圓（剝離步驟）。藉由此剝離步驟，如第2圖的（d）所示，能製作由剝離後的SOI層5、BOX層6（氧化膜2）及基底晶圓1所構成的內面具有氧化膜2的貼合式SOI晶圓10。此時，雖然會產生作為副產物的剝離後的接合晶圓9，此剝離後的接合晶圓9能再生而作為新品的接合晶圓4。
為了提高剝離後的SOI層5與基底晶圓1的貼合交界面的結合力，以高溫的氧化性氛圍而進行結合熱處理亦可（結合熱處理步驟）。藉由此結合熱處理，如第2圖的（e）所示，於剝離後的SOI層5的表面形成結合熱處理所致的表面氧化膜7。之後，藉由例如氟酸等除去以結合熱處理形成的表面氧化膜7。藉由以此氧化膜形成及氧化膜除去的犧牲氧化處理，能除去剝離時所發生的機械的損傷或氫離子等的離子注入時所發生的注入損傷。
剝離後的貼合式SOI晶圓10，因剝離後的SOI層5的表面的面粗糙度大的緣故，藉由Ar退火而進行表面粗糙度的改善（第2圖的（f），平坦化熱處理步驟）。此時的熱處理溫度，通常1100℃以上即可，但是在本發明的貼合式SOI晶圓的製造方法之中，在氬氛圍下的熱處理的溫度為1150℃以上為佳。若為如此的熱處理溫度，SOI層5的表面的遷移會充分地進行，能更加提高貼合式SOI晶圓10的SOI層5的表面粗糙度的改善效果。此熱處理溫度，更佳為1200℃以上。藉由以更高溫度進行熱處理，表面粗糙度會更為改善。再者，此熱處理溫度的上限並未特別限定，但是例如為1300℃以下。Ar退火的處理時間並未特別限定，但是能為3分鐘至10小時，更佳為30分鐘至2小時程度。藉由此高溫的Ar退火處理，於SOI層5的表面的矽原子發生遷移，SOI層5的表面會平坦化。另外，本發明之中的氬氛圍，能為Ar氣體100%的氛圍、或是Ar氣體為主成分的非氧化性氛圍。
此Ar退火時，若以通常的方法將內面具有氧化膜的貼合式SOI晶圓10填充至批次式熱處理爐，則會變成於剝離後的SOI層5的表面的緊接上方，上槽的貼合式SOI晶圓10的內面的氧化膜2為相對向。若貼合式SOI晶圓10為如此配置，則自貼合式SOI晶圓10的內面釋出的氧成分，會到達下槽的貼合式SOI晶圓10的SOI層5的表面，而被認為是成為LPD的發生原因。
相對於此，在本發明的貼合式SOI晶圓的製造方法，為了防止上述的LPD的發生，收納在批次式熱處理爐內的相鄰的貼合式SOI晶圓10之間，配置了作為擋片的矽晶圓12而進行熱處理。此時的貼合式SOI晶圓10及擋片（矽晶圓12）的配置的一範例係示於第1圖。如第1圖所示，將內面具有氧化膜的貼合式SOI晶圓10相隔一槽地配置於形成於晶舟的支承桿14的晶圓支承部13，於貼合式SOI晶圓10之間的槽配置作為擋片的矽晶圓12。矽晶圓12係使用內面及表面不具有氧化膜者（自然氧化膜不受此限）。若如此配置，位於內面具有氧化膜的貼合式SOI晶圓10的緊接上方的是不具有氧化膜的矽晶圓12的內面。因此，自更上方的內面具有氧化膜的貼合式SOI晶圓10的內面釋出的氧成分，會藉由矽晶圓12而被遮蔽，而幾乎不會到達下槽的貼合式SOI晶圓10的表面。
再者，在本發明的貼合式SOI晶圓的製造方法之中，作為擋片而使用的矽晶圓12，為尚未作為擋片而使用的鏡面研磨晶圓、或是在作為擋片而使用後已經實施洗淨的鏡面研磨晶圓為佳。
配置於貼合式SOI晶圓10之間的矽晶圓（鏡面研磨晶圓）12，會因為自周圍的貼合式SOI晶圓10釋出的氧成分而有逐漸堆積髒汙的現象。若就此放置此髒汙不處理而反覆進行熱處理，反而會自作為擋片而使用的鏡面研磨晶圓釋出氧成分。然後，該氧成分到達貼合式SOI晶圓10的表面，而會成為對於該表面形成缺陷的原因。緣此，配置於貼合式SOI晶圓10之間的鏡面研磨晶圓12，於每批次或處理完規定的批次數之後，替換成尚未作為擋片而使用的表面是乾淨的鏡面研磨晶圓，或是再次使用已在作為擋片而使用之後實施洗淨的鏡面研磨晶圓為佳。再者，能容易地準備作為擋片的鏡面研磨晶圓，能更低價地製造LPD少的貼合式SOI晶圓。
再者，作為抑制內面具有氧化膜的貼合式SOI晶圓10的內面側的影響的方法，被認為有使填充至批次式處理爐時的槽間隔為相隔一槽、相隔二槽、相隔三槽或相隔四槽等，僅僅逐漸遠離的方法。但是，於此情況，並未遮蔽自位於上方的貼合式SOI晶圓10的內面側釋出的氧成分的緣故，抑制以擴散到達下方的貼合式SOI晶圓10的表面的成分一事被認為是困難的。再者，相隔二槽以上的情況，會變成顯著損及批次式熱處理爐的生產性。 ［實施例］
［實施例一］ 作為接合晶圓4及基底晶圓1，準備了經雙面研磨的直徑300mm、導電型p型、電阻率10Ω･cm、結晶方位＜100＞的單晶矽晶圓。接著，對基底晶圓1，以氧化溫度950℃成長了1μm的氧化膜2。此時，於晶圓內面側也成長了約1μm的氧化膜2。
將此基底晶圓1，與經以加速電壓50keV、劑量5.0×1016 /cm2 注入的氫離子的接合晶圓4相貼合，施加500℃、20分鐘的熱處理，在離子注入層3剝離而製作了貼合式SOI晶圓10。
對剝離後的貼合式SOI晶圓10，以900℃形成0.15μm的氧化膜之後，實施了除去此氧化膜的HF洗淨（犧牲氧化處理）。其結果，成為表面不具有氧化膜，內面附有約0.85μm的氧化膜的狀態的貼合式SOI晶圓10。
之後，使用直立型的電阻加熱式的批次式熱處理爐，實施藉由1200℃、1小時的惰性氣體氛圍氬（Ar 100%）的平坦化熱處理。此時，將進行平坦化的貼合式SOI晶圓10，對於晶圓支承部13，間隔一槽地配置100片，於貼合式SOI晶圓10之間配置尚未作為擋片而使用的由單晶矽所構成的鏡面研磨晶圓12。此平坦化熱處理之後，實施犧牲氧化處理（950℃的氧化及形成的氧化膜除去），將SOI層的厚度調整成150nm。作為此貼合式SOI晶圓10的表面的缺陷評價，進行了直徑0.10μm以上的LPD測定，相對於100個/片以下的是否合格判定規格，84%的貼合式SOI晶圓為合格。
［實施例二］ 以與實施例一相同的條件，製作了連續十批次的貼合式SOI晶圓10。但是，在此十批次的處理之中，不進行在最初的一批次之中使用的鏡面研磨晶圓12的洗淨或交換，照原樣，使用於之後的連續九批次的平坦化熱處理而製作了貼合式SOI晶圓10。對於第十批次製作的貼合式SOI晶圓10，以與實施例一相同的條件進行了LPD測定，75%的貼合式SOI晶圓為合格。
［實施例三］ 對於在實施例二之中用於十批次的連續處理的鏡面研磨晶圓12進行了洗淨（SC1洗淨及SC2洗淨）。使用洗淨後的鏡面研磨晶圓12，以與實施例一相同的條件進行至平坦化熱處理為止，更進一步，以與實施例一相同的條件進行了LPD測定。其結果，82%的貼合式SOI晶圓為合格。
［比較例一］ 於平坦化熱處理時，將進行平坦化的100片貼合式SOI晶圓10，無間隔地充填至批次式熱處理爐的晶圓支承部13以外，以與實施例一相同的製造條件進行至平坦化熱處理為止，以與實施例一相同的條件進行了LPD測定。其結果，僅2%的貼合式SOI晶圓為合格。
［比較例二］ 於平坦化熱處理時，將進行平坦化的100片貼合式SOI晶圓10，間隔一槽地配置於批次式熱處理爐的晶舟，該些貼合式SOI晶圓10之間未配置鏡面研磨晶圓12以外，以與實施例一相同的製造條件進行至平坦化熱處理為止。然後，以與實施例一相同的條件進行了LPD測定，僅32%的貼合式SOI晶圓為合格。
［比較例三］ 於平坦化熱處理時，將進行平坦化的50片貼合式SOI晶圓10，以相隔二槽的擴大晶圓間隔的狀態配置於批次式熱處理爐的晶舟，貼合式SOI晶圓10之間未配置鏡面研磨晶圓12以外，以與實施例一相同的製造條件進行至平坦化熱處理為止。然後，以與實施例一相同的條件進行了LPD測定，僅60%的貼合式SOI晶圓為合格。雖然在比較例三之中，合格率高於比較例一及二，但是大幅地低於實施例一至三，再者，由於有大幅地降低貼合式SOI晶圓10的充填片數的必要的緣故，相比於實施例，生產性會降低。
如同以上，以本發明的貼合式SOI晶圓的製造方法，能提升LPD少的貼合式SOI晶圓的收率。再者，能安定地製造LPD少的貼合式SOI晶圓。
此外，本發明並不限定於上述的實施例。上述實施例為舉例說明，凡具有與本發明的申請專利範圍所記載之技術思想實質上同樣之構成，產生相同的功效者，不論為何物皆包含在本發明的技術範圍內。
1‧‧‧基底晶圓 2‧‧‧氧化膜 3‧‧‧離子注入層 4‧‧‧接合晶圓 5‧‧‧SOI層 6‧‧‧BOX層 7‧‧‧表面氧化膜 9‧‧‧剝離後的接合晶圓 10‧‧‧貼合式SOI晶圓 12‧‧‧矽晶圓（鏡面研磨晶圓） 13‧‧‧晶圓支承部 14‧‧‧支承桿
第1圖係顯示根據本發明的SOI晶圓的製造方法的批次式熱處理爐內的貼合式SOI晶圓及擋片的配置的一範例的示意圖。 第2圖係顯示本發明的SOI晶圓的製造方法的一實施例的步驟流程圖。
10‧‧‧貼合式SOI晶圓
12‧‧‧矽晶圓(鏡面研磨晶圓)
13‧‧‧晶圓支承部
14‧‧‧支承桿

Claims (3)

  1. 一種貼合式SOI晶圓的製造方法，係具有對內面具有氧化膜的貼合式SOI晶圓在氬氛圍下實施熱處理而使SOI層的表面平坦化的步驟，其中 於藉由批次式熱處理爐而進行在該氬氛圍下的熱處理時，於收納在該批次式熱處理爐內的相鄰的該貼合式SOI晶圓之間，配置矽晶圓作為擋片而進行熱處理。
  2. 如請求項1所述之貼合式SOI晶圓的製造方法，其中作為該擋片而使用的矽晶圓係為尚未作為該擋片而使用的鏡面研磨晶圓，或為於作為該擋片而使用後實施洗淨的鏡面研磨晶圓。
  3. 如請求項1或2所述之貼合式SOI晶圓的製造方法，其中在該氬氛圍下的熱處理的溫度為1150℃以上。
TW106128752A 2016-09-27 2017-08-24 貼合式soi晶圓的製造方法 TWI716627B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016188216A JP6531743B2 (ja) 2016-09-27 2016-09-27 貼り合わせｓｏｉウェーハの製造方法
JP2016-188216 2016-09-27

Publications (2)

Publication Number Publication Date
TW201824354A TW201824354A (zh) 2018-07-01
TWI716627B true TWI716627B (zh) 2021-01-21

Family

ID=61762769

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128752A TWI716627B (zh) 2016-09-27 2017-08-24 貼合式soi晶圓的製造方法

Country Status (7)

Country Link
US (1) US10600677B2 (zh)
EP (1) EP3522202A4 (zh)
JP (1) JP6531743B2 (zh)
KR (1) KR102408679B1 (zh)
CN (1) CN109690733B (zh)
TW (1) TWI716627B (zh)
WO (1) WO2018061523A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6784848B2 (ja) * 2017-09-27 2020-11-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
JP6927143B2 (ja) * 2018-05-17 2021-08-25 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10935722B1 (en) * 2019-09-14 2021-03-02 Dong Li CMOS compatible material platform for photonic integrated circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251563A (ja) * 1997-12-26 1999-09-17 Canon Inc Ｓｏｉ基板の熱処理方法及び熱処理装置並びにそれを用いたｓｏｉ基板の作製方法
TW392198B (en) * 1996-12-19 2000-06-01 Tokyo Electron Ltd Wafer boat and filmformation method
JP2010040638A (ja) * 2008-08-01 2010-02-18 Sumco Corp Ｓｏｉ基板の製造方法
TW201131625A (en) * 2010-01-12 2011-09-16 Shinetsu Handotai Kk Bonded wafer manufacturing method
US20150017783A1 (en) * 2012-01-24 2015-01-15 Shine-Etsu Handotai Co., Ltd. Method for manufacturing bonded soi wafer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189465A (ja) * 1996-12-26 1998-07-21 Dainippon Screen Mfg Co Ltd 基板の熱処理装置およびそれを備える薄膜形成装置
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JP2002353082A (ja) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP4552857B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハおよびその製造方法
JP4626175B2 (ja) * 2004-04-09 2011-02-02 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP4802624B2 (ja) * 2005-09-07 2011-10-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
WO2013150636A1 (ja) * 2012-04-05 2013-10-10 国立大学法人東北大学 シリコンウェーハの原子オーダー平坦化表面処理方法及び熱処理装置
JP2012059889A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ
JP5541136B2 (ja) * 2010-12-15 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウエーハの製造方法
US20130023108A1 (en) * 2011-07-22 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
CN102543828B (zh) * 2011-11-02 2014-12-10 上海华力微电子有限公司 一种soi硅片的制备方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW392198B (en) * 1996-12-19 2000-06-01 Tokyo Electron Ltd Wafer boat and filmformation method
JPH11251563A (ja) * 1997-12-26 1999-09-17 Canon Inc Ｓｏｉ基板の熱処理方法及び熱処理装置並びにそれを用いたｓｏｉ基板の作製方法
JP2010040638A (ja) * 2008-08-01 2010-02-18 Sumco Corp Ｓｏｉ基板の製造方法
TW201131625A (en) * 2010-01-12 2011-09-16 Shinetsu Handotai Kk Bonded wafer manufacturing method
US20150017783A1 (en) * 2012-01-24 2015-01-15 Shine-Etsu Handotai Co., Ltd. Method for manufacturing bonded soi wafer

Also Published As

Publication number Publication date
JP6531743B2 (ja) 2019-06-19
CN109690733B (zh) 2022-10-18
EP3522202A4 (en) 2020-05-13
JP2018056230A (ja) 2018-04-05
TW201824354A (zh) 2018-07-01
CN109690733A (zh) 2019-04-26
US10600677B2 (en) 2020-03-24
KR20190050995A (ko) 2019-05-14
EP3522202A1 (en) 2019-08-07
WO2018061523A1 (ja) 2018-04-05
KR102408679B1 (ko) 2022-06-14
US20190198386A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
TWI310962B (zh)
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP6179530B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
KR101229760B1 (ko) Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼
TWI716627B (zh) 貼合式soi晶圓的製造方法
KR20090101119A (ko) Ｓｏｉ 웨이퍼의 제조 방법
CN109314040B (zh) 贴合式soi晶圆的制造方法
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20110052456A (ko) 웨이퍼 접합 방법
KR101486779B1 (ko) Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판
JP6380245B2 (ja) Ｓｏｉウェーハの製造方法
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
CN108701593B (zh) 半导体晶圆的热处理方法
JP5541136B2 (ja) 貼り合わせｓｏｉウエーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
KR20080002485A (ko) 본디드 ｓｏｉ 웨이퍼 제조방법
KR20140005948A (ko) Soi 웨이퍼의 제조 방법
US7799660B2 (en) Method for manufacturing SOI substrate
TWI483350B (zh) SOI wafer manufacturing method and glass cleaning method
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법