JP5406508B2 - 横型sbd半導体装置 - Google Patents

横型sbd半導体装置 Download PDF

Info

Publication number
JP5406508B2
JP5406508B2 JP2008286093A JP2008286093A JP5406508B2 JP 5406508 B2 JP5406508 B2 JP 5406508B2 JP 2008286093 A JP2008286093 A JP 2008286093A JP 2008286093 A JP2008286093 A JP 2008286093A JP 5406508 B2 JP5406508 B2 JP 5406508B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
semiconductor device
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008286093A
Other languages
English (en)
Other versions
JP2010114285A (ja
Inventor
厚 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2008286093A priority Critical patent/JP5406508B2/ja
Publication of JP2010114285A publication Critical patent/JP2010114285A/ja
Application granted granted Critical
Publication of JP5406508B2 publication Critical patent/JP5406508B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置、特に、高電子移動度トランジスタ(High Electron Mobility
Transistor、以下「HEMT」と記す)構造を有する横型SBD半導体装置(横型ショットキーバリアダイオード半導体装置)に関する。
電力変換装置に使用される半導体素子、いわゆるパワーデバイスは、スイッチングパワーデバイスと整流素子とに大別される。電力変換装置の電源電圧に応じて使用される300V、600V、1200V等の高耐圧スイッチングパワーデバイスとして、パワーBJT(Bipolar Junction Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等のシリコン材料(Si)を用いたデバイスが広く実用化されている。
他方、整流素子としては、シリコン材料を使用したPN接合ダイオードとショットキーバリアダイオード(Schottky Barrier Diode、以下「SBD」と記す)が、スイッチングパワーデバイスと同様に広く実用化されている。このように現状のパワーデバイスは、シリコン系パワーデバイスが主流であり、成熟した技術レベルに到達し、シリコン材料の物性限界に達する性能を発揮している。
このような状況の下において、デバイス単体として更に高性能化するためには、シリコン材料の物性限界を超える新しい材料を用いるパワーデバイスの実用化が期待されている。特に、高耐圧かつ高速の整流素子においては、高耐圧SBDが有力な候補となるが、シリコンを用いて高性能化を実現することは極めて困難である。そこで、従来広く使用されているシリコンや砒化ガリウム(GaAs)と比較して、高い絶縁破壊電界強度、高い電子移動度、及び高い電子飽和速度等、優れた物性特性を有する炭化珪素(SiC)や窒化アルミニウムガリウム(AlGa1−xN(0≦x≦1))に代表されるIII族窒化物半導体が、高耐圧SBDを実現するための材料として注目されている。
また、炭化珪素を用いるSBDであるSiC−SBDについて、珪素を用いるSBDであるSi−SBDと同様な構造を有し、基板と垂直な方向に電流を流すSiC−縦型SBDが提案されている。このSiC−縦型SBDについて、Si−SBDでは実現が困難である1000V以上の高耐圧SBDが開発され、実用化段階に入っている。しかしながら、炭化珪素基板には、基板材料の結晶性に起因する問題があり、大電流SiC−縦型SBDを実現することは困難である。また、炭化珪素基板が高価で低価格化が困難であることから、SiC−縦型SBDを低価格化することは困難である。このため、シリコン系パワーデバイスに替えて、SiC−縦型SBDを広い範囲で実用化するには至っていない。
他方、窒化アルミニウムガリウム(以下、「AlGaN」と記す)と窒化ガリウム(以下、「GaN」と記する)を用いるAlGaN/GaN−SBDについては、価格の安いシリコン基板を用いることができ、このシリコン基板の上に窒化物化合物半導体層をエピタキシャル成長でき、このシリコン基板の大口径化が容易であるという、炭化珪素基板を用いるSiC−SBDでは得ることができない有利な効果を有する。
また、SBDは、電子のみを電気伝導キャリアとして利用するユニポーラデバイスであるので、電気伝導キャリアの蓄積効果がなく、本質的に高速動作が可能である。それらの特徴を生かして、高耐圧、大電流、高速性を実現する高性能AlGaN/GaN−SBDの研究開発が精力的に進められている。
図8は、従来のAlGaN/GaN−SBD半導体装置の1例を示す。従来のAlGaN/GaN−SBD半導体装置41は、基板42と、基板42の上に設けられるGaN半導体層43(第1の半導体層)と、GaN半導体層43の上に設けられ、GaN半導体層43より大きなエネルギーバンドギャップを有するAlGaN半導体層44(第2の半導体層)とを備え、AlGaN半導体層44と接するGaNの半導体層43の表面に2次元電子ガス45を誘起する。
また、従来の半導体装置41は、AlGaN半導体層44の上に設けられ、AlGaN半導体層44とショットキー接触を有する第1の電極46と、AlGaN半導体層44の上に、第1の電極6と絶縁して設けられ、AlGaN半導体層44とオーミック接触を有する第2の電極7とを備える。
特許文献1及び特許文献2は、それぞれ従来のAlGaN/GaAs−SBD半導体装置の他の例を開示する。
特開2007−180454号公報 特開2007−305609号公報
SBDは、電子のみを電気伝導キャリアとして利用するユニポーラデバイスであるので、電気伝導キャリアの蓄積効果がなく、高速動作が可能である。しかしながら、SBD自身が、容量、特にショットキー接合容量を有し、このショットキー接合容量の充放電が高速動作を妨げる要因となっている。
特に、横型SBDにおいては、大電流容量のSBDを実現するために、半導体装置全体に効率的に電流を流すことが要求される。この要求を満たすために、横型SBDにおいては、アノード電極とカソード電極を交互に配置する櫛型電極構造が採用される。そのため、大電流容量のSBDを設計する場合、櫛型電極の電極幅を広くすることが求められる。この電極幅の増大は、ショットキー接合面積の増大、すなわち、容量の増大をもたらし、高速動作の妨げになっている。
本発明は、このような従来の問題を解決し、ショットキー接合容量を低減し、高速動作が可能な横型SBD半導体装置を提供することを目的とする。
上記目的を達成するために、本発明の横型SBD半導体装置は、基板と、前記基板の上に設けられた第1の半導体層と、前記第1の半導体層の上に設けられ、前記第1の半導体層より大きなエネルギーバンドギャップを有し、前記第1の半導体層との界面に2次元電子ガスを誘起する第2の半導体層と、前記第2の半導体層の上に設けられ、前記第2の半導体層とショットキー接触を有するアノード電極と、前記第2の半導体層の上に、前記アノード電極と絶縁して設けられ、前記第2の半導体層とオーミック接触を有するカソード電極と、前記第2の半導体層にあって、前記アノード電極と前記第2の半導体層の接合面の直下の中央部領域に設けられ、前記アノード電極と前記第2の半導体層の接合面の直下の中央部領域に分布する前記2次元電子ガスを消失させる第1の半導体領域と、前記第2の半導体層にあって、前記アノード電極と前記第2の半導体層の接合面の直下の外周部領域に設けられ、前記2次元電子ガスを誘起し、前記アノード電極と前記カソード電極の間に電流を生じる第2の半導体領域と、を有することを特徴とする。
本発明の横型SBD半導体装置は、前記半導体領域が、少なくとも前記第2の半導体層に形成されたプラズマ処理領域、前記第2の半導体層の凹部表面を有するリセス領域、又は、イオン注入領域のいずれかを含むことを特徴としても良い。
本発明の横型SBD半導体装置は、前記第1の半導体層及び前記第2の半導体層が、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)及びインジウム(In)からなる群のうちの少なくとも1つからなるIII族元素と、窒素(N)、リン(P)、砒素(As)、アンチモン(Sb)からなる群のうちの少なくとも窒素を含むV族元素とにより構成されることを特徴としても良い。


本発明により、ショットキー電極中央部の直下に、ショットキー電極の中央部の直下に分布する2次元電子ガスを消失させる半導体領域を設けることにより、ショットキー接合容量を低減することができ、高速動作が可能な横型SBD半導体装置を提供することができる。
本発明の実施形態を図面に基づいて説明する。なお、同一の構成要素には同一の参照符号を付して説明を省略する。
図1は、本発明の実施形態の半導体装置を示す図である。本発明の実施形態の半導体装置1は、基板2と、基板2の上に設けられる第1の半導体層3と、第1の半導体層3の上に設けられ、第1の半導体層3より大きなエネルギーバンドギャップを有する第2の半導体層4とを備え、第2の半導体層4と接する第1の半導体層3の表面(第1の半導体層3と第2の半導体層4との界面)に2次元電子ガス5を誘起する。
また、本発明の実施形態の半導体装置1は、第2の半導体層4の上に設けられ、第2の半導体層4とショットキー接触を有する第1の電極6と、第2の半導体層4の上に、第1の電極6と絶縁して設けられ、第2の半導体層4とオーミック接触を有する第2の電極7と、第1の電極6の中央部の直下に設けられ、第1の電極6の中央部の直下に分布する2次元電子ガス5を消失させる半導体領域8とを備える。
本発明の実施形態の半導体装置1は、半導体領域8を備えることにより、第1の電極6の中央部の直下に分布する2次元電子ガス5を消失させことができる。第1の電極6の中央部の直下に分布する2次元電子ガス5を消失させることにより、ショットキー接合部の容量を低減し、高速動作が可能となる。
本発明の実施形態の半導体装置1の第1の電極6の中央部の直下に分布する2次元電子ガス5を消失させる半導体領域8は、プラズマ処理領域、第2の半導体層4の表面を凹状に除去したリセス領域、又は、イオン注入領域から構成される。プラズマ処理領域、第2の半導体層4の表面を凹状に除去したリセス領域、又は、イオン注入領域については、以下の本発明の実施例1〜6において説明する。
第1の半導体層3及び前記第2の半導体層4は、例えば、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)及びインジウム(In)からなる群のうちの少なくとも1つからなるIII族元素と、窒素(N)、リン(P)、砒素(As)、アンチモン(Sb)からなる群のうちの少なくとも窒素を含むV族元素により構成されます。これらの材料は1例であり、本発明は、本発明の構成及び効果を実現できる任意の半導体材料に適用される。
第1の半導体層3としてGaN層、第2の半導体層4としてAlGaN層を用いる場合を例として本発明の実施形態の半導体装置の実施例1〜6を以下に説明する。
図2に基づいて本発明の第1の実施例の半導体装置について説明する。本発明の第1の実施例の半導体装置11は、基板2と、基板2の上に設けられ、GaNからなる第1の半導体層3と、第1の半導体層3の上に設けられ、AlGaNからなる第2の半導体層4とを有する。第1の半導体層3と第2の半導体層4とのヘテロ接合界面近傍に、分極電界により、2次元電子ガス5が誘起される。基板2として、サファイア基板、シリコン基板、又は、窒化物半導体基板が使用される。
本発明の第1の実施例の半導体装置11は、第2の半導体層4の上に設けられ、第2の半導体層4とショットキー接触を有する第1の電極6と、第2の半導体層4の上で、第1の電極6と絶縁されて設けられ、第2の半導体層4とオーミック接触を有する第2の電極7とを有し、横型SBDを構成する。
そして、本発明の第1の実施例の半導体装置11において、第1の電極6は、第2の半導体層4とショットキー接触を有するショットキー電極金属6aと、ショットキー電極金属6aの上に設けられショットキー電極金属6aと接続されるアノード電極6bとを有する。また、第1の実施例の半導体装置11において、第2の電極7は、第2の半導体層4とオーミック接触を有するオーミック電極金属7aと、オーミック電極金属7aの上に設けられオーミック電極金属7aと接続されるカソード電極7bとを有する。
ショットキー電極金属6aと接続されるアノード電極6bと、アノード電極6bの左右両側に配置され、オーミック電極金属7aと接続されるカソード電極7bとは、フィールド絶縁層12によって、分離及び絶縁される。フィールド絶縁層12の厚さは、耐圧設計によって定められ、一般には数μm程度である。具体的なフィールド絶縁層12の厚さは、例えば、600V耐圧のSBDの場合、少なくとも3μm必要である。
本発明の第1の実施例の半導体装置11は、第1の電極6の中央部の直下に分布する2次元電子ガスを消失させる半導体領域8としてプラズマ処理領域8aを備える。詳しく説明すると、第1の実施例の半導体装置11は、第2の半導体層4の内で、第1の電極6の中央部の直下にプラズマ処理を施されたプラズマ処理領域8aを備え、このプラズマ処理領域8aが、第1の電極6の中央部の直下にあるGaN層4内に分布するキャリアを消失させる。その結果、第1の電極6の中央部の直下に分布する2次元電子ガスを消失させることにより、ショットキー接合容量を低減することができる。
プラズマ処理領域8aは、プラズマ処理によって形成される。プラズマ処理として、具体的には、例えば、フッ素プラズマに代表されるハロゲンガスのプラズマ処理が用いられる。ハロゲンガスのプラズマ処理によって、実際に2次元ガスを消失させることができる。プラズマ処理領域8aを設けることにより、2次元電子ガスが消失するのは、負のハロゲンイオンにより2次元電子ガスが排除されるためと考えることができる。
横型SBDの場合、電流容量は半導体の横方向の抵抗、すなわち、2次元電子ガスのシート抵抗により定まる。このシート抵抗の値は、300〜500Ω/□程度である。この抵抗成分によって、実用的な電流レベルでは、第1の電極の両端に電流が集中的に流れ、第1の電極の直下の中央部分には電流がほとんど流れず、第1の電極の直下の中央部分は電流通路として機能しない。したがって、第1の実施例の半導体装置においては、第1の電極の中央部の直下に分布する2次元電子ガスが消失することにより、電流容量を低下させることなく、ショットキー接合容量を低減することができる。
図3に基づいて本発明の第2の実施例の半導体装置について説明する。本発明の第2の実施例の半導体装置16は、基本的には、本発明の第1の実施例の半導体装置と同様な構成を有する。しかしながら、第1の実施例の半導体装置と相違して、第2の実施例の半導体装置16は、第1の電極6の中央下部に電極絶縁層18を備える。この電極絶縁層18は、電極絶縁層18専用の工程で形成されても良く、フィールド絶縁層12と同一の工程で形成されても良い。電極絶縁層18が、フィールド絶縁層12と同一の工程で形成される場合には、電極絶縁層18の厚さは、耐圧設計によって定められフィールド絶縁層12の厚さと同じで、一般には数μm程度である。具体的な電極絶縁層18の厚さは、例えば、600V耐圧のSBDの場合、3μm程度以上である。
本発明の第2の実施例の半導体装置16は、第1の実施例の半導体装置と同様に、第1の電極6の中央部の直下に分布する2次元電子ガスを消失させる半導体領域8として、プラズマ処理領域8aを備える。このプラズマ処理領域8aが、第1の電極6の中央部の直下に分布する2次元電子ガスを消失させることにより、ショットキー接合容量を低減することができる。これに加えて、第2の実施例の半導体装置16は、第1の電極6の中央下部に厚い電極絶縁層18を備えるので、更にショットキー接合容量を低減することができる。
横型SBDの場合、電流容量は半導体の横方向の抵抗、すなわち、2次元電子ガスのシート抵抗により定まるので、第1の電極6の中央下部に電極絶縁層18を設けても、電流容量を低下させることなく、ショットキー接合容量を更に低減することが可能となる。
図4に基づいて本発明の第3の実施例の半導体装置について説明する。本発明の第3の実施例の半導体装置21は、基本的には、本発明の第1の実施例の半導体装置と同様な構成を有する。しかしながら、第1の実施例の半導体装置と相違して、第3の実施例の半導体装置21は、第1の電極6の中央下部の直下に、凹部表面を有するリセス領域8bを備え、凹部表面を有するリセス領域8bの直下の2次元電子ガスを消失させる。2次元電子ガスを消失させることにより、電流容量を低減することなくショットキー接合容量を低減することができる。第2の半導体層4の凹部表面は、例えば、反応性イオンエッチングに代表されるドライエッチングにより形成される。
図5に基づいて本発明の第4の実施例の半導体装置について説明する。本発明の第4の実施例の半導体装置26は、基本的には、本発明の第3の実施例の半導体装置と同様な構成を有する。しかしながら、第3の実施例の半導体装置と相違して、第4の実施例の半導体装置は、第1の電極6の中央下部に厚い電極絶縁層18を備える。第4の実施例の半導体装置は、リセス領域8bと電極絶縁層18とにより、電流容量を低下させることなく、ショットキー接合容量を更に低減することが可能となる。
なお、第3の実施例及び第4の実施例においては、リセス領域8bの表面にショットキー接合が形成されるわけではないので、リセス領域8bの表面を凹状に除去することのみによって2次元電子ガスを消失させるためには、リセス領域8bの凹部の深さを調節する必要がある。
図6に基づいて本発明の第5の実施例の半導体装置について説明する。本発明の第5の実施例の半導体装置31は、基本的には、本発明の第1の実施例の半導体装置と同様な構成を有する。しかしながら、第5の実施例の半導体装置と相違して、第5の実施例の半導体装置は、第1の電極6の中央下部の直下にイオン注入領域8cを備え、イオン注入領域8cにおいて、第2の半導体層4の直下の2次元電子ガスを消失させる。これにより、第5の実施例の半導体装置は、電流容量を低下させることなく、ショットキー接合容量を低減することが可能となる。
イオン注入領域8cは、例えば、ボロンイオン(11B+)を、数10〜数100eVの注入エネルギーで1012/cmのドーズ量でイオン注入することにより形成される。このイオン種、注入エネルギー、ドーズ量の条件は1例であり、2次元電子ガスを消失させるのに適当なイオン種、注入エネルギー、ドーズ量の条件を選択することが可能である。
図7に基づいて本発明の第6の実施例の半導体装置について説明する。本発明の第6の実施例の半導体装置36は、基本的には、本発明の第5の実施例の半導体装置と同様な構成を有する。しかしながら、第5の実施例の半導体装置と相違して、第6の実施例の半導体装置36は、第1の電極6の中央下部に厚い電極絶縁層18を備える。第6の実施例の半導体装置は、イオン注入領域8cと電極絶縁層18とにより、電流容量を低下させることなく、ショットキー接合容量を更に低減することが可能となる。
本発明の実施形態に係る半導体装置の断面を示す図である。 本発明の第1の実施例に係る半導体装置の断面を示す図である。 本発明の第2の実施例に係る半導体装置の断面を示す図である。 本発明の第3の実施例に係る半導体装置の断面を示す図である。 本発明の第4の実施例に係る半導体装置の断面を示す図である。 本発明の第5の実施例に係る半導体装置の断面を示す図である。 本発明の第6の実施例に係る半導体装置の断面を示す図である。 従来の半導体装置を示す図である。
符号の説明
1:半導体装置、2:基板、3:第1の半導体層、4:第2の半導体層、5:2次元電子ガス、6:第1の電極、6a:ショットキー電極金属、6b:アノード電極、7:第2の電極、7a:オーミック電極金属、7b:カソード電極、8:半導体領域、8a:プラズマ処理領域、8b:リセス領域、8c:イオン注入領域、11:半導体装置、12:フィールド絶縁層、16:半導体装置、18:電極絶縁層、21:半導体装置、26:半導体装置、31:半導体装置、36:半導体装置、41:半導体装置、42:基板、43:GaN層(第1の半導体層)、44:AlGaN層(第2の半導体層)、45:2次元電子ガス、46:第1の電極、47:第2の電極

Claims (3)

  1. 基板と、
    前記基板の上に設けられた第1の半導体層と、
    前記第1の半導体層の上に設けられ、前記第1の半導体層より大きなエネルギーバンドギャップを有し、前記第1の半導体層との界面に2次元電子ガスを誘起する第2の半導体層と、
    前記第2の半導体層の上に設けられ、前記第2の半導体層とショットキー接触を有するアノード電極と、
    前記第2の半導体層の上に、前記アノード電極と絶縁して設けられ、前記第2の半導体層とオーミック接触を有するカソード電極と、
    前記第2の半導体層にあって、前記アノード電極と前記第2の半導体層の接合面の直下の中央部領域に設けられ、前記アノード電極と前記第2の半導体層の接合面の直下の中央部領域に分布する前記2次元電子ガスを消失させる第1の半導体領域と、
    前記第2の半導体層にあって、前記アノード電極と前記第2の半導体層の接合面の直下の外周部領域に設けられ、前記2次元電子ガスを誘起し、前記アノード電極と前記カソード電極の間に電流を生じる第2の半導体領域と、
    を有することを特徴とする横型SBD半導体装置。
  2. 前記半導体領域が、少なくとも前記第2の半導体層に形成されたプラズマ処理領域、前記第2の半導体層の凹部表面を有するリセス領域、又は、イオン注入領域のいずれかを含むことを特徴とする請求項1記載の横型SBD半導体装置。
  3. 前記第1の半導体層及び前記第2の半導体層が、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)及びインジウム(In)からなる群のうちの少なくとも1つからなるIII族元素と、窒素(N)、リン(P)、砒素(As)、アンチモン(Sb)からなる群のうちの少なくとも窒素を含むV族元素とにより構成されることを特徴とする請求項1又は2記載の横型SBD半導体装置。
JP2008286093A 2008-11-07 2008-11-07 横型sbd半導体装置 Expired - Fee Related JP5406508B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008286093A JP5406508B2 (ja) 2008-11-07 2008-11-07 横型sbd半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008286093A JP5406508B2 (ja) 2008-11-07 2008-11-07 横型sbd半導体装置

Publications (2)

Publication Number Publication Date
JP2010114285A JP2010114285A (ja) 2010-05-20
JP5406508B2 true JP5406508B2 (ja) 2014-02-05

Family

ID=42302620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008286093A Expired - Fee Related JP5406508B2 (ja) 2008-11-07 2008-11-07 横型sbd半導体装置

Country Status (1)

Country Link
JP (1) JP5406508B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5209018B2 (ja) * 2010-09-30 2013-06-12 株式会社東芝 窒化物半導体装置
JP6050563B2 (ja) * 2011-02-25 2016-12-21 富士通株式会社 化合物半導体装置及びその製造方法
JP5765171B2 (ja) * 2011-09-29 2015-08-19 富士通株式会社 化合物半導体装置の製造方法
KR101261928B1 (ko) 2011-11-07 2013-05-08 현대자동차주식회사 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법
WO2014061051A1 (ja) * 2012-10-15 2014-04-24 三菱電機株式会社 ショットキーバリアダイオードおよびそれを用いた電子装置
CN103904134B (zh) * 2014-03-25 2017-01-11 中国科学院半导体研究所 基于GaN基异质结构的二极管结构及制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4379305B2 (ja) * 2004-11-09 2009-12-09 サンケン電気株式会社 半導体装置
JP5217157B2 (ja) * 2006-12-04 2013-06-19 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP2008244419A (ja) * 2007-02-27 2008-10-09 Sanken Electric Co Ltd 高電子移動度トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2010114285A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5907582B2 (ja) 半導体装置
US20100207164A1 (en) Field effect transistor
WO2011024440A1 (ja) 窒化物半導体装置
JP6649183B2 (ja) 半導体装置
US20130140584A1 (en) Semiconductor device
JP2018049951A (ja) 半導体装置
JP2012195618A (ja) 窒化ガリウム半導体素子
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
Xiao et al. 5 kV multi-channel AlGaN/GaN power Schottky barrier diodes with junction-fin-anode
JP5406508B2 (ja) 横型sbd半導体装置
US8823148B2 (en) Diode with epitaxially grown semiconductor layers
US9722029B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7030665B2 (ja) 半導体装置
US20230017518A1 (en) Semiconductor device
JP6384944B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5682102B2 (ja) 逆耐圧を有する縦型窒化ガリウム半導体装置
CN112768532A (zh) 一种单片集成续流二极管的SiC MOSFET器件及其制备方法
JP2012248736A (ja) 半導体装置
WO2012114393A1 (ja) 窒化物半導体装置
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
US7071503B2 (en) Semiconductor structure with a switch element and an edge element
CN110970499A (zh) GaN基横向超结器件及其制作方法
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
WO2015120432A1 (en) Trenched and implanted bipolar junction transistor
CN118016665B (zh) 集成SBD的SiC衬底上增强型GaN HEMT器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131101

R150 Certificate of patent or registration of utility model

Ref document number: 5406508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees