CN103904134B - 基于GaN基异质结构的二极管结构及制作方法 - Google Patents

基于GaN基异质结构的二极管结构及制作方法 Download PDF

Info

Publication number
CN103904134B
CN103904134B CN201410112734.9A CN201410112734A CN103904134B CN 103904134 B CN103904134 B CN 103904134B CN 201410112734 A CN201410112734 A CN 201410112734A CN 103904134 B CN103904134 B CN 103904134B
Authority
CN
China
Prior art keywords
gan
ohmic contact
layer
type cap
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410112734.9A
Other languages
English (en)
Other versions
CN103904134A (zh
Inventor
康贺
王晓亮
肖红领
王翠梅
冯春
姜丽娟
殷海波
崔磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201410112734.9A priority Critical patent/CN103904134B/zh
Publication of CN103904134A publication Critical patent/CN103904134A/zh
Application granted granted Critical
Publication of CN103904134B publication Critical patent/CN103904134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种基于GaN基异质结构的二极管，包括：一衬底；一缓冲层，该缓冲层制作在衬底上；一异质结构势垒层，其制作在缓冲层上；与缓冲层形成二维电子气的异质结构外延层；一P型盖帽层，其制作在异质结构势垒层上，其两侧形成台面；一欧姆接触阳极，其制作在异质结构势垒层上，位置在紧挨着台面的一侧；一欧姆接触阴极，其制作在异质结构势垒层上，且远离P型盖帽层的另一侧的台面上；一肖特基阳极，其制作在P型盖帽层和欧姆接触阳极上；一第一电极，其制作在肖特基接触上；一第二电极，其制作在欧姆接触阴极上。本发明可以降低器件的开启电压，同时实现器件低反向漏电和高阻断特性工作。

Description

基于GaN基异质结构的二极管结构及制作方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种基于GaN基异质结构的二极管及制作方法。
背景技术
宽禁带半导体材料氮化镓(GaN)具有禁带宽度宽、临界击穿电场强度大、饱和电子漂移速度高、介电常数小以及良好的化学稳定性等特点，特别是基于GaN基材料的异质结结构具有高的电子迁移率以及高的二维电子气浓度，使得GaN基器件具有低的导通电阻、高的工作频率，能满足下一代电子装备对功率器件更大功率、更高频率、更小体积和更恶劣高温工作的要求，在民用和军事领域具有广阔的应用前景。随着GaN技术的进步，特别是大直径硅基GaN外延技术的逐步成熟并商用化，GaN功率半导体技术有望成为高性能低成本功率技术解决方案，从而受到国际著名半导体厂商和研究单位的关注。
功率二极管是电力电子线路最基本的组成单元，是稳压器、整流器和逆变器中不可或缺的部分，在日常生活中有着非常广泛的应用。随着现代电力电子技术的快速发展，对功率型二极管器件的性能也提出了越来越高的要求。
传统的GaN基肖特基二极管直接在异质结构上制作电极，利用高功函数的金属与结构材料形成的肖特基结来进行整流。但是由于肖特基结形成的高势垒高度以及异质结构之间的带阶，这种结构的二极管往往开启电压较高，从而增大了器件的正向压降。而使用低功函数的肖特基金属，又将带来高反向漏电的问题，使用传统的方法很难同时实现低导通电压和低反向漏电工作。
在本发明以前，为了降低AlGaN／GaN异质结构上肖特基二极管的开启电压，许多研究小组提出了新颖的器件结构模型。如Furukawa公司的S.Yoshida等人提出了一种具有低导通压降，恢复时间短的肖特基二极管结构。采用双重肖特基结构结合的新结构，分别采用高功函数和低功函数金属作为器件的阳极，正向工作得益于低功函数的阳极而实现低导通电压工作，反向利用高功函数阳极实现器件的反向工作。参见文献：Yoshida，S.，et al.(2005).″AlGaN／GaN field effect Schottky barrier diode(FESBD).″physica status solidi(c)2(7)：2602-2606.
2008年，Chen wanjun等人基于复合电极的思想，提出了一种不利用肖特基结整流，而是通过夹断沟道实现整流作用的二极管结构。该结构使用欧姆接触的阳极结合F离子注入的方法，通过肖特基金属下方的F离子注入实现二极管的反向截止工作，而欧姆接触阳极和阴极实现器件的正向导通，最终实现器件的整流作用。参见文献：Chen，W.，K.-Y.Wong，etal.(2008).″High-performance AlGaN／GaN lateral field-effectrectifiers compatible with high electron mobility transistors.″Applied Physics Letters92(25)：253501.
最近，Jae-Gil Lee提出了利用凹栅和欧姆接触阳极结合来实现二极管器件的制作，不同的是采用肖特基金属和凹栅来实现二极管的反向截止；所制作器件开启电压0.38V，同时实现器件的高反向阻断电压。参见文献：Jae-Gil，L.，P.Bong-Ryeol，et al.(2013).″Low Turn-On VoltageAlGaN／GaN-on-Si Rectifier With Gated Ohmic Anode.″Electron DeviceLetters，IEEE34(2)：214-216。
上述介绍的一些异质结构二极管的实现方法都是利用阳极电极对二维电子气沟道的场效应特性来实现二极管的正向导通、反向截止，不同于传统肖特基二极管必须依靠肖特基势垒来实现整流作用，克服了传统二极管的正向开启电压和反向漏电流之间相互矛盾的关系。
发明内容
本发明的目的在于，提供一种基于GaN基异质结构的二极管及制作方法，其与传统的GaN基肖特基二极管相比，可以降低器件的开启电压，同时实现器件低反向漏电和高阻断特性工作。
为实现上述目的，本发明提供一种基于GaN基异质结构的二极管，包括：
一衬底；
一缓冲层，该缓冲层制作在衬底上；
一异质结构势垒层，其制作在缓冲层上；与缓冲层形成二维电子气的异质结构外延层；
一P型盖帽层，其制作在异质结构势垒层上，其两侧形成台面；
一欧姆接触阳极，其制作在异质结构势垒层上，位置在紧挨着台面的一侧；
一欧姆接触阴极，其制作在异质结构势垒层上，且远离P型盖帽层的另一侧的台面上；
一肖特基阳极，其制作在P型盖帽层和欧姆接触阳极上；
一第一电极，其制作在肖特基接触上；
一第二电极，其制作在欧姆接触阴极上。
本发明还提供一种基于GaN基异质结构的二极管的制作方法，包括如下步骤：
步骤1：在衬底依次制作缓冲层和异质结构势垒层；
步骤2：在异质结构势垒层上上制作P型盖帽层；
步骤3：采用刻蚀的方法，将P型盖帽层两侧刻蚀掉，在P型盖帽层两侧形成台面；
步骤4：在P型盖帽层台面的一侧淀积欧姆接触阳极；
步骤5：在P型盖帽层台面的另一侧淀积欧姆接触阴极；
步骤6：退火；
步骤7：在P型盖帽层和欧姆接触阳极上淀积肖特基阳极；
步骤8：在肖特基接触阳极上淀积第一电极；
步骤9：在欧姆接触阴极上淀积第二电极，完成器件的制备。
本发明的有益成果在于：本发明中器件使用欧姆接触和肖特基接触的复合阳极，在肖特基阳极下方包含有一P型材料形成的凸台。当器件处于正向偏置状态时，很小的电压即可使欧姆接触阳极和阴极之间直接导通，从而实现器件的低开启电压工作；当器件处于反向偏置时，P型材料下方的沟道2DEG耗尽，没有导电沟道，从而实现器件的关断特性。本发明中的异质结构二极管其另外一个特征在于，当二极管反向工作时，阳极下方P型材料和势垒层形成的PN结可以提高器件的阻断特性。
附图说明
为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：
图1是本发明的结构示意图；
图2是本发明的制作流程图。
具体实施方式
请参阅图1所示，本发明提供一种基于GaN基异质结构的二极管，包括：
一衬底11，该衬底11的材料为蓝宝石、碳化硅、金刚石、氮化镓、或硅衬底等，其厚度为1μm-1cm，掺杂浓度为1×1010-1×1023cm-3；
一缓冲层12，该缓冲层制作在衬底11上，所述缓冲层12的材料为GaN、AlGaN或AlN，或是由一层或者多层GaN、AlGaN或AlN的任意组合，其厚度为1nm-10μm，掺杂浓度为1×1010-1×1023cm-3，该缓冲层12减小衬底和外延层之间的晶格失配，提高外延层的晶体质量，同时减小器件漏电；
一异质结构势垒层13，其制作在缓冲层12上，与缓冲层12形成二维电子气的异质结构外延层，所述异质结构势垒层13的材料为AlGaN、AlN或InAlN，或是由一层或者多层GaN、AlGaN、InAlN或AlN的任意组合，其厚度为1nm-100nm，掺杂浓度为1×1010-1×1023cm-3；
一P型盖帽层14，用来耗尽异质结沟界面产生的二维电子气，其制作在异质结构势垒层13上，其两侧形成台面14’，所述P型盖帽层14的材料为P型GaN、P型InGaN或者P型AlGaN材料，形状为平行长条形、叉指结构、圆形、圆环形、矩形或多边形，或及其组合图形，厚度为1nm-1μm，最小宽度为1nm1cm，掺杂浓度为1×1010-1×1023cm-3；
一欧姆接触阳极15，其制作在异质结构势垒层13上，位置在紧挨着台面14’的一侧，所述欧姆接触阳极15的材料为Ti、Al、Ni、W、Au、Ag、Pd、Pt或及其组合；
一欧姆接触阴极16，其制作在异质结构势垒层13上，且远离P型盖帽层14的另一侧的台面14’上，所述欧姆接触阴极16与P型盖帽层14的间距为1nm-5cm，所述欧姆接触阴极16的材料为Ti、Al、Ni、W、Au、Ag、Pd、Pt或以上金属的任意组合；；
一肖特基阳极17，其制作在P型盖帽层14和欧姆接触阳极15上，在正向工作时，开启P型盖帽层14下方的沟道，实现器件的正向导通；所述肖特基阳极17的材料为Ti、Al、Ni、W、Au、Ag、Pd、Pt或以上金属的任意组合；
一第一电极18，其制作在肖特基接触17上，所述第一电极18的材料为Ti、Al、Ni、W、Au、Ag、Pd、Pt或以上金属的任意组合；
一第二电极19，其制作在欧姆接触阴极16上，所述第二电极19的材料为Ti、Al、Ni、W、Au、Ag、Pd、Pt或以上金属的任意组合。
请参阅图2，并结合参阅图1所示，本发明提供一种基于GaN基异质结构的二极管的制作方法，包括如下步骤：
步骤1：在衬底11依次制作缓冲层12和异质结构势垒层13，所述缓冲层12的材料为GaN、AlGaN或AlN，或是由一层或者多层GaN、AlGaN或AlN的任意组合，其厚度为1nm-10μm；所述异质结构势垒层13的材料为AlGaN、AlN或InAlN，或是由一层或者多层GaN、AlGaN或AlN的任意组合，其厚度为1nm-100nm。
步骤2：在异质结构势垒层上13上生长P型盖帽层14；所述P型盖帽层材料为P型GaN、P型InGaN或者P型AlGaN材料，形状为平行长条形、叉指结构、圆形、圆环形、矩形或多边形，或及其组合图形，厚度为1nm1μm；
步骤3：采用刻蚀的方法，将P型盖帽层14两侧刻蚀掉，在P型盖帽层14两侧形成台面14’，所述刻蚀方法为湿法或干法刻蚀；
步骤4：在P型盖帽层14台面14’的一侧淀积欧姆接触阳极15；
步骤5：在P型盖帽层14台面14’的另一侧淀积和欧姆接触阴极16；所述欧姆接触阴极16与P型盖帽层14间距d为1nm-5cm；
步骤6：退火，通过退火方法形成欧姆接触，所述退火在惰性气体氛围内进行，使用一步退火或者多步退火方法，每步退火时间为05min，退火温度为5001500℃；
步骤7：在P型盖帽层14和欧姆接触阳极15上淀积肖特基阳极17；
步骤8：在肖特基接触阳极17上淀积第一电极18，
步骤9：在欧姆接触阴极16上淀积第二电极19，完成器件的制备；
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于GaN基异质结构的二极管，包括：
一衬底；
一缓冲层，该缓冲层制作在衬底上；
一异质结构势垒层，其制作在缓冲层上；与缓冲层形成二维电子气的异质结构外延层；
一P型盖帽层，其制作在异质结构势垒层上，其两侧形成台面；
一欧姆接触阳极，其制作在异质结构势垒层上，位置在紧挨着台面的一侧；
一欧姆接触阴极，其制作在异质结构势垒层上，且远离P型盖帽层的另一侧的台面上；
一肖特基阳极，其制作在P型盖帽层和欧姆接触阳极上；
一第一电极，其制作在肖特基阳极上；
一第二电极，其制作在欧姆接触阴极上。
2.根据权利要求1所述的基于GaN基异质结构的二极管，其中所述缓冲层的材料为GaN、AlGaN或AlN，或者多层GaN、AlGaN或AlN的任意组合，其厚度为1nm-10μm。
3.根据权利要求1所述的基于GaN基异质结构的二极管，其中所述异质结构势垒层的材料为AlGaN、AlN或InAlN，或者多层GaN、AlGaN或AlN的任意组合，其厚度为1nm-100nm。
4.根据权利要求1所述的基于GaN基异质结构的二极管，其中所述P型盖帽层的材料为P型GaN、P型InGaN或者P型AlGaN材料，形状为平行长条形、叉指结构、圆形、圆环形或矩形，或及其组合图形，厚度为1nm-1μm。
5.根据权利要求1所述的基于GaN基异质结构的二极管，其中所述欧姆接触阴极与P型盖帽层的间距为1nm-5cm。
6.一种基于GaN基异质结构的二极管的制作方法，包括如下步骤：
步骤1：在衬底依次制作缓冲层和异质结构势垒层；
步骤2：在异质结构势垒层上制作P型盖帽层；
步骤3：采用刻蚀的方法，将P型盖帽层两侧刻蚀掉，在P型盖帽层两侧形成台面；
步骤4：在P型盖帽层台面的一侧淀积欧姆接触阳极；
步骤5：在P型盖帽层台面的另一侧淀积欧姆接触阴极；
步骤6：退火；
步骤7：在P型盖帽层和欧姆接触阳极上淀积肖特基阳极；
步骤8：在肖特基阳极上淀积第一电极；
步骤9：在欧姆接触阴极上淀积第二电极，完成器件的制备。
7.根据权利要求6所述的基于GaN基异质结构二极管的制作方法，其中所述缓冲层的材料为GaN、AlGaN或AlN，或者多层GaN、AlGaN或A1N的任意组合，其厚度为1nm-10μm。
8.根据权利要求6所述的基于GaN基异质结构的二极管的制作方法，其中所述异质结构势垒层的材料为AlGaN、AlN或InAlN，或者多层GaN、AlGaN、InAlN或AlN的任意组合，其厚度为1nm-100nm。
9.根据权利要求6所述的基于GaN基异质结构的二极管的制作方法，其中所述P型盖帽层的材料为P型GaN、P型InGaN或者P型AlGaN材料，形状为平行长条形、叉指结构、圆形、圆环形或矩形，或及其组合图形，厚度为1nm-1μm。
10.根据权利要求6所述的基于GaN基异质结构的二极管的制作方法，其中所述欧姆接触阴极与P型盖帽层的间距为1nm-5cm。
CN201410112734.9A 2014-03-25 2014-03-25 基于GaN基异质结构的二极管结构及制作方法 Active CN103904134B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410112734.9A CN103904134B (zh) 2014-03-25 2014-03-25 基于GaN基异质结构的二极管结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410112734.9A CN103904134B (zh) 2014-03-25 2014-03-25 基于GaN基异质结构的二极管结构及制作方法

Publications (2)

Publication Number Publication Date
CN103904134A CN103904134A (zh) 2014-07-02
CN103904134B true CN103904134B (zh) 2017-01-11

Family

ID=50995374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410112734.9A Active CN103904134B (zh) 2014-03-25 2014-03-25 基于GaN基异质结构的二极管结构及制作方法

Country Status (1)

Country Link
CN (1) CN103904134B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362181B (zh) * 2014-11-03 2017-07-04 苏州捷芯威半导体有限公司 一种GaN异质结二极管器件及其制备方法
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN107978642B (zh) * 2017-12-14 2021-02-02 中国科学院半导体研究所 一种GaN基异质结二极管及其制备方法
CN109950324A (zh) * 2017-12-20 2019-06-28 中国科学院苏州纳米技术与纳米仿生研究所 p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN108682625A (zh) * 2018-05-22 2018-10-19 西安电子科技大学 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管
CN108711578A (zh) * 2018-05-22 2018-10-26 西安电子科技大学 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管
CN108711553A (zh) * 2018-05-22 2018-10-26 西安电子科技大学 部分本征GaN帽层RESURF GaN基肖特基势垒二极管的制备方法
CN108598182A (zh) * 2018-05-22 2018-09-28 西安电子科技大学 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管
CN109166930A (zh) * 2018-08-28 2019-01-08 西安电子科技大学 一种GaN基肖特基势垒二极管
CN113299766B (zh) * 2020-02-21 2022-08-26 北京大学 一种GaN准垂直结构二极管及其制备方法
CN113948582A (zh) * 2020-07-15 2022-01-18 广东致能科技有限公司 一种二极管及其制造方法
WO2022110007A1 (zh) * 2020-11-27 2022-06-02 苏州晶湛半导体有限公司 肖特基二极管及其制造方法
CN113659013A (zh) * 2021-06-29 2021-11-16 西安电子科技大学 p型氧化物介质复合混合阳极的肖特基二极管及制作方法
CN114823849A (zh) * 2022-04-15 2022-07-29 晶通半导体(深圳)有限公司 氮化镓反向阻断晶体管
CN115274865B (zh) * 2022-09-26 2023-03-28 晶通半导体(深圳)有限公司 肖特基二极管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406508B2 (ja) * 2008-11-07 2014-02-05 新日本無線株式会社 横型ｓｂｄ半導体装置
JP5645304B2 (ja) * 2010-07-16 2014-12-24 パナソニックＩｐマネジメント株式会社 ダイオード
CN102903762B (zh) * 2012-10-22 2015-11-25 苏州英能电子科技有限公司 一种肖特基二极管及其制备方法

Also Published As

Publication number Publication date
CN103904134A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
CN103904134B (zh) 基于GaN基异质结构的二极管结构及制作方法
US11362205B2 (en) Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof
CN104362181B (zh) 一种GaN异质结二极管器件及其制备方法
Nomoto et al. GaN-on-GaN pn power diodes with 3.48 kV and 0.95 mΩ-cm2: A record high figure-of-merit of 12.8 GW/cm2
Gao et al. Low ON-Resistance GaN Schottky Barrier Diode With High $ V_ {\mathrm {ON}} $ Uniformity Using LPCVD Si 3 N 4 Compatible Self-Terminated, Low Damage Anode Recess Technology
CN105405897A (zh) 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN105428412A (zh) AlGaN/GaN异质结场效应晶体管及其制备方法
CN104332504A (zh) 一种GaN基异质结肖特基二极管器件及其制作方法
CN102789982A (zh) 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
CN101694833A (zh) 一种复合结构AlGaN/GaN场效应二极管及其制作方法
Lee et al. 840 V/6 A-AlGaN/GaN Schottky barrier diode with bonding pad over active structure prepared on sapphire substrate
CN104952938A (zh) 一种氮化镓异质结mis栅控功率二极管及其制造方法
CN102184956A (zh) 纵向导通的GaN增强型MISFET器件及其制作方法
CN106298903A (zh) 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt
CN110459595A (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN204118078U (zh) 一种GaN基异质结肖特基二极管器件
CN107393954B (zh) 一种GaN异质结纵向场效应管
CN109166929A (zh) 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN117219676A (zh) 一种异质pn结栅极的增强型HEMT器件
CN107706238A (zh) Hemt器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant