CN115274865B - 肖特基二极管 - Google Patents

肖特基二极管 Download PDF

Info

Publication number
CN115274865B
CN115274865B CN202211170574.4A CN202211170574A CN115274865B CN 115274865 B CN115274865 B CN 115274865B CN 202211170574 A CN202211170574 A CN 202211170574A CN 115274865 B CN115274865 B CN 115274865B
Authority
CN
China
Prior art keywords
layer
barrier layer
channel layer
schottky diode
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211170574.4A
Other languages
English (en)
Other versions
CN115274865A (zh
Inventor
刘丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingtong Semiconductor Shenzhen Co ltd
Original Assignee
Jingtong Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingtong Semiconductor Shenzhen Co ltd filed Critical Jingtong Semiconductor Shenzhen Co ltd
Priority to CN202211170574.4A priority Critical patent/CN115274865B/zh
Publication of CN115274865A publication Critical patent/CN115274865A/zh
Application granted granted Critical
Publication of CN115274865B publication Critical patent/CN115274865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的实施例公开了一种肖特基二极管，属于半导体技术领域。本发明保护一种肖特基二极管，包括：衬底和依次形成于所述衬底上的第一沟道层和第一势垒层；刻蚀所述第一势垒层至所述第一沟道层的内部形成缺口，所述缺口具有底面和一个侧壁，所述底面为所述第一沟道层；在所述第一势垒层上、所述侧壁和所述底面上形成第二沟道层；分别刻蚀所述第二沟道层形成第一凹槽和第二凹槽，在所述第一凹槽内填充形成阴极，在所述第二凹槽内填充形成阳极。本发明通过设置第二沟道层，使被刻蚀的第一沟道层的表面填充了第二沟道层，修补了晶格缺陷，减小了刻蚀对第一沟道层的影响，减少了界面态，减小了阴极到阳极的漏电电流。

Description

肖特基二极管
技术领域
本发明涉及半导体技术领域，尤其涉及一种肖特基二极管。
背景技术
半导体（semiconductor material）是一类具有半导体性能（导电能力介于导体与绝缘体之间，电阻率约在1mΩ·cm～1GΩ·cm范围内）、可用来制作半导体器件和集成电路的电子材料。其中，肖特基二极管是半导体中一种基础性的电力电子元器件。氮化镓肖特基二极管具有反向恢复电荷少、开关快的优点，在开关电源、功率因数校正等中有许多的应用。
现有技术中的肖特基二极管通常为平面阳极型，参考图1，平面阳极型肖特基二极管由下至上依次设置有衬底111、缓冲层110、氮化镓层109、氮化镓沟道层108、铝镓氮势垒层107和氮化镓帽层106，在氮化镓帽层106上设置阴极105和阳极114。由于平面阳极型肖特基二极管中的氮化镓材料缺陷多，阳极114与氮化镓帽层106接触时存在缺陷，导致阴极105到阳极114之间的漏电电流大。阳极114到阴极105之间的电流需要穿过铝镓氮势垒层107，铝镓氮势垒层107的电阻较大。
针对平面阳极型肖特基二极管存在的铝镓氮势垒层107的电阻大的缺点，形成全面刻蚀阳极型肖特基二极管，参考图2，在阳极215的位置进行刻蚀，刻蚀到氮化镓沟道层209，降低了铝镓氮势垒层208的电阻，但是仍然存在阴极205到阳极215漏电电流大的缺点，薄的铝镓氮势垒层208可以形成优化场板，本类型的肖特基二极管难以形成优化场板。
针对全面刻蚀阳极型肖特基二极管的无法形成优化场板的缺点，形成半刻蚀阳极型肖特基二极管，参考图3，阳极315的区域刻蚀至铝镓氮势垒层308的内部，减薄的铝镓氮势垒层308形成了优化场板，但是存在阳极315处的铝镓氮势垒层308与绝缘介质层306之间有大量的界面态，会增大电流崩塌和漏电电流大的缺点。
上述的氮化镓肖特基二极管的反向漏电电流较大、击穿电压较低，因此难以实用化。造成这一问题的主要原因是氮化镓二极管制备过程中的干法刻蚀在肖特基（阳极）界面处引起的大量晶格缺陷。这些缺陷不仅损害了器件的耐受反向电压能力、增大反向漏电电流，还导致了大量的界面态从而引起了电流崩塌。
发明内容
有鉴于此，本发明提供了一种肖特基二极管，用于解决现有肖特基二极管中肖特基界面处存在晶格缺陷导致阴极到阳极漏电电流大的问题。
本发明保护一种肖特基二极管，包括：
衬底和依次形成于所述衬底上的第一沟道层和第一势垒层，所述第一沟道层和所述第一势垒层为一个沟道或多个沟道；
刻蚀所述第一势垒层至所述第一沟道层的内部形成缺口，所述缺口具有底面和侧壁，所述底面为所述第一沟道层；
在所述第一势垒层上、所述侧壁和所述底面上形成第二沟道层；
刻蚀所述第二沟道层至所述第一势垒层、所述第一势垒层的内部、所述第一沟道层或所述第一沟道层的内部，形成第一凹槽，所述第一凹槽设在所述缺口的外部，在所述第一凹槽内填充形成阴极；
刻蚀所述第二沟道层至所述第一沟道层形成第二凹槽，所述第二凹槽具有开口，所述开口设在所述缺口内，在所述第二凹槽内填充形成阳极。
实施本发明实施例，将具有如下有益效果：
通过设置第二沟道层，使被刻蚀的第一沟道层的表面填充了第二沟道层，修补了晶格缺陷，减小了刻蚀对第一沟道层的影响，减少了界面态，减小了阴极到阳极的漏电电流。通过设置第二势垒层，形成优化场板，减少阴极到阳极的漏电。通过设置绝缘层，阻隔了第二势垒层表面的电流，从而，减小了阴极到阳极的漏电电流。
通过形成第二势垒层的方式得到优化场板，比现有刻蚀得到优化场板的方式操作简单且所得到的第二势垒层的表面完整，不存在晶格缺陷，从而减少阴极到阳极的漏电电流。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1为背景技术中平面阳极型肖特基二极管的结构示意图。
图2为背景技术中全面刻蚀阳极型肖特基二极管的结构示意图。
图3为背景技术中半刻蚀阳极型肖特基二极管的结构示意图。
图4为本发明一具体实施例的肖特基二极管的结构示意图。
图5为本发明一具体实施例中俯视第一凹槽为矩形形状的结构示意图。
图6为本发明一具体实施例中俯视第一凹槽为矩形一侧结合半圆形形状的结构示意图。
图7为本发明一具体实施例中俯视第一凹槽为矩形一侧结合三角形形状的结构示意图。
图8为本发明一具体实施例中俯视第一凹槽为矩形两侧结合对称半圆形形状的结构示意图。
图9为本发明一具体实施例中俯视第一凹槽为矩形两侧结合对称三角形形状的结构示意图。
图10为本发明一具体实施例中俯视第一凹槽为矩形另一侧结合半圆形形状的结构示意图。
图11为本发明一具体实施例中俯视第一凹槽为矩形另一侧结合三角形形状的结构示意图。
图12为本发明一具体实施例中俯视第一凹槽为矩形两侧结合非对称半圆形形状的结构示意图。
图中，
101、第三金属电极；102、第二钝化层；103、第一金属电极；104、第一钝化层；105、阴极；106、氮化镓帽层；107、铝镓氮势垒层；108、氮化镓沟道层；109、氮化镓层；110、缓冲层；111、衬底；112、第四金属电极；113、第二金属电极；114、阳极；
201、第三金属电极；202、第二钝化层；203、第一金属电极；204、第一钝化层；205、阴极；206、绝缘介质层；207、氮化镓帽层；208、铝镓氮势垒层；209、氮化镓沟道层；210、氮化镓层；211、缓冲层；212、衬底；213、第四金属电极；214、第二金属电极；215、阳极；
301、第三金属电极；302、第二钝化层；303、第一金属电极；304、第一钝化层；305、阴极；306、绝缘介质层；307、氮化镓帽层；308、铝镓氮势垒层；309、氮化镓沟道层；310、氮化镓层；311、缓冲层；312、衬底；313、第四金属电极；314、第二金属电极；315、阳极；
401、第三金属电极；402、第二钝化层；403、第一金属电极；404、第一钝化层；405、阴极；406、第二势垒层；407、第二沟道层；408、保护层；409、第一势垒层；410、第一沟道层；411、第二缓冲层；412、第一缓冲层；413、衬底；414、第四金属电极；415、第二金属电极；416、阳极；417、绝缘层。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图4~图12，本发明提供一种肖特基二极管，包括：
衬底413和依次形成于衬底413上的第一沟道层410和第一势垒层409，其中，衬底413可以为蓝宝石衬底等，第一沟道层410可以为氮化镓层等，第一势垒层409可以为铝镓氮层等。
刻蚀第一势垒层409至第一沟道层410的内部形成缺口，刻蚀至第一沟道层410是为了降低阳极416位置的电阻，缺口具有底面和一个侧壁，底面为第一沟道层410，缺口实际上是将阳极416区域全部刻蚀。
在第一势垒层409上、侧壁和底面上依次形成第二沟道层407、第二势垒层406和绝缘层417。
刻蚀第二沟道层407至第一势垒层409、第一势垒层409的内部、第一沟道层410或第一沟道层410的内部，形成第一凹槽，第一凹槽设在缺口的外部，在第一凹槽内填充形成阴极405。其中，参见图5~图12，第一凹槽的形状可以是周期性或者非周期行的独立形状。可以是圆形、矩形、三角形、椭圆形和平行四边形中的一种或两种以上，也可以是不规则图形，但是第一凹槽中都需要有一条贯穿的沟槽。
刻蚀绝缘层417至第第二势垒层406形成第二凹槽，第二凹槽具有开口，开口设在缺口内，在第二凹槽内填充形成阳极416。
通过设置第二沟道层407，使被刻蚀的第一沟道层410的表面填充了第二沟道层407，修补了晶格缺陷，减小了刻蚀对第一沟道层410的影响，减少了界面态，减小了阴极405到阳极416的漏电电流。通过设置第二势垒层406，形成优化场板，减少阴极405到阳极416的漏电。通过设置绝缘层417，阻隔了第二势垒层406表面的电流，从而，减小了阴极405到阳极416的漏电电流。
通过形成第二势垒层406的方式得到优化场板，比现有刻蚀得到优化场板的方式操作简单且所得到的第二势垒层406的表面完整，不存在晶格缺陷，从而减少阴极到阳极的漏电电流。
参考图4，在一个具体实施例中，第二沟道层407上依次形成第二势垒层406和绝缘层417。
第二势垒层406、第二沟道层407和绝缘层417中，至少第二势垒层406是单晶结构，可以是只有第二势垒层406为单晶结构；也可以是第二势垒层406和第二沟道层407均为单晶结构；还可以是第二势垒层406和绝缘层417均为单晶结构；再可以是第二势垒层406、第二沟道层407和绝缘层417均为单晶结构。其中，第二势垒层406可以减少阴极405到阳极416漏电。当第二势垒层406、第二沟道层407和绝缘层417均为单晶结构时，可以通过气相沉积法连续沉积形成。
参考图4，在一个具体实施例中，第二势垒层406的厚度为1nm~10nm，此厚度范围使第二势垒层406为优化场板。
参考图4，在一个具体实施例中，第二沟道层407和第二势垒层406均通过气相沉积法沉积而成。气相沉积法可以使第二沟道层407和第二势垒层406为单晶结构，有利于减小阴极405到阳极416漏电。
参考图4，在一个具体实施例中，将形成缺口后的结构放置在反应室内，连续生长形成第二沟道层407、第二势垒层406和绝缘层417。生长全程在真空中操作，不与空气接触，防止污染，保证了上述各层结构以及肖特基二极管的质量。
参考图4，在一个具体实施例中，第二沟道层407的厚度为1nm~100nm，绝缘层417的厚度为1nm~100nm。其中，此范围内的第二沟道层407利于减少阴极405到阳极416的漏电电流，此范围内的绝缘层417的厚度有利于阻隔第二势垒层406表面的电流，进一步减小了阴极405到阳极416的漏电电流。
参见图4，在一个具体实施例中，第二势垒层406选自铝镓氮层、铟铝氮层、铟铝镓氮层和氮化铝层等，优选为铝镓氮层。第二沟道层407选自氮化镓层、铟镓氮层和铝镓氮层等，优选为氮化镓层。绝缘层417为氮化硅层等。氮化镓是一种具有较大禁带宽度、强的原子键、高的热导率、化学稳定性好等性质和强的抗辐照能力的半导体，适用于肖特基二极管。氮化硅具有良好的绝缘性，同时具备耐高温和耐冷热冲击的特点，绝缘效果稳定。
参考图4，在一个具体实施例中，肖特基二极管还包括保护层408，保护层408形成于第一势垒层409上，刻蚀保护层408和第一势垒层409至第一沟道层410内形成缺口。设置保护层408的目的是为了保护第一势垒层409和第一沟道层410，因为在刻蚀缺口的过程中，如果没有保护层408的保护，刻蚀过程中容易损坏第一势垒层409和第一沟道层410，容易造成额外的晶格缺陷。
进一步地，在一个具体实施例中，保护层408为氮化镓层等，因为氮化镓层和第二沟道层407均为氮化镓层，同种物质，不容易产生界面态。
参考图4，衬底413和第一沟道层410之间还设有第一缓冲层412和第二缓冲层411，第一缓冲层412在衬底413上形成，第二缓冲层411在第一缓冲层412上形成。
设置第一缓冲层412和第二缓冲层411，是为了支撑第一沟道层410，防止晶格失配。
参见图4，在一个具体实施例中，在绝缘层417、阴极405和阳极416上形成第一钝化层404，分别刻蚀第一钝化层404至阴极405和阳极416，形成第三凹槽和第四凹槽。
在阴极405上且在第三凹槽内填充形成第一金属电极403，在阳极416上且在第四凹槽内填充形成第二金属电极415。
设置第一钝化层404的目的之一是将肖特基二极管的表面与周围电的环境和化学的环境相隔离，以减少反向漏电流，提高击穿电压，增加功耗的定额；目的之二是将阴极405和阳极416更加牢固的固定在肖特基二极管上；目的之三是起到缓冲的作用，第一钝化层404在受到物理冲击的时候，可以保护阴极405和阳极416。
参考图4，在一个具体实施例中，在第一金属电极403、第二金属电极415和第一钝化层404上形成第二钝化层402。
分别刻蚀第二钝化层402至第一金属电极403和第二金属电极415，形成第五凹槽和第六凹槽；
在第一金属电极403上且在第五凹槽内填充形成第三金属电极401，在第二金属电极415上且在第六凹槽内填充形成第四金属电极414。
设置第二钝化层402的目的与设置第一钝化层404目的相同。
进一步地，在一个具体实施例中，第一钝化层404和第二钝化层402的材料可以分别选为二氧化硅和氮化硅等，优选为二氧化硅，因为，二氧化硅为良好的绝缘体，而且二氧化硅本身还耐高温，稳定性好。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (10)

1.一种肖特基二极管，其特征在于，包括：
衬底和依次形成于所述衬底上的第一沟道层和第一势垒层，所述第一沟道层和所述第一势垒层为一个沟道或多个沟道；
刻蚀所述第一势垒层至所述第一沟道层的内部形成缺口，所述缺口具有底面和侧壁，所述底面为所述第一沟道层；
在所述第一势垒层上、所述侧壁和所述底面上依次形成第二沟道层、第二势垒层和绝缘层；
刻蚀所述绝缘层至所述第一势垒层、所述第一势垒层的内部、所述第一沟道层或所述第一沟道层的内部，形成第一凹槽，所述第一凹槽设在所述缺口的外部，在所述第一凹槽内填充形成阴极；
刻蚀所述绝缘层至所述第二势垒层形成第二凹槽，所述第二凹槽具有开口，所述开口设在所述缺口内，在所述第二凹槽内填充形成阳极。
2.根据权利要求1所述的肖特基二极管，其特征在于，
所述第二势垒层是单晶结构。
3.根据权利要求2所述的肖特基二极管，其特征在于，所述第二势垒层的厚度为1nm~10nm。
4.根据权利要求3所述的肖特基二极管，其特征在于，所述第二沟道层和所述第二势垒层均通过气相沉积法沉积而成。
5.根据权利要求4所述的肖特基二极管，其特征在于，将形成缺口后的结构放置在反应室内，连续生长形成所述第二沟道层、所述第二势垒层和所述绝缘层。
6.根据权利要求2~5任意一项所述的肖特基二极管，其特征在于，
所述第二沟道层的厚度为1nm~100nm；
所述绝缘层的厚度为1nm~100nm。
7.根据权利要求2~5任意一项所述的肖特基二极管，其特征在于，
所述第二势垒层选自铝镓氮层、铟铝氮层、铟铝镓氮层和氮化铝层中的一种或多种；
所述第二沟道层选自氮化镓层、铟镓氮层和铝镓氮层中的一种或多种；
所述绝缘层为氮化硅层。
8.根据权利要求1~5任意一项所述的肖特基二极管，其特征在于，
还包括保护层，所述保护层形成于所述第一势垒层上，刻蚀所述保护层和所述第一势垒层至所述第一沟道层内形成所述缺口。
9.根据权利要求8所述的肖特基二极管，其特征在于，所述保护层为氮化镓层。
10.根据权利要求1所述的肖特基二极管，其特征在于，
所述衬底和所述第一沟道层之间还设有第一缓冲层和第二缓冲层，所述第一缓冲层在所述衬底上形成，所述第二缓冲层在所述第一缓冲层上形成。
CN202211170574.4A 2022-09-26 2022-09-26 肖特基二极管 Active CN115274865B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211170574.4A CN115274865B (zh) 2022-09-26 2022-09-26 肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211170574.4A CN115274865B (zh) 2022-09-26 2022-09-26 肖特基二极管

Publications (2)

Publication Number Publication Date
CN115274865A CN115274865A (zh) 2022-11-01
CN115274865B true CN115274865B (zh) 2023-03-28

Family

ID=83756361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211170574.4A Active CN115274865B (zh) 2022-09-26 2022-09-26 肖特基二极管

Country Status (1)

Country Link
CN (1) CN115274865B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903762A (zh) * 2012-10-22 2013-01-30 苏州英能电子科技有限公司 一种肖特基二极管及其制备方法
CN104091835A (zh) * 2014-06-17 2014-10-08 中国科学院半导体研究所 一种氮化镓异质结肖特基二极管及其制备方法
CN109166929A (zh) * 2018-08-28 2019-01-08 西安电子科技大学 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN109830540A (zh) * 2018-12-20 2019-05-31 西安电子科技大学 一种基于空心阳极结构的肖特基二极管及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
CN103579365A (zh) * 2012-07-24 2014-02-12 杭州恩能科技有限公司 一种新型二极管器件
US8981528B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
CN103904134B (zh) * 2014-03-25 2017-01-11 中国科学院半导体研究所 基于GaN基异质结构的二极管结构及制作方法
CN104241400B (zh) * 2014-09-05 2017-03-08 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
CN105280725B (zh) * 2015-04-17 2019-03-12 苏州捷芯威半导体有限公司 一种氮化镓二极管及其制作方法
JP6610340B2 (ja) * 2016-03-03 2019-11-27 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を利用するダイオード
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法
TW201914026A (zh) * 2017-09-08 2019-04-01 聯穎光電股份有限公司 氮化物半導體元件
EP3811416A1 (en) * 2018-07-19 2021-04-28 MACOM Technology Solutions Holdings, Inc. Iii-nitride material semiconductor structures on conductive substrates
CN111755530A (zh) * 2020-06-15 2020-10-09 西安电子科技大学 基于双阳极结构的AlGaN/GaN基肖特基势垒二极管及制造方法
CN114171606A (zh) * 2021-10-29 2022-03-11 西安电子科技大学 具有本征GaN帽层和多沟道的肖特基势垒二极管及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903762A (zh) * 2012-10-22 2013-01-30 苏州英能电子科技有限公司 一种肖特基二极管及其制备方法
CN104091835A (zh) * 2014-06-17 2014-10-08 中国科学院半导体研究所 一种氮化镓异质结肖特基二极管及其制备方法
CN109166929A (zh) * 2018-08-28 2019-01-08 西安电子科技大学 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN109830540A (zh) * 2018-12-20 2019-05-31 西安电子科技大学 一种基于空心阳极结构的肖特基二极管及其制备方法

Also Published As

Publication number Publication date
CN115274865A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
JP5396369B2 (ja) 半導体基板構造および半導体素子
US8890239B2 (en) Semiconductor device and method for producing the same
US20060214268A1 (en) SiC semiconductor device
US9171914B2 (en) Semiconductor device
TWI641133B (zh) 半導體單元
JP2009117820A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
TWI762467B (zh) 氮化物半導體磊晶疊層結構及其功率元件
KR100732259B1 (ko) 반도체 장치용 보호층
US20120313108A1 (en) Semiconductor diode
JP2018125500A (ja) 半導体装置及びその製造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
TWI569439B (zh) 半導體單元
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
CN115274865B (zh) 肖特基二极管
CN115274846B (zh) 高电子迁移率晶体管
CN111969046A (zh) 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
CN106876471B (zh) 双槽umosfet器件
CN111192927B (zh) 氧化镓肖特基二极管及其制作方法
CN111384167A (zh) 半导体器件及制作方法
US20240154030A1 (en) Semiconductor structures and manufacturing methods therefor
WO2023120443A1 (ja) ジャンクションバリアショットキーダイオード及びその製造方法
CN116666212A (zh) 半导体装置及其制作方法
CN113540230A (zh) 半导体器件及其制作方法
CN118136691A (zh) 一种复合终端结构的氧化镓肖特基二极管及其制备方法
CN116130523A (zh) 一种pin结垂直二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant