CN109830540A - 一种基于空心阳极结构的肖特基二极管及其制备方法 - Google Patents
一种基于空心阳极结构的肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN109830540A CN109830540A CN201811564501.7A CN201811564501A CN109830540A CN 109830540 A CN109830540 A CN 109830540A CN 201811564501 A CN201811564501 A CN 201811564501A CN 109830540 A CN109830540 A CN 109830540A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- hetero
- grown
- unintentional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种基于空心阳极结构的肖特基二极管及其制备方法，该方法包括：选取衬底层；在所述衬底层上生长AlN成核层；在所述AlN成核层上生长GaN缓冲层；在所述GaN缓冲层上生长异质结沟道层；在所述异质结沟道层上形成空心阳极。本发明实施例，通过采用一种基于空心阳极结构及掺杂GaN+/GaN‑结构结合非故意掺杂AlGaN/GaN异质结结构的方法，提高GaN基肖特基二极管的截止频率fC。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种基于空心阳极结构的肖特基二极管及其制备方法。
背景技术
第三代半导体材料GaN具有宽禁带、高电子饱和速率、高击穿电压等特性，在高频高功率器件应用方面有着巨大的发展潜力。而肖特基二极管作为多数载流子器件，相比PN结二极管，具有高频特性好、开关响应速度快、噪声电平低、动态范围大，且结构相对简单等优点，被广泛应用在微波毫米波及太赫兹领域。因此GaN基肖特基二极管在高频太赫兹应用方面具有更加突出的优势。
GaN基器件具备突出的大功率信号处理能力和较低的噪声系数，理论计算显示，在200GHz倍频条件下，传统的GaN基肖特基二极管的功率信号处理能力是GaAs基肖特基二极管的8倍，具有极佳的功率特性，但其转换效率约降低25％。
由于GaN的电子迁移率明显低于GaAs，因此通过工艺降低肖特基二极管总串联电阻RS的难度极大，造成GaN基太赫兹肖特基二极管最高截止频率fC(max)明显低于GaAs基肖特基二极管。所以，提高GaN基太赫兹肖特基二极管的截止频率fC是目前技术攻关的难点。
发明内容
为了解决现有技术中存在的缺陷和不足，本发明提供的一种基于空心阳极结构的肖特基二极管及其制备方法。
本发明提供了一种基于空心阳极结构的肖特基二极管及其制备方法，包括：
选取衬底层；
在所述衬底层上生长AlN成核层；
在所述AlN成核层上生长GaN缓冲层；
在所述GaN缓冲层上生长异质结沟道层；
在所述异质结沟道层上形成空心阳极。
在本发明的一个实施例中，在所述GaN缓冲层上生长异质结沟道层，包括：
在所述GaN缓冲层上生长非故意掺杂GaN势垒层；
在所述非故意掺杂GaN势垒层上生长重掺杂GaN层；
在所述重掺杂GaN层上生长非故意掺杂GaN沟道层；
在所述非故意掺杂GaN沟道层上生长非故意掺杂AlGaN势垒层。
在本发明的一个实施例中，在所述GaN缓冲层上生长非故意掺杂GaN势垒层，包括：
利用金属有机化学气相沉积法在所述GaN缓冲层上生长非故意掺杂GaN势垒层，所述非故意掺杂GaN势垒层厚度为20～30nm。
在本发明的一个实施例中，在所述非故意掺杂GaN势垒层上生长重掺杂GaN层，包括：
利用金属有机化学气相沉积法在所述非故意掺杂GaN势垒层上生长重掺杂GaN层，所述重掺杂GaN层厚度为20nm～30nm。
在本发明的一个实施例中，在所述重掺杂GaN层上生长非故意掺杂GaN沟道层，包括：
利用金属有机化学气相沉积法在所述重掺杂GaN层上生长非故意掺杂GaN沟道层，所述非故意掺杂GaN沟道层厚度为20～30nm。
在本发明的一个实施例中，在所述非故意掺杂GaN沟道层上生长非故意掺杂AlGaN势垒层，包括：
利用金属有机化学气相沉积法在所述非故意掺杂GaN沟道层上生长非故意掺杂AlGaN势垒层，所述非故意掺杂AlGaN势垒层厚度为20～30nm。
在本发明的一个实施例中，在所述GaN缓冲层上生长异质结沟道层之后，还包括：
在所述GaN缓冲层上同时形成阴极欧姆接触区和阳极欧姆接触区。
在本发明的一个实施例中，在所述异质结沟道层上形成空心阳极，包括：
在所述异质结沟道层上光刻形成肖特基接触电极区域并淀积第一金属层；
利用金属剥离工艺使所述第一金属层形成肖特基接触电极；
利用光刻工艺刻蚀所述肖特基接触电极，形成所述空心阳极。
在本发明的一个实施例中，在利用金属剥离工艺使第一金属层形成肖特基接触电极之后，还包括：
在所述肖特基二极管器件表面涂覆光刻工艺所需的光刻胶；
利用光刻工艺在所述肖特基接触电极和所述阳极欧姆接触区之间用所述光刻胶形成空气桥区域；
在所述空气桥区域上淀积第二金属层，形成空气桥。
本发明还提供一种基于空心阳极结构的肖特基二极管，包括：
衬底层；
AlN成核层，位于所述衬底层上；
GaN缓冲层，位于所述AlN成核层上；
异质结沟道层，位于所述GaN缓冲层上；
空气沟道区，位于所述AlN成核层上；
阴极欧姆接触区，位于所述GaN缓冲层上；
阳极欧姆接触区，位于所述GaN缓冲层上；
空心阳极，位于所述异质结沟道层上；
空气桥，位于所述空心阳极和所述阳极欧姆接触区上，所述肖特基二极管由上述任意一项制备方法制备形成。
与现有技术相比，本发明的有益效果：
1、本发明采用了空心阳极结构，相比常规的实心阳极结构，在保证二极管大电流输出的同时，阳极金半接触面积减少22.2％，结电容降低22.2％，所以截止频率提高了28.5％。
2、本发明采用了掺杂GaN+/GaN-结构结合非故意掺杂AlGaN/GaN异质结结构，其中，异质结用于产生2DEG沟道，重掺杂的GaN+用于提供电子进入2DEG沟道，提高沟道层电子浓度。由仿真工具silivaco仿真并提取所述肖特基二极管器件参数，相比单异质结，所述肖特基二极管器件的串联电阻降低了50％。由肖特基二极管的截止频率计算公式算出，截止频率为原来的2倍。
综上所述，相比实心阳极的AlGaN/GaN单异质结二极管，空心阳极结构的肖特基二极管的截止频率可达0.17THz，达到了太赫兹的频率范围，比传统结构所述肖特基二极管器件总体提高157％。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
图1为本发明实施例提供的一种基于空心阳极结构的肖特基二极管的制备方法流程图；
图2a～2i为本发明实施例提供的一种基于空心阳极结构的肖特基二极管的制备工艺流程图；
图3为本发明实施例提供的一种基于空心阳极结构的肖特基二极管的俯视图；
图4为本发明实施例提供的一种基于空心阳极结构的肖特基二极管的剖面图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
肖特基二极管的截止频率计算公式：fC＝1/(2πRsCj0)，其中，RS是二极管串联电阻，Cj0是二极管金半接触零偏压结电容。要提高截止频率fC，就要减小串联电阻RS零偏压结电容Cj0。
进一步地，金半接触零偏压结电容可以等效为一个平板电容，计算公式：Cj(Vj)＝Aaεs/w(Vj)，其中，Aa是金半接触面积，εs是半导体材料介电常数，w(Vj)是半导体耗尽区宽度，w(Vj)随着结电压Vj增加而减小。当结电压Vj为0V时对应的电容值即零偏压结电容Cj0。
由以上公式可知，金半接触面积越小，金半接触零偏压结电容越小，二极管截止频率越高。
为减小金半接触零偏结电容Cj0，本实施例采用空心阳极结构，刻蚀除去实心阳极结构内部由于趋肤效应所以电流很小的部分，金半接触面积得到有效减小，金半接触零偏结电容也同比减小。
为减小二极管串联电阻RS本实施例采用掺杂GaN+/GaN-结和非故意掺杂AlGaN/GaN异质结相结合的沟道结构，与AlGaN/GaN单异质结沟道相比，本实施例所采用的组合异质结沟道结构大幅度提高了沟道电子浓度，异质结的二维电子气(2DEG)浓度也得到提高，沟道区电阻大幅降低。
综上所述，本发明实施例利用高频下阳极的趋肤效应，在保证二极管大电流输出的同时，通过减小阳极的金半接触面积来降低结电容；通过掺杂GaN+/GaN-结和非故意掺杂AlGaN/GaN异质结沟道结构提高沟道电子浓度，降低了串联电阻，从而有效的提高了GaN基肖特基二极管的截止频率fC。
具体地，本发明通过以下实施例实现：
实施例一
请参见图1和图2a～2i，图1为本发明实施例提供的一种基于空心阳极结构的肖特基二极管的制备方法流程图，图2a～2i为本发明实施例提供的一种基于空心阳极结构的肖特基二极管的制备工艺流程图。
本发明实施例提供了一种基于空心阳极结构的肖特基二极管的制备方法，该制备方法包括如下步骤：
步骤1、选取衬底层1。
优选地，衬底层1为蓝宝石衬底层；
所述衬底层1厚度为330μm～430μm。
步骤2、在所述衬底层1上生长AlN成核层2。
请参见图2a，具体地，利用金属有机化学气相沉积法(Metal Organic ChemicalVapor Deposition，MOCVD)在衬底层1上生长AlN成核层2。如将直径为2英寸的蓝宝石衬底1放入MOCVD反应室，向反应室中同时通入三甲基铝和NH3，AlN成核层2的生长温度为950℃，所述AlN成核层2生长厚度为30～50nm。
步骤3、在所述AlN成核层2上生长GaN缓冲层3。
请参见图2b，具体地，利用MOCVD法，在所述AlN成核层2上生长2～3μm的GaN缓冲层3。其工艺条件为：向反应室通入三甲基镓与氮气，保持压力为40Torr，生长温度为930℃。
步骤4、在所述GaN缓冲层3上生长异质结沟道层4。
其中，所述异质结沟道层4包括非故意掺杂GaN势垒层41、重掺杂GaN层42、非故意掺杂GaN沟道层43和非故意掺杂AlGaN势垒层44。
进一步地，本发明实施例采用掺杂GaN+/GaN-结和非故意掺杂AlGaN/GaN异质结相结合的沟道结构，其中非故意掺杂GaN势垒层41掺杂为GaN-结，重掺杂GaN层42掺杂GaN+结。
步骤4.1、在所述GaN缓冲层3上生长非故意掺杂GaN势垒层41。
请参见图2c，具体地，利用MOCVD法，在所述GaN缓冲层3上生长20～30nm的非故意掺杂GaN势垒层41。其工艺条件为：向反应室通入三甲基镓和氮气，保持压力为400Torr，生长温度为1000℃。
步骤4.2、在所述非故意掺杂GaN势垒层41上生长重掺杂GaN层42。
请参见图2d，具体地，利用MOCVD法，在所述非故意掺杂GaN势垒层41上生长20～30nm的重掺杂GaN层42。其工艺条件为：向反应室通入三甲基镓和氮气和n型掺杂源-硅烷，保持压力为400Torr，生长温度为930℃，掺杂浓度为1×1019cm-3。
步骤4.3、在所述重掺杂GaN层42上生长非故意掺杂GaN沟道层43。
请参见图2e，具体地，利用MOCVD法，在所述重掺杂GaN层42上生长20～30nm非故意掺杂GaN沟道层43。其工艺条件为：向反应室通入三甲基镓和氮气，保持压力为400Torr，生长温度为1000℃。
步骤4.4、在所述非故意掺杂GaN沟道层43上生长非故意掺杂AlGaN势垒层44。
请参见图2f，具体地，利用MOCVD法，在所述非故意掺杂GaN沟道层43上生长20～30nm非故意掺杂AlGaN势垒层44。其工艺条件为：向反应室同时通入三甲基镓、氮气和三甲基铝，保持压力为400Torr，生长温度为1060℃，Al组分为0.27。
步骤4中，采用了掺杂GaN+/GaN-结构结合非故意掺杂AlGaN/GaN异质结结构，其中，异质结用于产生2DEG沟道，重掺杂的GaN+用于提供电子进入2DEG沟道，提高沟道层电子浓度。由仿真工具silivaco仿真并提取器件参数，相比单异质结，器件的串联电阻降低了50％。由肖特基二极管的截止频率计算公式算出，截止频率为原来的2倍。
步骤5、刻蚀所述缓冲层3和所述异质结沟道层4形成空气沟道区5。
请参见图2g，采用感应耦合等离子体刻蚀法(Inductively Coupled Plasma，ICP)刻蚀所述缓冲层3和所述异质结沟道层4形成空气沟道区5，直至刻蚀到所述AlN成核层2表面。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
步骤6、在所述GaN缓冲层3上形成阴极欧姆接触区6和阳极欧姆接触区7。
在本发明实施例中，在所述异质结沟道层4上形成空心阳极8之前，包括：在所述GaN缓冲层3上同时形成阴极欧姆接触区6和阳极欧姆接触区7。
请参见图2h，在所述GaN缓冲层3上形成阴极欧姆接触区6，包括：采用ICP法刻蚀所述异质结沟道层4到所述GaN缓冲层3表面，以形成阴极欧姆接触区凹槽。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
通过电子束蒸发法在所述GaN缓冲层3上的阴极欧姆接触区凹槽淀积第三金属层，所述第三金属层的厚度为250～300nm，利用金属剥离工艺处理所述第三金属层，之后利用氩气做保护气体，在900～950℃温度条件下和氮气氛围中，对第三金属层进行50s的快速热退火处理，形成阴极欧姆接触区6。
优选地，所述第三金属层依次堆叠Ti/Al/Ni/Au金属。
在所述GaN缓冲层3上同时形成阳极欧姆接触区7，包括：采用ICP法刻蚀所述异质结沟道层4到所述GaN缓冲层3表面，以形成阳极欧姆接触区凹槽。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
通过电子束蒸发法在所述GaN缓冲层3上的所述阳极欧姆接触区凹槽淀积第三金属层，所述第三金属层的厚度为250～300nm，利用金属剥离工艺处理所述第三金属层，之后利用氩气做保护气体，在900～950℃的温度条件下和氮气氛围中，对所述第三金属层进行50s的快速热退火处理，形成所述阳极欧姆接触区7。
优选地，所述第三金属层依次堆叠Ti/Al/Ni/Au金属。
步骤7、在所述异质结沟道层4上形成空心阳极8。
步骤7.1、在所述异质结沟道层上光刻形成肖特基接触电极区域并淀积第一金属层；
请参见图2i，在所述异质结沟道层表面涂覆光刻胶并利用光刻工艺形成肖特基接触电极区域，采用电子束蒸发法淀积第一金属层，所述第一金属层的厚度为150～200nm。
优选地，所述第一金属层依次堆叠Ni/Au金属。
步骤7.2、利用金属剥离工艺使所述第一金属层形成肖特基接触电极；
利用金属剥离工艺处理所述第一金属层形成肖特基接触电极。
步骤7.3、在所述肖特基接触电极和所述阳极欧姆接触区上涂覆光刻胶；
具体地，利用涂覆工艺在所述肖特基接触电极和所述阳极欧姆接触区上涂覆光刻胶。
步骤7.4、利用光刻工艺光刻所述光刻胶，形成空气桥区域；
步骤7.5、在所述空气桥区域上淀积第二金属层，形成空气桥；
利用电子束蒸发法在所述空气桥区域上淀积第二金属层，所述第二金属层的厚度为1～2μm，形成空气桥9，并利用清洗工艺去除形成所述空气桥区域的光刻胶。
优选地，所述第二金属层为金属Au。
步骤7.6、利用光刻工艺刻蚀所述肖特基接触电极，形成所述空心阳极。
请参见图3，图3为本发明实施例提供的一种基于空心阳极结构的肖特基二极管的俯视图。具体地，在所述肖特基接触电极表面刻蚀空心肖特基内圆。采用ICP法在肖特基接触电极内刻蚀贯穿肖特基接触电极的通孔，该通孔为空心肖特基内圆，所述肖特基接触电极刻蚀到非故意掺杂AlGaN势垒层44停止，形成空心阳极8，即空心阳极8为一种具有通孔结构的阳极电极。
最后，用氩气做保护气体，在500～600℃的温度下，对整个肖特基二极管进行退火处理，完成肖特基二极管的制作。
本发明实施例中形成的空心阳极结构肖特基二极管，相比常规的实心阳极AlGaN/GaN单异质结肖特基二极管，不仅金半接触面积减小22.2％，金半接触零偏结电容减小22.2％，串联电阻RS降低50％，截止频率提高157％，达到0.17THz。而且，由于高频下阳极发生的趋肤效应，使得电流集中在阳极表面1～2μm处，内部电流密度很小，刻蚀去除中间部分金属，空心圆柱厚度为2.5～3μm，仍可以维持二极管大电流输出。
实施例二
请再次参见图1和2a～2i。本发明实施例的制备方法包括如下步骤：
步骤1、选取衬底层1。
优选地，衬底层1为蓝宝石衬底层；
所述衬底层1厚度为330μm。
步骤2、在所述衬底层1上生长AlN成核层2。
请参见图2a，具体地，利用MOCVD法，在衬底层1上生长AlN成核层2，如将直径为2英寸的蓝宝石衬底1放入MOCVD反应室，向反应室中同时通入三甲基铝和NH3，AlN成核层2的生长温度为950℃，所述AlN成核层2生长厚度为30nm。
步骤3、在所述AlN成核层2上生长GaN缓冲层3。
请参见图2b，具体地，利用MOCVD法，在所述AlN成核层2上生长2μm的GaN缓冲层3。其工艺条件为：向反应室通入三甲基镓与氮气，保持压力为40Torr，生长温度为930℃。
步骤4、在所述GaN缓冲层3上生长异质结沟道层4。
其中，所述异质结沟道层4包括非故意掺杂GaN势垒层41、重掺杂GaN层42、非故意掺杂GaN沟道层43和非故意掺杂AlGaN势垒层44。
进一步地，本发明实施例采用掺杂GaN+/GaN-结和非故意掺杂AlGaN/GaN异质结相结合的沟道结构，其中非故意掺杂GaN势垒层41掺杂为GaN-结，重掺杂GaN层42掺杂GaN+结。
步骤4.1、在所述GaN缓冲层3上生长非故意掺杂GaN势垒层41。
请参见图2c，具体地，利用MOCVD法，在所述GaN缓冲层3上生长20nm的非故意掺杂GaN势垒层41。其工艺条件为：向反应室通入三甲基镓和氮气，保持压力为400Torr，生长温度为1000℃。
步骤4.2、在所述非故意掺杂GaN势垒层41上生长重掺杂GaN层42。
请参见图2d，具体地，利用MOCVD法，在所述非故意掺杂GaN势垒层41上生长20nm的重掺杂GaN层42。其工艺条件为：向反应室通入三甲基镓和氮气和n型掺杂源-硅烷，保持压力为400Torr，生长温度为930℃，掺杂浓度为1×1019cm-3。
步骤4.3、在所述重掺杂GaN层42上生长非故意掺杂GaN沟道层43。
请参见图2e，具体地，利用MOCVD法，在所述重掺杂GaN层42上生长20nm非故意掺杂GaN沟道层43。其工艺条件为：向反应室通入三甲基镓和氮气，保持压力为400Torr，生长温度为1000℃。
步骤4.4、在所述非故意掺杂GaN沟道层43上生长非故意掺杂AlGaN势垒层44。
请参见图2f，具体地，利用MOCVD法，在所述非故意掺杂GaN沟道层43上生长20nm非故意掺杂AlGaN势垒层44。其工艺条件为：向反应室同时通入三甲基镓、氮气和三甲基铝，保持压力为400Torr，生长温度为1060℃，Al组分为0.27。
步骤4中，采用了掺杂GaN+/GaN-结构结合非故意掺杂AlGaN/GaN异质结结构，其中，异质结用于产生2DEG沟道，重掺杂的GaN+用于提供电子进入2DEG沟道，提高沟道层电子浓度。由仿真工具silivaco仿真并提取器件参数，相比单异质结，器件的串联电阻降低了50％。由肖特基二极管的截止频率计算公式算出，截止频率为原来的2倍。
步骤5、刻蚀所述缓冲层3和所述异质结沟道层4形成空气沟道区5。
请参见图2g，采用ICP法刻蚀所述缓冲层3和所述异质结沟道层4形成空气沟道区5，直至刻蚀到所述AlN成核层2表面。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
步骤6、在所述GaN缓冲层3上形成阴极欧姆接触区6和阳极欧姆接触区7。
在本发明实施例中，在所述异质结沟道层4上形成空心阳极8之前，包括：在所述GaN缓冲层3上同时形成阴极欧姆接触区6和阳极欧姆接触区7。
请参见图2h，在所述GaN缓冲层3上形成阴极欧姆接触区6，包括：采用ICP法刻蚀所述异质结沟道层4到所述GaN缓冲层3表面，以形成阴极欧姆接触区凹槽。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
通过电子束蒸发法在所述GaN缓冲层3上的阴极欧姆接触区凹槽淀积第三金属层，所述第三金属层的厚度为250nm，利用金属剥离工艺处理所述第三金属层，之后利用用氩气做保护气体，在900℃的温度下和氮气氛围中，对第三金属层进行50s的快速热退火处理，形成阴极欧姆接触区6。
优选地，所述第三金属层依次堆叠Ti/Al/Ni/Au金属。
在所述GaN缓冲层3上同时形成阳极欧姆接触区7，包括：采用ICP法刻蚀所述异质结沟道层4到所述GaN缓冲层3表面，以形成阳极欧姆接触区凹槽。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
通过电子束蒸发法在所述GaN缓冲层3上的所述阳极欧姆接触区凹槽淀积第三金属层，所述第三金属层的厚度为250nm，利用金属剥离工艺处理所述第三金属层，之后利用氩气做保护气体，在900℃的温度条件下和氮气氛围中，对所述第三金属层进行50s的快速热退火处理，形成所述阳极欧姆接触区7。
优选地，所述第三金属层依次堆叠Ti/Al/Ni/Au金属。
步骤7、在所述异质结沟道层4上形成空心阳极8。
步骤7.1、在所述异质结沟道层上光刻形成肖特基接触电极区域并淀积第一金属层；
请参见图2i，在所述异质结沟道层表面涂覆光刻胶并利用光刻工艺形成肖特基接触电极区域，采用电子束蒸发法淀积第一金属层，所述第一金属层的厚度为150nm。
优选地，所述第一金属层依次堆叠Ni/Au金属。
步骤7.2、利用金属剥离工艺使所述第一金属层形成肖特基接触电极；
利用金属剥离工艺处理所述第一金属层形成肖特基接触电极。
步骤7.3、在所述肖特基接触电极和所述阳极欧姆接触区上涂覆光刻胶；
具体地，利用涂覆工艺在所述肖特基接触电极和所述阳极欧姆接触区上涂覆光刻胶。
步骤7.4、利用光刻工艺光刻所述光刻胶，形成空气桥区域；
步骤7.5、在所述空气桥区域上淀积第二金属层，形成空气桥；
利用电子束蒸发法在所述空气桥区域上淀积第二金属层，所述第二金属层的厚度为1μm，形成空气桥9，并利用清洗工艺去除形成所述空气桥区域的光刻胶。
优选地，所述第二金属层为金属Au。
步骤7.6、利用光刻工艺刻蚀所述肖特基接触电极，形成所述空心阳极。
请再次参见图3，具体地，在所述肖特基接触电极表面刻蚀空心肖特基内圆。采用ICP法在肖特基接触电极内刻蚀贯穿肖特基接触电极的通孔，该通孔为空心肖特基内圆，肖特基接触电极刻蚀到非故意掺杂AlGaN势垒层44停止，形成空心阳极8，即空心阳极8为一种具有通孔结构的阳极电极。
最后，用氩气做保护气体，在500℃的温度下，对整个肖特基二极管进行退火处理，完成肖特基二极管的制作。
本发明实施例中形成的空心阳极结构肖特基二极管，相比常规的实心阳极AlGaN/GaN单异质结肖特基二极管，不仅金半接触面积减小22.2％，金半接触零偏结电容减小22.2％，串联电阻RS降低50％，截止频率提高157％，达到0.17THz。而且，由于高频下阳极发生的趋肤效应，使得电流集中在阳极表面1～2μm处，内部电流密度很小，刻蚀去除中间部分金属，空心圆柱厚度为2.5～3μm，仍可以维持二极管大电流输出。
实施例三
请再次参见图1和图2a～2i，本发明实施例的制备方法包括如下步骤：
步骤1、选取衬底层1。
优选地，衬底层1为蓝宝石衬底层；
所述衬底层1厚度为430μm。
步骤2、在所述衬底层1上生长AlN成核层2。
请参见图2a，具体地，利用MOCVD法，在衬底层1上生长AlN成核层2。如将直径为2英寸的蓝宝石衬底1放入MOCVD反应室，向反应室中同时通入三甲基铝和NH3，AlN成核层2的生长温度为950℃，所述AlN成核层2生长厚度为50nm。
步骤3、在所述AlN成核层2上生长GaN缓冲层3。
请参见图2b，具体地，利用MOCVD法，在所述AlN成核层2上生长3μm的GaN缓冲层3。其工艺条件为：向反应室通入三甲基镓与氮气，保持压力为40Torr，生长温度为930℃。
步骤4、在所述GaN缓冲层3上生长异质结沟道层4。
其中，所述异质结沟道层4包括非故意掺杂GaN势垒层41、重掺杂GaN层42、非故意掺杂GaN沟道层43和非故意掺杂AlGaN势垒层44。
进一步地，本发明实施例采用掺杂GaN+/GaN-结和非故意掺杂AlGaN/GaN异质结相结合的沟道结构，其中非故意掺杂GaN势垒层41掺杂为GaN-结，重掺杂GaN层42掺杂GaN+结。
步骤4.1、在所述GaN缓冲层3上生长非故意掺杂GaN势垒层41。
请参见图2c，具体地，利用MOCVD法，在所述GaN缓冲层3上生长30nm的非故意掺杂GaN势垒层41。其工艺条件为：向反应室通入三甲基镓和氮气，保持压力为400Torr，生长温度为1000℃。
步骤4.2、在所述非故意掺杂GaN势垒层41上生长重掺杂GaN层42。
请参见图2d，具体地，利用MOCVD法，在所述非故意掺杂GaN势垒层41上生长30nm的重掺杂GaN层42。其工艺条件为：向反应室通入三甲基镓和氮气和n型掺杂源-硅烷，保持压力为400Torr，生长温度为930℃，掺杂浓度为1×1019cm-3。
步骤4.3、在所述重掺杂GaN层42上生长非故意掺杂GaN沟道层43。
请参见图2e，具体地，利用MOCVD法，在所述重掺杂GaN层42上生长30nm非故意掺杂GaN沟道层43。其工艺条件为：向反应室通入三甲基镓和氮气，保持压力为400Torr，生长温度为1000℃。
步骤4.4、在所述非故意掺杂GaN沟道层43上生长非故意掺杂AlGaN势垒层44。
请参见图2f，具体地，利用MOCVD法，在所述非故意掺杂GaN沟道层43上生长30nm非故意掺杂AlGaN势垒层44。其工艺条件为：向反应室同时通入三甲基镓、氮气和三甲基铝，保持压力为400Torr，生长温度为1060℃，Al组分为0.27。
步骤4中，采用了掺杂GaN+/GaN-结构结合非故意掺杂AlGaN/GaN异质结结构，其中，异质结用于产生2DEG沟道，重掺杂的GaN+用于提供电子进入2DEG沟道，提高沟道层电子浓度。由仿真工具silivaco仿真并提取器件参数，相比单异质结，器件的串联电阻降低了50％。由肖特基二极管的截止频率计算公式算出，截止频率为原来的2倍。
步骤5、刻蚀所述缓冲层3和所述异质结沟道层4形成空气沟道区5。
请参见图2g，采用ICP法刻蚀所述缓冲层3和所述异质结沟道层4形成空气沟道区5，直至刻蚀到所述AlN成核层2表面。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
步骤6、在所述GaN缓冲层3上形成阴极欧姆接触区6和阳极欧姆接触区7。
在本发明实施例中，在所述异质结沟道层4上形成空心阳极8之前，包括：在所述GaN缓冲层3上同时形成阴极欧姆接触区6和阳极欧姆接触区7。
请参见图2h，在所述GaN缓冲层3上形成阴极欧姆接触区6，包括：采用ICP法刻蚀所述异质结沟道层4到所述GaN缓冲层3表面，以形成阴极欧姆接触区凹槽。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
通过电子束蒸发法在所述GaN缓冲层3上的阴极欧姆接触区凹槽淀积第三金属层，所述第三金属层的厚度为300nm，利用金属剥离工艺处理所述第三金属层，之后利用氩气做保护气体，在950℃的温度条件下和氮气氛围中，对第三金属层进行50s的快速热退火处理，形成阴极欧姆接触区6。
优选地，所述第三金属层依次堆叠Ti/Al/Ni/Au金属。
在所述GaN缓冲层3上同时形成阳极欧姆接触区7，包括：采用ICP法刻蚀所述异质结沟道层4到所述GaN缓冲层3表面，以形成阳极欧姆接触区凹槽。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
通过电子束蒸发法在所述GaN缓冲层3上的所述阳极欧姆接触区凹槽淀积第三金属层，所述第三金属层的厚度为300nm，利用金属剥离工艺处理所述第三金属层，之后利用氩气做保护气体，在950℃的温度条件下和氮气氛围中，对所述第三金属层进行50s的快速热退火处理，形成所述阳极欧姆接触区7。
优选地，所述第三金属层依次堆叠Ti/Al/Ni/Au金属。
步骤7、在所述异质结沟道层4上形成空心阳极8。
步骤7.1、在所述异质结沟道层上光刻形成肖特基接触电极区域并淀积第一金属层；
请参见图2i，在所述异质结沟道层表面涂覆光刻胶并利用光刻工艺形成肖特基接触电极区域，采用电子束蒸发法淀积第一金属层，所述第一金属层的厚度为200nm。
优选地，所述第一金属层依次堆叠Ni/Au金属。
步骤7.2、利用金属剥离工艺使所述第一金属层形成肖特基接触电极；
利用金属剥离工艺处理所述第一金属层形成肖特基接触电极。
步骤7.3、在所述肖特基接触电极和所述阳极欧姆接触区上涂覆光刻胶；
具体地，利用涂覆工艺在所述肖特基接触电极和所述阳极欧姆接触区上涂覆光刻胶。
步骤7.4、利用光刻工艺光刻所述光刻胶，形成空气桥区域；
步骤7.5、在所述空气桥区域上淀积第二金属层，形成空气桥；
利用电子束蒸发法在所述空气桥区域上淀积第二金属层，所述第二金属层的厚度为2μm，形成空气桥9，并利用清洗工艺去除形成所述空气桥区域的光刻胶。
优选地，所述第二金属层为金属Au。
步骤7.6、利用光刻工艺刻蚀所述肖特基接触电极，形成所述空心阳极。
请再次参见图3，具体地，在所述肖特基接触电极表面刻蚀空心肖特基内圆。采用ICP法在肖特基接触电极内刻蚀贯穿肖特基接触电极的通孔，该通孔为空心肖特基内圆，肖特基接触电极刻蚀到非故意掺杂AlGaN势垒层44停止，形成空心阳极8，即空心阳极8为一种具有通孔结构的阳极电极。
最后，用氩气做保护气体，在600℃的温度下，对整个肖特基二极管进行退火处理，完成肖特基二极管的制作。
本发明实施例中形成的空心阳极结构肖特基二极管，相比常规的实心阳极AlGaN/GaN单异质结肖特基二极管，不仅金半接触面积减小22.2％，金半接触零偏结电容减小22.2％，串联电阻RS降低50％，截止频率提高157％，达到0.17THz。而且，由于高频下阳极发生的趋肤效应，使得电流集中在阳极表面1～2μm处，内部电流密度很小，刻蚀去除中间部分金属，空心圆柱厚度为2.5～3μm，仍可以维持二极管大电流输出。
实施例四
请再次参见图1和图2a～2i，本发明实施例的制备方法包括如下步骤：
步骤1、选取衬底层1。
优选地，衬底层1为蓝宝石衬底层；
所述衬底层1厚度为380μm。
步骤2、在所述衬底层1上生长AlN成核层2。
请参见图2a，具体地，利用MOCVD法，在衬底层1上生长AlN成核层2。如将直径为2英寸的蓝宝石衬底1放入MOCVD反应室，向反应室中同时通入三甲基铝和NH3，AlN成核层2的生长温度为950℃，所述AlN成核层2生长厚度为40nm。
步骤3、在所述AlN成核层2上生长GaN缓冲层3。
请参见图2b，具体地，利用MOCVD法，在所述AlN成核层2上生长2.5μm的GaN缓冲层3。其工艺条件为：向反应室通入三甲基镓与氮气，保持压力为40Torr，生长温度为930℃。
步骤4、在所述GaN缓冲层3上生长异质结沟道层4。
其中，所述异质结沟道层4包括非故意掺杂GaN势垒层41、重掺杂GaN层42、非故意掺杂GaN沟道层43和非故意掺杂AlGaN势垒层44。
进一步地，本发明实施例采用掺杂GaN+/GaN-结和非故意掺杂AlGaN/GaN异质结相结合的沟道结构，其中非故意掺杂GaN势垒层41掺杂为GaN-结，重掺杂GaN层42掺杂GaN+结。
步骤4.1、在所述GaN缓冲层3上生长非故意掺杂GaN势垒层41。
请参见图2c，具体地，利用MOCVD法，在所述GaN缓冲层3上生长25nm的非故意掺杂GaN势垒层41。其工艺条件为：向反应室通入三甲基镓和氮气，保持压力为400Torr，生长温度为1000℃。
步骤4.2、在所述非故意掺杂GaN势垒层41上生长重掺杂GaN层42。
请参见图2d，具体地，利用MOCVD法，在所述非故意掺杂GaN势垒层41上生长25nm重掺杂GaN层42。其工艺条件为：向反应室通入三甲基镓和氮气和n型掺杂源-硅烷，保持压力为400Torr，生长温度为930℃，掺杂浓度为1×1019cm-3。
步骤4.3、在所述重掺杂GaN层42上生长非故意掺杂GaN沟道层43。
请参见图2e，具体地，利用MOCVD法，在所述重掺杂GaN层42上生长25nm非故意掺杂GaN沟道层43。其工艺条件为：向反应室通入三甲基镓和氮气，保持压力为400Torr，生长温度为1000℃。
步骤4.4、在所述非故意掺杂GaN沟道层43上生长非故意掺杂AlGaN势垒层44。
请参见图2f，具体地，利用MOCVD法，在所述非故意掺杂GaN沟道层43上生长25nm非故意掺杂AlGaN势垒层44。其工艺条件为：向反应室同时通入三甲基镓、氮气和三甲基铝，保持压力为400Torr，生长温度为1060℃，Al组分为0.27。
步骤4中，采用了掺杂GaN+/GaN-结构结合非故意掺杂AlGaN/GaN异质结结构，其中，异质结用于产生2DEG沟道，重掺杂的GaN+用于提供电子进入2DEG沟道，提高沟道层电子浓度。由仿真工具silivaco仿真并提取器件参数，相比单异质结，器件的串联电阻降低了50％。由肖特基二极管的截止频率计算公式算出，截止频率为原来的2倍。
步骤5、刻蚀所述缓冲层3和所述异质结沟道层4形成空气沟道区5。
请参见图2g，采用ICP法刻蚀所述缓冲层3和所述异质结沟道层4形成空气沟道区5，直至刻蚀到所述AlN成核层2表面。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
步骤6、在所述GaN缓冲层3上形成阴极欧姆接触区6和阳极欧姆接触区7。
在本发明实施例中，在所述异质结沟道层4上形成空心阳极8之前，包括：在所述GaN缓冲层3上同时形成阴极欧姆接触区6和阳极欧姆接触区7。
请参见图2h，在所述GaN缓冲层3上形成阴极欧姆接触区6，包括：采用ICP法刻蚀异质结沟道层4到GaN缓冲层3表面，以形成阴极欧姆接触区凹槽。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
通过电子束蒸发法在所述GaN缓冲层3上的阴极欧姆接触区凹槽淀积第三金属层，所述第三金属层厚度为275nm，利用金属剥离工艺处理所述第三金属层，之后利用氩气做保护气体，在925℃的温度条件下和氮气氛围中，对第三金属层进行50s的快速热退火处理，形成阴极欧姆接触区6。
优选地，所述第三金属层依次堆叠Ti/Al/Ni/Au金属。
在所述GaN缓冲层3上同时形成阳极欧姆接触区7，包括：采用ICP法刻蚀所述异质结沟道层4到所述GaN缓冲层3表面，以形成阳极欧姆接触区凹槽。其工艺条件为：功率源的功率为350W，偏压功率源的功率为120W，反应室压强为4mTorr，温度为150℃。
通过电子束蒸发法在所述GaN缓冲层3上的所述阳极欧姆接触区凹槽淀积第三金属层，所述第三金属层厚度为275nm，利用金属剥离工艺处理所述第三金属层，之后利用氩气做保护气体，在925℃的温度条件下和氮气氛围中，对所述第三金属层进行50s的快速热退火处理，形成所述阳极欧姆接触区7。
优选地，所述第三金属层依次堆叠Ti/Al/Ni/Au金属。
步骤7、在所述异质结沟道层4上形成空心阳极8。
步骤7.1、在所述异质结沟道层上光刻形成肖特基接触电极区域并淀积第一金属层；
请参见图2i，在所述异质结沟道层表面涂覆光刻胶并利用光刻工艺形成肖特基接触电极区域，采用电子束蒸发法淀积第一金属层，所述第一金属层的厚度为175nm。
优选地，所述第一金属层依次堆叠Ni/Au金属。
步骤7.2、利用金属剥离工艺使所述第一金属层形成肖特基接触电极；
利用金属剥离工艺处理所述第一金属层形成肖特基接触电极。
步骤7.3、在所述肖特基接触电极和所述阳极欧姆接触区上涂覆光刻胶；
具体地，利用涂覆工艺在所述肖特基接触电极和所述阳极欧姆接触区上涂覆光刻胶。
步骤7.4、利用光刻工艺光刻所述光刻胶，形成空气桥区域；
步骤7.5、在所述空气桥区域上淀积第二金属层，形成空气桥；
利用电子束蒸发法在所述空气桥区域上淀积第二金属层，所述第二金属层的厚度为1.5μm，形成空气桥9，并利用清洗工艺去除形成所述空气桥的光刻胶。
优选地，所述第二金属层为金属Au。
步骤7.6、利用光刻工艺刻蚀所述肖特基接触电极，形成所述空心阳极。
请再次参见图3，具体地，在所述肖特基接触电极表面刻蚀空心肖特基内圆。采用ICP法在肖特基接触电极内刻蚀贯穿肖特基接触电极的通孔，该通孔为空心肖特基内圆，肖特基接触电极刻蚀到非故意掺杂AlGaN势垒层44停止，形成空心阳极8，即空心阳极8为一种具有通孔结构的阳极电极。
最后，用氩气做保护气体，在550℃的温度下，对整个肖特基二极管进行退火处理，完成肖特基二极管的制作。
本发明实施例中形成的空心阳极结构肖特基二极管，相比常规的实心阳极AlGaN/GaN单异质结肖特基二极管，不仅金半接触面积减小22.2％，金半接触零偏结电容减小22.2％，串联电阻RS降低50％，截止频率提高157％，达到0.17THz。而且，由于高频下阳极发生的趋肤效应，使得电流集中在阳极表面1～2μm处，内部电流密度很小，刻蚀去除中间部分金属，空心圆柱厚度为2.5～3μm，仍可以维持二极管大电流输出。
实施例五
请参见图4，图4为本发明实施例提供的一种基于空心阳极结构的肖特基二极管的剖面图，所述肖特基二极管包括：
衬底层1；
其中，所述衬底层1为蓝宝石，衬底层1的厚度为330μm～430μm。
AlN成核层2，位于蓝宝石衬底层1上；
其中，AlN成核层2的厚度为30～50nm。
GaN缓冲层3，位于AlN成核层2上；
其中，GaN缓冲层3的厚度为2～3μm。
异质结沟道层4，位于GaN缓冲层3上；
所述异质结沟道层4包括依次叠放于GaN缓冲层3上的非故意掺杂GaN势垒层41、重掺杂GaN层42、非故意掺杂GaN沟道层43和非故意掺杂AlGaN势垒层44。
其中，所述非故意掺杂GaN势垒层41厚度为20～30nm；所述重掺杂GaN层42厚度为20～30nm；所述非故意掺杂GaN沟道层43厚度为20～30nm；所述非故意掺杂AlGaN势垒层44厚度为20～30nm。
空气沟道区5，位于所述AlN成核层2上。
阴极欧姆接触区6，位于GaN缓冲层3上。
阳极欧姆接触区7，位于所述GaN缓冲层3上；
空心阳极8，位于所述异质结沟道层4上；
空气桥9，位于所述空心阳极8和所述阳极欧姆接触区7上。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于空心阳极结构的肖特基二极管及其制备方法，其特征在于，包括：
选取衬底层；
在所述衬底层上生长AlN成核层；
在所述AlN成核层上生长GaN缓冲层；
在所述GaN缓冲层上生长异质结沟道层；
在所述异质结沟道层上形成空心阳极。
2.根据权利要求1所述方法，其特征在于，在所述GaN缓冲层上生长异质结沟道层，包括：
在所述GaN缓冲层上生长非故意掺杂GaN势垒层；
在所述非故意掺杂GaN势垒层上生长重掺杂GaN层；
在所述重掺杂GaN层上生长非故意掺杂GaN沟道层；
在所述非故意掺杂GaN沟道层上生长非故意掺杂AlGaN势垒层。
3.根据权利要求2所述方法，其特征在于，在所述GaN缓冲层上生长非故意掺杂GaN势垒层，包括：
利用金属有机化学气相沉积法在所述GaN缓冲层上生长非故意掺杂GaN势垒层，所述非故意掺杂GaN势垒层的厚度为20～30nm。
4.根据权利要求2所述方法，其特征在于，在所述非故意掺杂GaN势垒层上生长重掺杂GaN层，包括：
利用金属有机化学气相沉积法在所述非故意掺杂GaN势垒层上生长重掺杂GaN层，所述重掺杂GaN层的厚度为20nm～30nm。
5.根据权利要求2所述方法，其特征在于，在所述重掺杂GaN层上生长非故意掺杂GaN沟道层，包括：
利用金属有机化学气相沉积法在所述重掺杂GaN层上生长非故意掺杂GaN沟道层，所述非故意掺杂GaN沟道层的厚度为20～30nm。
6.根据权利要求2所述方法，其特征在于，在所述非故意掺杂GaN沟道层上生长非故意掺杂AlGaN势垒层，包括：
利用金属有机化学气相沉积法在所述非故意掺杂GaN沟道层上生长非故意掺杂AlGaN势垒层，所述非故意掺杂AlGaN势垒层的厚度为20～30nm。
7.根据权利要求1所述方法，其特征在于，在所述GaN缓冲层上生长异质结沟道层之后，还包括：
在所述GaN缓冲层上同时形成阴极欧姆接触区和阳极欧姆接触区。
8.根据权利要求1所述方法，其特征在于，在所述异质结沟道层上形成空心阳极，包括：
在所述异质结沟道层上光刻形成肖特基接触电极区域并淀积第一金属层；
利用金属剥离工艺使所述第一金属层形成肖特基接触电极；
利用光刻工艺刻蚀所述肖特基接触电极，形成所述空心阳极。
9.根据权利要求8所述方法，其特征在于，在利用金属剥离工艺使第一金属层形成肖特基接触电极之后，还包括：
在所述肖特基二极管器件表面涂覆光刻工艺所需的光刻胶；
利用光刻工艺在所述肖特基接触电极和所述阳极欧姆接触区之间用所述光刻胶形成空气桥区域；
在所述空气桥区域上淀积第二金属层，形成空气桥。
10.一种基于空心阳极结构的肖特基二极管，其特征在于，包括：
衬底层；
AlN成核层，位于所述衬底层上；
GaN缓冲层，位于所述AlN成核层上；
异质结沟道层，位于所述GaN缓冲层上；
空气沟道区，位于所述AlN成核层上；
阴极欧姆接触区，位于所述GaN缓冲层上；
阳极欧姆接触区，位于所述GaN缓冲层上；
空心阳极，位于所述异质结沟道层上；
空气桥，位于所述空心阳极和所述阳极欧姆接触区上，所述肖特基二极管由权利要求1～9任意一项制备方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811564501.7A CN109830540B (zh) | 2018-12-20 | 2018-12-20 | 一种基于空心阳极结构的肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811564501.7A CN109830540B (zh) | 2018-12-20 | 2018-12-20 | 一种基于空心阳极结构的肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109830540A true CN109830540A (zh) | 2019-05-31 |
| CN109830540B CN109830540B (zh) | 2020-09-04 |
Family
ID=66859877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811564501.7A Active CN109830540B (zh) | 2018-12-20 | 2018-12-20 | 一种基于空心阳极结构的肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109830540B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274865A (zh) * | 2022-09-26 | 2022-11-01 | 晶通半导体(深圳)有限公司 | 肖特基二极管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204210A (ja) * | 1995-01-20 | 1996-08-09 | Rohm Co Ltd | ショットキーバリアダイオード |
| CN103400865A (zh) * | 2013-07-31 | 2013-11-20 | 中国电子科技集团公司第十三研究所 | 基于极化掺杂的GaN肖特基二极管 |
| CN105679838A (zh) * | 2016-01-11 | 2016-06-15 | 西安电子科技大学 | 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法 |
| CN105826401A (zh) * | 2016-05-24 | 2016-08-03 | 中国电子科技集团公司第十三研究所 | 空气桥尺寸各异的太赫兹倍频肖特基二极管 |
| CN106653868A (zh) * | 2016-10-14 | 2017-05-10 | 电子科技大学 | 一种自平衡的太赫兹肖特基势垒二极管 |
-
2018
- 2018-12-20 CN CN201811564501.7A patent/CN109830540B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204210A (ja) * | 1995-01-20 | 1996-08-09 | Rohm Co Ltd | ショットキーバリアダイオード |
| CN103400865A (zh) * | 2013-07-31 | 2013-11-20 | 中国电子科技集团公司第十三研究所 | 基于极化掺杂的GaN肖特基二极管 |
| CN105679838A (zh) * | 2016-01-11 | 2016-06-15 | 西安电子科技大学 | 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法 |
| CN105826401A (zh) * | 2016-05-24 | 2016-08-03 | 中国电子科技集团公司第十三研究所 | 空气桥尺寸各异的太赫兹倍频肖特基二极管 |
| CN106653868A (zh) * | 2016-10-14 | 2017-05-10 | 电子科技大学 | 一种自平衡的太赫兹肖特基势垒二极管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274865A (zh) * | 2022-09-26 | 2022-11-01 | 晶通半导体(深圳)有限公司 | 肖特基二极管 |
| CN115274865B (zh) * | 2022-09-26 | 2023-03-28 | 晶通半导体(深圳)有限公司 | 肖特基二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109830540B (zh) | 2020-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220209000A1 (en) | High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor | |
| CN105679838B (zh) | 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法 | |
| CN102789982A (zh) | 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法 | |
| CN108155099A (zh) | 一种包含介质层的p型栅HEMT器件及其制作方法 | |
| CN109004029A (zh) | 具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法 | |
| US20200044040A1 (en) | Gan-based microwave power device with large gate width and manufacturing method thereof | |
| CN109742142A (zh) | 一种GaN基HEMT器件及其制备方法 | |
| CN110459595A (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 | |
| CN104037218B (zh) | 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法 | |
| CN104037221B (zh) | 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法 | |
| CN109873034A (zh) | 沉积多晶AlN的常关型HEMT功率器件及其制备方法 | |
| CN103745992B (zh) | 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN105448964A (zh) | 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN104064595B (zh) | 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 | |
| CN109786484A (zh) | 一种双异质结和复合钝化层的impatt二极管及其制作方法 | |
| CN103745990B (zh) | 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN104465403A (zh) | 增强型AlGaN/GaN HEMT器件的制备方法 | |
| CN109830540A (zh) | 一种基于空心阳极结构的肖特基二极管及其制备方法 | |
| CN208368513U (zh) | 基于金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件 | |
| CN104037217B (zh) | 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法 | |
| CN105374869B (zh) | 具有原位栅介质的AlGaN/GaN异质结器件及其制作方法 | |
| CN105679679B (zh) | 一种GaN基凹槽栅MISFET的制备方法 | |
| CN104037215B (zh) | 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220714 Address after: 315131 No.16 Weishanhu Road, Daqi street, Beilun District, Ningbo City, Zhejiang Province Patentee after: Ningbo rhenium micro Semiconductor Co.,Ltd. Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an Patentee before: XIDIAN University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230726 Address after: No.2, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province Patentee after: XIDIAN University Address before: 315131 No.16 Weishanhu Road, Daqi street, Beilun District, Ningbo City, Zhejiang Province Patentee before: Ningbo rhenium micro Semiconductor Co.,Ltd. |