CN108321211A - Tmbs半导体器件及其制作方法、电子装置 - Google Patents
Tmbs半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN108321211A CN108321211A CN201710032567.0A CN201710032567A CN108321211A CN 108321211 A CN108321211 A CN 108321211A CN 201710032567 A CN201710032567 A CN 201710032567A CN 108321211 A CN108321211 A CN 108321211A
- Authority
- CN
- China
- Prior art keywords
- groove
- semiconductor substrate
- area
- tmbs
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 172
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 title claims abstract 10
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000011469 building brick Substances 0.000 claims description 5
- 239000010953 base metal Substances 0.000 claims description 2
- 230000008901 benefit Effects 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 description 12
- 238000002955 isolation Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种TMBS半导体器件及其制作方法、电子装置，该TMBS半导体器件的制作方法包括：提供半导体衬底，在所述半导体衬底中形成沟槽；用半导体材料填充满所述沟槽；在所述半导体衬底上形成覆盖所述半导体衬底表面和所述沟槽中的半导体材料的肖特基金属层；在所述肖特基金属层上形成电极层，其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。该制作方法可以在保持TMBS器件反向耐压不变的前提下，实现正向导通压降的大幅降低，使器件性能得以优化。该半导体器件及电子装置具体类似的优点。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种TMBS半导体器件及其制作方法、电子装置。
背景技术
肖特基势垒二极管又称为金属-半导体二极管，其用某些金属和半导体相接触，在它们的交界面处便会形成一个势垒区(通常称为“表面势垒”或“肖特基势垒”)，产生整流、检波作用。TMBS(Trench MOS Barrier Schottky，沟槽型MOS势垒肖特基)器件相对于平面结构的肖特基二极管增加了沟槽栅MOSFET结构，如图1所示，目前一种TMBS器件包括N型外延衬底100，在N型外延衬底100中形成多个沟槽，在每个沟槽的表面形成栅极氧化层101，并用半导体材料102，例如多晶硅填充满沟槽，以作为导电区，在半导体衬底100的上表面形成有肖特基金属层103，以及位于肖特基金属层103之上的电极层(阳极)104，在半导体衬底100的下表面还可以形成阴极电极层(未示出)。
TMBS器件原理采用沟槽栅MOSFET结构替代结势垒结构。当TMBS器件承受反向耐压时，电场峰值集中在沟槽(Trench)底部角落(corner)位置，随着电压的持续上升，沟槽底部角落位置的耗尽区夹断，从而有效地降低有源区(Active)金属-半导体接触的表面电场，大幅度的降低肖特基势垒的漏电。
TMBS器件的正向导通压降Vf，在保持肖特基金属功函数不变的情况下，随着有源区(schottky金属-半导体界面)的宽度的增加，衬底浓度的提升，沟槽深度的减小，而大幅下降；同时，TMBS器件的反向耐压BV，随着有源区的宽度的增加，衬底浓度的提升，沟槽深度的减小，而大幅下降；因此，器件的正向导通压降Vf和反向耐压BV存在明显平衡。在保持肖特基金属功函数不变的情况下，仅通过对沟槽深度，衬底浓度和有源区宽度的调整，来优化器件正向导通压降Vf和保持反向耐压BV，程度非常有限。因此，如何在保证器件反向耐压BV的前提下，降低正向导通压降Vf，一直是TMBS器件设计的难点。
针对以上问题，目前主流的解决方案是通过采用渐变的衬底掺杂浓度(gradeddoping)，使从有源区表面(肖特基金属-半导体界面)到浓的N型衬底之间的漂移区域的浓度保持线性增加，从而优化器件纵向电场分布，使器件反向耐压大幅提升。同时，漂移区域的掺杂浓度增加可以有效的降低串联电阻，使正向导通压降Vf减小，但是，该方法带来的问题是成本的急剧上升。
因此，需要提出一种TMBS半导体器件及其制作方法、电子装置，以至少部分地解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种TMBS半导体器件及其制作方法，其可以在保持TMBS半导体器件反向耐压不变的前提下，实现正向导通压降的大幅降低，使器件性能得以优化。
为了克服目前存在的问题，本发明一方面提供一种TMBS半导体器件的制作方法，其包括：提供半导体衬底，在所述半导体衬底中形成沟槽；用半导体材料填充满所述沟槽；在所述半导体衬底上形成覆盖所述半导体衬底表面和所述沟槽中的半导体材料的肖特基金属层；在所述肖特基金属层上形成电极层，其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。
进一步地，在所述半导体衬底中形成所述沟槽的步骤包括：在所述半导体衬底上形成图形化的硬掩膜层，所述图形化的硬掩膜层定义所述沟槽的开口形状；以所述图形化的硬掩膜层为掩膜刻蚀所述半导体衬底，以在所述半导体衬底中形成所述沟槽的第一区域；在所述沟槽的第一区域的侧壁上形成保护侧墙；以所述图形化的硬掩膜层和所述保护侧墙为掩膜刻蚀所述半导体衬底，以在所述沟槽的第一区域之下的所述半导体衬底中形成所述沟槽的第二区域。
进一步地，以所述图形化的硬掩膜层和所述保护侧墙为掩膜刻蚀所述半导体衬底时采用各向同性刻蚀工艺。
进一步地，在所述沟槽的第一区域的侧壁上形成所述保护侧墙的步骤包括：在所述沟槽的第一区域的侧壁和底部上形成保护侧墙材料层；通过各向异性刻蚀去除所述保护侧墙材料层位于所述沟槽的第一区域的底部上的部分，保留所述保护侧墙材料层位于所述沟槽的第一区域的侧壁上的部分，从而形成所述保护侧墙。
进一步地，所述保护侧墙材料层为氧化层。
进一步地，所述保护侧墙材料层通过热氧化法形成。
进一步地，所述制作方法还包括：在所述沟槽的侧壁和底部上形成栅极氧化层，然后用半导体材料填充满所述沟槽。
进一步地，所述半导体衬底包括位于下方的重掺杂区和位于所述重掺杂区之上的轻掺杂漂移区，所述沟槽形成在所述漂移区中。
进一步地，所述半导体衬底为N型半导体衬底。
根据本发明的TMBS半导体器件的制作方法，通过使TMBS器件沟槽底部横向尺寸增加，使得在保持沟槽底部角落区域耗尽区夹断，反向耐压不变的前提下，增加了有源区(肖特基金属-半导体界面)的宽度，实现正向导通压降的大幅降低，使器件性能得以优化。并且，由于仅通过改进沟槽刻蚀工艺来实现器件性能的优化，衬底保持不变，因此制作成本低，优势明显。
本发明又一方面提供一种TMBS半导体器件，其包括：半导体衬底，在所述半导体衬底中形成有沟槽；在所述沟槽中填充有半导体材料；在所述半导体衬底上形成有覆盖所述半导体衬底表面和所述沟槽中的半导体材料的肖特基金属层；在所述肖特基金属层上形成有电极层，其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。
进一步地，在所沟槽的侧壁和底部上形成有栅极氧化层，所述半导体材料位于所述栅极氧化层之上。
进一步地，所述半导体衬底包括位于下方的重掺杂区和位于所述重掺杂区之上的轻掺杂漂移区，所述沟槽形成在所述漂移区中。
进一步地，所述半导体衬底为N型半导体衬底。
本发明提出的TMBS半导体器件，通过使TMBS器件沟槽底部横向尺寸增加，使得在保持沟槽底部角落区域耗尽区夹断，反向耐压不变的前提下，增加了有源区(肖特基金属-半导体界面)的宽度，实现正向导通压降的大幅降低，使器件性能得以优化，并且制作成本较低。
本发明再一方面提供一种电子装置，其包括如上所述的TMBS半导体器件以及与所述TMBS半导体器件相连接的电子组件。
本发明提出的电子装置，由于所包含的半导体器件性能提高，成本较低，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了目前一种TMBS器件的示意性剖视图；
图2示出了根据本发明的一实施方式的TMBS半导体器件的制作方法的示意性步骤流程图；
图3A～图3G示出了根据本发明一实施方式的TMBS半导体器件的制作方法依次实施各步骤所获得半导体器件的示意性剖面示意图；
图4示出了根据本发明一实施方式的TMBS半导体器件的剖视图；
图5示出了根据本发明一实施方式的电子装置的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如前所述，目前的TMBS半导体器件在正向导通压降Vf和反向耐压BV存在明显平衡，如何在降低成本下进一步优化TMBS器件的性能成为研究重点，本发明基于此提出一种TMBS半导体器件的制作方法，该制作方法包括：步骤201，提供半导体衬底，在所述半导体衬底中形成沟槽；步骤202，用半导体材料填充满所述沟槽；步骤203，在所述半导体衬底上形成覆盖所述半导体衬底表面和所述沟槽中的半导体材料的肖特基金属层；步骤204，在所述肖特基金属层上形成电极层，其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。所述横向尺寸指的是所述沟槽在平行于所述半导体衬底表面的方向的尺寸。
根据本发明的TMBS半导体器件的制作方法，通过使TMBS器件沟槽底部横向尺寸增加，使得在保持沟槽底部角落区域耗尽区夹断，反向耐压不变的前提下，增加了有源区(肖特基金属-半导体界面)的宽度，实现正向导通压降的大幅降低，使器件性能得以优化。并且，由于仅通过改进沟槽刻蚀工艺来实现器件性能的优化，衬底保持不变，因此制作成本低，优势明显。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参图3A～图3G对本发明一实施方式的TMBS半导体器件的制作方法做详细描述。
首先，如图3A所示，提供半导体衬底300，在所述半导体衬底300中形成多个第一沟槽302。
其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。示例性地，在本实施例中，半导体衬底300包括第一导电类型(例如N+)的重掺杂区域300B和位于重掺杂区域300B之上的第一导电类型(例如N-)的外延轻掺杂区域300A。所述外延轻掺杂区域300A用作漂移区，其厚度为2微米～10微米，电阻率为0.1欧姆·厘米～2欧姆·厘米。
第一沟槽302形成在外延轻掺杂区域300A中，第一沟槽302的数量是示例性的，其可以为一个或多个。第一沟槽302示例性可以通过下述步骤形成：
首先，在半导体衬底300表面形成硬掩膜层301，硬掩膜层301的材料可以为氧化硅或氮化硅等常用硬掩膜材料。然后，在所述硬掩膜层301表面涂布光刻胶并采用光刻工艺定义出所述第一沟槽302的形成区域。然后，以所述光刻胶为掩模对硬掩膜层301进行刻蚀，该刻蚀工艺将所述沟槽302形成区域的所述硬掩膜层301去除、所述第一沟槽302形成区域外的所述硬掩膜层301保留，从而得到如图3A中所示的图形化的硬掩膜层301。最后，去除所述光刻胶层，以所述图形化的硬掩膜层301为掩模对外延轻掺杂区域300A进行刻蚀形成各所述第一沟槽302，所述第一沟槽302的刻蚀为干法刻蚀。示例性地，第一沟槽302的深度为0.5微米～5微米。
接着，如图3B所示，在所述第一沟槽302的表面形成保护侧墙材料层303。
示例性地，在本实施例中，保护侧墙材料层303采用氧化物，其可以通过热氧化法在所述第一沟槽302的侧壁和底部上形成。当然，在其它实施例中，保护侧墙材料层303也可以采用其他合适的材料，例如氮化物，并通过诸如PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等工艺形成。
接着，如图3C所示，去除所述保护侧墙材料层303位于所述第一沟槽302底部的部分，保留位于所述第一沟槽302侧壁上的部分，从而在所述第一沟槽302侧壁上形成保护侧墙303A。
示例性地，通过各向异性刻蚀工艺去除所述保护侧墙材料层303位于所述第一沟槽302底部的部分，保留位于所述第一沟槽302侧壁上的部分，从而在所述第一沟槽302侧壁上形成保护侧墙303A。所述各向异性刻蚀工艺例如为干法刻蚀工艺。所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。示例性地，在本实施例中，所述干法蚀刻的工艺参数包括：蚀刻气体包含CF4、CHF3等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mTorr～50mTorr，其中，sccm代表立方厘米/分钟，mTorr代表毫托。
接着，如图3D所示，以图形化的硬掩膜层301和保护侧墙303A为掩膜，刻蚀所述半导体衬底300，以在第一沟槽302之下的所述半导体衬底300中形成第二沟槽304。
示例性地，以图形化的硬掩膜层301和保护侧墙303A为掩膜，通过各向同性刻蚀工艺，刻蚀所述半导体衬底300的轻掺杂区域300A，以在第一沟槽302之下所述半导体衬底300中形成第二沟槽304。
其中，所述各向同性刻蚀工艺例如为湿法刻蚀工艺。所述湿法刻蚀工艺，例如为采用硝酸和氢氟酸混合液的湿法刻蚀工艺。第二沟槽304的横向尺寸大于第一沟槽302的横向尺寸，即第二沟槽304的宽度大于第一沟槽302的宽度，这可以通过控制第二沟槽304的刻蚀参数实现。在所谓的横向尺寸指的是第二沟槽304在平行于半导体衬底300的方向上的尺寸。
在本实施例中，第一沟槽302和第二沟槽304共同构成TMBS器件的沟槽，因此第一沟槽302也称为TMBS器件沟槽的第一区域，第二沟槽304也称为TMBS器件沟槽的第二区域。
在本实施例中，由于第二沟槽304横向尺寸增加，当后续填充第一沟槽302和第二沟槽304形成沟槽MOS结构时，由于增加了有源区(肖特基金属-半导体界面)的宽度，从而实现正向导通压降的大幅降低，同时保持沟槽底部角落区域耗尽区夹断，反向耐压不变。
接着，如图3E所示，去除保护侧墙303A和图形化的硬掩膜层301，并在所述第一沟槽302和第二沟槽304的表面形成栅极氧化层305。
首先，通过合适的湿法刻蚀工艺，例如氢氟酸，去除保护侧墙303A和图形化的硬掩膜层301。然后，通过热氧化法，例如炉管工艺在所述第一沟槽302和第二沟槽304的表面形成栅极氧化层305。
接着，以半导体材料306填充所述第一沟槽302和第二沟槽304。
半导体材料306例如为多晶硅等半导体材料，其可以通过选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种形成。
可以理解的是，半导体材料306不可避免地会高于栅极氧化层305，因此当填充完毕之后，还包括对所述半导体材料306进行刻蚀或平坦化的步骤，以去除半导体材料306高于栅极氧化层305的部分。
最后，如图3G所示，在半导体衬底300的上表面形成覆盖所述半导体衬底300表面和所述沟槽中的半导体材料306的肖特基金属层307和位于所述肖特基金属层307之上的电极层308。
示例性地，首先通过刻蚀或平坦化工艺去除位于半导体衬底表面的栅极氧化层305，然后通过常用的工艺在半导体衬底300的上表面形成覆盖所述半导体衬底300表面和所述沟槽中的半导体材料306的肖特基金属层307。肖特基金属层307例如为金属硅化物，示例性地，例如为镍硅化物，其通过沉积金属材料、退火、去除未反应金属等步骤形成。电极层308形成在肖特基金属层307之上，采用常用的诸如铝、铜等金属材料，并通过图形化形成正极。在此，所谓的半导体衬底300的上表面指的是形成有沟槽的一侧的表面，也即沟槽所在一侧的表面。相应地，半导体衬底300的下表面指的是半导体衬底远离沟槽一侧的表面。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如对半导体衬底300的背面进行减薄，并在半导体衬底300的下表面形成另一电极层，该另一电极层引出负极。
本实施例提出的TMBS半导体器件的制作方法，通过使TMBS器件沟槽底部横向尺寸增加，使得在保持沟槽底部角落区域耗尽区夹断，反向耐压不变的前提下，增加了有源区(肖特基金属-半导体界面)的宽度，实现正向导通压降的大幅降低，使器件性能得以优化。并且，由于仅通过改进沟槽刻蚀工艺来实现器件性能的优化，衬底保持不变，因此制作成本低，优势明显。
实施例二
本发明还提供一种TMBS半导体器件，如图4所示，该TMBS半导体器件包括：半导体衬底400，在所述半导体衬底400中形成有多个沟槽；在所沟槽的侧壁和底部上形成有栅极氧化层401；在所述沟槽中填充有半导体材料402；在所述半导体衬底400上形成有覆盖所述半导体衬底400表面和所述沟槽中的半导体材料402的肖特基金属层403；在所述肖特基金属层403上形成有电极层404，其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。
其中，半导体衬底400可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底400的构成材料选用单晶硅。进一步地，半导体衬底400包括第一导电类型(例如N+)的重掺杂区域400B和位于重掺杂区域400B之上的第一导电类型(例如N-)的外延轻掺杂区域400A。所述外延轻掺杂区域400A用作漂移区，其厚度为2微米～10微米，电阻率为0.1欧姆·厘米～2欧姆·厘米。
沟槽形成在外延轻掺杂区域400A中，沟槽的形状如图所示，其包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。沟槽中填充有半导体材料，例如掺杂的多晶硅等半导体材料。
肖特基金属层403用于下方的半导体材料形成肖特基接触，电极层404用于形成或引出正极。
可以理解的是，本实施例的半导体器件还可以包括位于半导体衬底400另一面的电极层，用于引出负极。
本实施例的TMBS半导体器件通过使TMBS器件沟槽底部横向尺寸增加，使得在保持沟槽底部角落区域耗尽区夹断，反向耐压不变的前提下，增加了有源区(肖特基金属-半导体界面)的宽度，实现正向导通压降的大幅降低，使器件性能得以优化，并且制作成本较低。
实施例三
本发明的再一个实施例提供一种电子装置，包括TMBS半导体器件以及与所述TMBS半导体器件相连的电子组件。其中，该TMBS半导体器件包括：半导体衬底，在所述半导体衬底上形成有沟槽；在所沟槽的侧壁和底部上形成有栅极氧化层；在所述沟槽中填充有半导体材料；在所述半导体衬底上形成有覆盖所述半导体衬底表面和所述沟槽中的半导体材料的肖特基金属层；在所述肖特基金属层上形成有电极层，其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。
本发明实施例的电子装置，由于所包含的TMBS半导体器件性能提高，成本较低，因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种TMBS半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底中形成沟槽；
用半导体材料填充满所述沟槽；
在所述半导体衬底上形成覆盖所述半导体衬底表面和所述沟槽中的半导体材料的肖特基金属层；
在所述肖特基金属层上形成电极层，
其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。
2.根据权利要求1所述的制作方法，其特征在于，在所述半导体衬底中形成所述沟槽的步骤包括：
在所述半导体衬底上形成图形化的硬掩膜层，所述图形化的硬掩膜层定义所述沟槽的开口形状；
以所述图形化的硬掩膜层为掩膜刻蚀所述半导体衬底，以在所述半导体衬底中形成所述沟槽的第一区域；
在所述沟槽的第一区域的侧壁上形成保护侧墙；
以所述图形化的硬掩膜层和所述保护侧墙为掩膜刻蚀所述半导体衬底，以在所述沟槽的第一区域之下的所述半导体衬底内形成所述沟槽的第二区域。
3.根据权利要求2所述的制作方法，其特征在于，以所述图形化的硬掩膜层和所述保护侧墙为掩膜刻蚀所述半导体衬底时采用各向同性刻蚀工艺。
4.根据权利要求2所述的制作方法，其特征在于，在所述沟槽的第一区域的侧壁上形成所述保护侧墙的步骤包括：
在所述沟槽的第一区域的侧壁和底部上形成保护侧墙材料层；
通过各向异性刻蚀去除所述保护侧墙材料层位于所述沟槽的第一区域的底部上的部分，保留所述保护侧墙材料层位于所述沟槽的第一区域的侧壁上的部分，从而形成所述保护侧墙。
5.根据权利要求4所述的制作方法，其特征在于，所述保护侧墙材料层为氧化层。
6.根据权利要求4所述的制作方法，其特征在于，所述保护侧墙材料层通过热氧化法形成。
7.根据权利要求1所述的制作方法，其特征在于，还包括：在所述沟槽的侧壁和底部上形成栅极氧化层，然后用半导体材料填充满所述沟槽。
8.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底包括位于下方的重掺杂区和位于所述重掺杂区之上的轻掺杂漂移区，所述沟槽形成在所述漂移区中。
9.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底为N型半导体衬底。
10.一种TMBS半导体器件，其特征在于，包括：
半导体衬底，在所述半导体衬底中形成有沟槽；
在所述沟槽中填充有半导体材料；
在所述半导体衬底上形成有覆盖所述半导体衬底表面和所述沟槽中的半导体材料的肖特基金属层；
在所述肖特基金属层上形成有电极层，
其中，所述沟槽包括第一区域和位于所述第一区域之下的第二区域，所述第二区域的横向尺寸大于所述第一区域的横向尺寸。
11.根据权利要求10所述的TMBS半导体器件，其特征在于，在所沟槽的侧壁和底部上形成有栅极氧化层，所述半导体材料位于所述栅极氧化层之上。
12.根据权利要求10所述的TMBS半导体器件，其特征在于，所述半导体衬底包括位于下方的重掺杂区和位于所述重掺杂区之上的轻掺杂漂移区，所述沟槽形成在所述漂移区中。
13.根据权利要求10所述的TMBS半导体器件，其特征在于，所述半导体衬底为N型半导体衬底。
14.一种电子装置，其特征在于，包括如权利要求10-13中的任意一项所述的TMBS半导体器件以及与所述半导体器件相连接的及电子组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710032567.0A CN108321211A (zh) | 2017-01-16 | 2017-01-16 | Tmbs半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710032567.0A CN108321211A (zh) | 2017-01-16 | 2017-01-16 | Tmbs半导体器件及其制作方法、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108321211A true CN108321211A (zh) | 2018-07-24 |
Family
ID=62891236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710032567.0A Pending CN108321211A (zh) | 2017-01-16 | 2017-01-16 | Tmbs半导体器件及其制作方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108321211A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473470A (zh) * | 2018-12-19 | 2019-03-15 | 吉林华微电子股份有限公司 | 沟槽肖特基器件 |
| CN109585572A (zh) * | 2018-12-29 | 2019-04-05 | 矽力杰半导体技术(杭州)有限公司 | 半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103956388A (zh) * | 2014-03-19 | 2014-07-30 | 中航（重庆）微电子有限公司 | 肖特基二极管半导体器件及其制备方法 |
| CN104124151A (zh) * | 2014-07-14 | 2014-10-29 | 中航（重庆）微电子有限公司 | 一种沟槽结构肖特基势垒二极管及其制作方法 |
| US20150091125A1 (en) * | 2013-10-02 | 2015-04-02 | Robert Bosch Gmbh | Semiconductor array having temperature-compensated breakdown voltage |
-
2017
- 2017-01-16 CN CN201710032567.0A patent/CN108321211A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150091125A1 (en) * | 2013-10-02 | 2015-04-02 | Robert Bosch Gmbh | Semiconductor array having temperature-compensated breakdown voltage |
| CN103956388A (zh) * | 2014-03-19 | 2014-07-30 | 中航（重庆）微电子有限公司 | 肖特基二极管半导体器件及其制备方法 |
| CN104124151A (zh) * | 2014-07-14 | 2014-10-29 | 中航（重庆）微电子有限公司 | 一种沟槽结构肖特基势垒二极管及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473470A (zh) * | 2018-12-19 | 2019-03-15 | 吉林华微电子股份有限公司 | 沟槽肖特基器件 |
| CN109585572A (zh) * | 2018-12-29 | 2019-04-05 | 矽力杰半导体技术(杭州)有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553691B2 (en) | Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts | |
| US11990531B2 (en) | Vertical tunneling field-effect transistor cell | |
| US10978451B2 (en) | Complimentary metal-oxide-semiconductor (CMOS) with low contact resistivity and method of forming same | |
| US8643122B2 (en) | Silicide contacts having different shapes on regions of a semiconductor device | |
| CN103311296B (zh) | 具有高迁移率和高能带隙材料的半导体结构及方法 | |
| CN103311185B (zh) | 制造混合高k/金属栅堆叠件的方法 | |
| CN100369262C (zh) | 场效应晶体管、集成电路及制造方法 | |
| US9761726B1 (en) | Vertical field effect transistor with undercut buried insulating layer to improve contact resistance | |
| TWI623102B (zh) | 半導體裝置與其形成方法 | |
| CN103972287A (zh) | 半导体装置 | |
| US20200043727A1 (en) | Staggered-type Tunneling Field Effect Transistor | |
| TWI681540B (zh) | 立體記憶體件及其製造方法 | |
| CN104425612A (zh) | 具有硅化物的半导体器件 | |
| US10811409B2 (en) | Method of manufacturing FinFET with reduced parasitic capacitance and FinFET structure formed thereby | |
| CN205789989U (zh) | 电子装置 | |
| CN101771088A (zh) | Pn结和肖特基结混合式二极管及其制备方法 | |
| US20220293760A1 (en) | Epitaxial structure for source/drain contact | |
| CN106169500A (zh) | 半导体器件结构的结构和形成方法 | |
| CN108321211A (zh) | Tmbs半导体器件及其制作方法、电子装置 | |
| CN105489498A (zh) | 超结半导体器件及其制造方法 | |
| CN105990115A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN108063166A (zh) | 一种沟槽结构肖特基半导体装置及其制备方法 | |
| CN109065625A (zh) | 一种沟槽型mos晶体管、其制备方法和包含其的电子装置 | |
| CN109065454A (zh) | 一种mos晶体管开关、其制备方法和包含其的电子装置 | |
| CN108565220A (zh) | 一种沟槽型mos晶体管的制备方法及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180724 |