TWI681540B - 立體記憶體件及其製造方法 - Google Patents

立體記憶體件及其製造方法 Download PDF

Info

Publication number
TWI681540B
TWI681540B TW108100467A TW108100467A TWI681540B TW I681540 B TWI681540 B TW I681540B TW 108100467 A TW108100467 A TW 108100467A TW 108100467 A TW108100467 A TW 108100467A TW I681540 B TWI681540 B TW I681540B
Authority
TW
Taiwan
Prior art keywords
layer
forming
layers
storage
substrate
Prior art date
Application number
TW108100467A
Other languages
English (en)
Other versions
TW202021094A (zh
Inventor
峻 劉
肖莉紅
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI681540B publication Critical patent/TWI681540B/zh
Publication of TW202021094A publication Critical patent/TW202021094A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

公開了具有約束電子傳輸能力的儲存層的立體(3D)記憶體件及其形成方法的實施例。一種用於形成3D記憶體件的方法包括下述操作步驟。在一個堆疊結構中形成初始溝道孔。所述堆疊結構包括在基底之上交替形成的多個第一犧牲層和多個第二犧牲層。可以在所述初始溝道孔的側壁上形成所述多個第一犧牲層中的每一個的側表面與所述多個第二犧牲層中的每一個的側表面之間的偏移，以形成溝道孔。可以形成具有溝道形成結構的溝道孔，以形成半導體溝道。所述溝道形成結構可以包括沿垂直方向延伸的儲存層。之後，可以利用多個閘電極替代所述多個第二犧牲層。

Description

立體記憶體件及其製造方法
本發明的實施例涉及立體(3D)記憶體件及其製造方法。
透過改進製程技術、電路設計、程式設計演算法和製造製程使平面儲存單元縮小到了更小的尺寸。但是，隨著儲存單元的特徵尺寸接近下限，平面製程和製造技術變得更具挑戰性而且成本更高。結果，平面儲存單元的儲存密度接近上限。
立體(3D)儲存架構能夠解決平面儲存單元中的密度限制。3D儲存架構包括儲存陣列以及用於控制往返於儲存陣列的信號的週邊器件。
文中公開了3D記憶體件和用於製造所述3D記憶體件的製造方法的實施例。
在一個示例中，一種用於形成3D記憶體件的方法包括下述操作步驟。首先，在一堆疊結構內形成初始溝道孔。所述堆疊結構包括在基底之上交替形成的多個第一犧牲層和多個第二犧牲層。所述堆疊結構可以包括用於在其 內形成儲存單元的任何適當結構。例如，所述堆疊結構可以包括階梯結構和/或多個層的堆疊結構。可以在所述初始溝道孔的側壁上形成所述多個第一犧牲層中的每一個的側表面與所述多個第二犧牲層中的每一個的側表面之間的偏移，以形成溝道孔。可以形成具有溝道形成結構的溝道孔，以形成半導體溝道。所述溝道形成結構可以包括沿垂直方向延伸的儲存層。之後，採用多個閘電極替代所述多個第二犧牲層。之後，去除所述溝道形成結構的部分，進而將所述儲存層劃分成多個子儲存部分，每一子儲存部分皆部分地包圍相應的閘電極。
在另一示例中，一種用於形成3D記憶體件的方法包括下述操作步驟。首先，可以形成多個第一犧牲層和多個第二犧牲層的堆疊結構。所述堆疊結構可以是交替地形成在基底之上的。可以在所述堆疊結構中形成半導體溝道，所述半導體溝道從所述堆疊結構的頂表面延伸至所述基底。利用多個閘電極替代所述多個第二犧牲層。可以去除所述多個第一犧牲層，並且可以形成使所述多個閘電極相互絕緣的密封結構。之後，可以在所述密封結構中形成源極結構。所述源極結構可以從所述堆疊結構的頂表面延伸至所述基底。
在又一示例中，一種3D記憶體件包括處於基底之上透過密封結構絕緣的多個閘電極的結構，半導體溝道從所述堆疊結構的頂表面延伸至所述基底。所述半導體溝道可以包括具有多個子儲存層的儲存層。所述多個子儲存層中的每一個可以相互斷開連接，並且部分地包圍相應的閘電極。所述3D記憶體件還可以包括在相鄰閘電極之間沿平行於所述基底的頂表面的方向從所述堆疊結構的頂表面延伸到所述基底的源極結構。
100‧‧‧3D記憶體件
101‧‧‧閘電極
102‧‧‧阻擋層
103‧‧‧儲存層
104‧‧‧穿隧層
105‧‧‧p溝道
106‧‧‧半導體溝道
200‧‧‧3D記憶體件的結構
201‧‧‧基底
202‧‧‧階梯結構
203‧‧‧初始溝道孔
2021‧‧‧第一犧牲層(犧牲層)
2022‧‧‧第二犧牲層(導體層)
210‧‧‧結構
2121‧‧‧凹陷的第一犧牲層
213‧‧‧溝道孔
22‧‧‧半導體溝道
220‧‧‧結構
221‧‧‧阻擋層
222‧‧‧儲存層
2221‧‧‧垂直部分
2222‧‧‧非垂直部分
223‧‧‧穿隧層
224‧‧‧半導體層
225‧‧‧介電芯
230‧‧‧結構
236‧‧‧第一初始閘極線狹縫
240‧‧‧結構
242‧‧‧閘電極
2422‧‧‧導體層
2423‧‧‧絕緣間隔體層
246‧‧‧第二初始閘極線狹縫
250‧‧‧結構
251‧‧‧阻擋層
256‧‧‧第三初始閘極線狹縫
260‧‧‧結構
261‧‧‧阻擋層
262‧‧‧子儲存層
263‧‧‧凹陷的穿隧層
263-1‧‧‧第一部分
263-2‧‧‧第二部分
265‧‧‧凹陷區
266‧‧‧閘極線狹縫
270‧‧‧結構
271‧‧‧初始密封結構
280‧‧‧結構
281‧‧‧密封結構
282‧‧‧源極結構
282-1‧‧‧導體部分
282-2‧‧‧摻雜半導體部分
300‧‧‧製造過程
3001、3002、3003、3004、3005、3006、3007、3008、3009‧‧‧步驟
被併入本文並形成說明書的部分的附圖例示了本發明的實施例並與說明書一起進一步用以解釋本發明的原理，並使相關領域的技術人員能夠做出和使用本發明。
圖1是3D記憶體件的部分截面圖。
圖2A-2I示出了根據本發明的一些實施例處於示例性製造過程的各階段的3D記憶體件的結構。
圖3示出了根據本發明的一些實施例用於形成3D記憶體件的示例性方法的流程圖。
將參考附圖描述本發明的實施例。
儘管討論了具體配置和排列，但是應當理解所述討論只是為了達到舉例說明的目的。本領域技術人員將認識到可以使用其他配置和排列而不脫離本發明的精神和範圍。本領域技術人員顯然將認識到也可以將本發明用到各種各樣的其他應用當中。
應當指出，在說明書中提到“一個實施例”、“實施例”、“範例實施例”、“一些實施例”等表示所述的實施例可以包括特定的特徵、結構或特性，但未必各個實施例都包括該特定特徵、結構或特性。此外，這樣的短語未必是指同一實施例。此外，在結合實施例描述特定特徵、結構或特性時，結合明確或未明確描述的其他實施例實現這樣的特徵、結構或特性處於本領域技術人員的知識範圍之內。
一般而言，應當至少部分地由語境下的使用來理解術語。例如，至少部分地根據語境，文中採用的術語“一個或多個”可以用於從單數的意義上描述任何特徵、結構或特點，或者可以用於從複數的意義上描述特徵、結構或特點的組合。類似地，還可以將術語“一”、“一個”或“該”理解為傳達單數用法或者傳達複數用法，其至少部分地取決於語境。此外，可以將術語“基於”理解為未必意在傳達排他的一組因素，相反可以允許存在其他的未必明確表述的因素，其還是至少部分地取決於語境。
應當容易地理解，應當按照最寬的方式解釋本發明中的“在……上”、“在……以上”和“在……之上”，使得“在……上”不僅意味著直接處於某物上，還包含在某物上且其間具有中間特徵或層的含義，“在……以上”或者“在……之上”不僅意味著在某物以上或之上的含義，還包含在某物以上或之上且其間沒有中間特徵或層的含義(即，直接處於某物上)。
此外，文中為了便於說明可以採用空間相對術語，例如，“下面”、“之下”、“下方”、“之上”、“上方”等，以描述一個元件或特徵與其他元件或特徵的如圖所示的關係。空間相對術語意在包含除了附圖所示的取向之外的處於使用或操作步驟中的裝置的不同取向。所述設備可以具有其他取向(旋轉90度或者處於其他取向上)，並照樣相應地解釋文中採用的空間相對描述詞。
如本文中使用的，術語“基底”是指在上面添加後續材料層的材料。基底自身可以被圖案化。添加到基底頂部的材料可以被圖案化或者可以保持未被圖案化。此外，基底可以包括很寬範圍內的一系列半導體材料，例如，矽、鍺、砷化鎵、磷化銦等。或者，基底可以由非導電材料，例如，玻璃、塑 膠或者藍寶石晶片等形成。
如本文中使用的，術語“層”可以指包括具有厚度的區域的材料部分。層可以在整個的下方結構或上方結構之上延伸，或者可以具有比下方或上方結構的範圍小的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以橫向延伸、垂直延伸和/或沿錐形表面延伸。基底可以是層，在其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層(其中形成互連線路和/或過孔觸點)以及一個或多個介電層。
如本文中使用的，術語“標稱/標稱地”是指在產品或過程的設計階段期間設置的用於部件或過程操作步驟的特性或參數的期望或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可能是由於製造過程或容限中的輕微變化導致的。如本文使用的，術語“大約”指示可以基於與主題半導體器件相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”可以指示給定量的值，其例如在值的10%-30%(例如，值的±10%、±20%或±30%)內變化。
如本文中使用的，術語“3D記憶體件”是指一種半導體器件，其在橫向取向的基底上具有垂直取向的儲存單元電晶體串(在本文中被稱為“記憶體串”，例如NAND記憶體串)，以使得所述記憶體串相對於基底在垂直方向上延伸。如本文使用的，術語“垂直/垂直地”是指標稱地垂直於基底的橫向表面。
如本文中使用的，術語“階梯”、“台階”和“層級”可以是可互換使用的。如本文中使用的，階梯結構是指一組表面，其包括至少兩個水平表面和至少兩個垂直表面，進而使每一水平表面鄰接至從該水平表面的第一邊緣向上延伸的第一垂直表面，並且鄰接至從所述水平表面的第二邊緣向下延伸的第二垂直表面。“階梯”是指一組鄰接表面的高度上的垂直轉變。
如本文中使用的，x軸和y軸(垂直於x-z平面)水平延伸並且形成了水平平面。所述水平平面基本上平行於基底的頂表面。如本文中使用的，z軸垂直延伸，即，沿垂直於所述水平平面的方向延伸。術語“x軸”和“y軸”可以與“水平方向”互換使用，術語“x-y平面”可以與“水平平面”互換使用，術語“z軸”可以與“垂直方向”互換使用。
在一些3D記憶體件中，採用包括阻擋層、儲存層、穿隧層、半導體溝道層和介電芯的溝道形成結構形成半導體溝道。所述阻擋層、儲存層、穿隧層和半導體溝道層通常依序排列在閘電極和所述介電芯之間。所述阻擋層、儲存層和穿隧層中的每一個可以包括單層結構或者多層結構。所述阻擋層可以減少電荷洩露。所述儲存層能夠捕獲電荷，所述電荷能夠被穿隧到半導體溝道層內並且能夠在半導體層內傳輸。
然而，隨著更多的閘電極疊加到基底之上(例如，沿半導體溝道)以實現更高的儲存容量，電荷損失變得更加顯著。例如，隨著閘電極數量的增加，儲存層可能更易受電荷損失的影響。在儲存層中捕獲到的電荷更可能在儲存層內擴展(例如，沿儲存層的延伸方向)。結果，可能損害儲存層中的資料保 存，並且儲存單元上的操作步驟(例如，讀取、寫入和/或保存)可能具有降低的精確度。
應當理解，3D記憶體件100可以包括圖1中未示出的額外部件和結構，其包括但不限於處於一個或多個後段製程(back end of line，BEOL)互連層內的其他局部觸點和互連。
圖1示出了3D記憶體件100的部分截面圖。如圖1中所示，閘電極101與半導體溝道形成接觸。為了圖式簡單起見，圖中僅示出了半導體溝道的部分，該部分被示為元件106。半導體溝道106具有沿基本上垂直於p溝道105(或者半導體溝道106)的延伸方向(例如，z方向或者垂直方向)的方向依序堆疊的阻擋層102、儲存層103、穿隧層104和p溝道105。p溝道105可以包括半導體溝道層和介電芯，其中，所述半導體溝道層位於穿隧層104和介電芯之間。
閘電極101可以包括任何適當的導電材料，例如，鎢(W)。阻擋層102、儲存層103和穿隧層104中的每一個可以包括單層結構或者多層結構。例如，阻擋層102可以包括沿水平方向依序堆疊的高k氧化鋁(AlO或Al2O3)層、氧化矽(SiO)層和/或氮氧化矽(SiON)層，以減少電荷洩露。儲存層103可以包括沿水平方向依序堆疊的氮化矽(SiN)層、氮氧化矽(SiON)層、氮化矽層、氮氧化矽層和/或氮化矽層，以捕獲電荷。穿隧層104可以包括沿水平方向依序堆疊的氧化矽層、一個或多個氮氧化矽層(例如，SiON_1、SiON_2和SiON_3)和/或SiO層，以有助於電荷從儲存層103穿隧至p溝道105。半導體溝道層可以包括諸如多晶矽的半導體層，以有助於電荷傳輸。介電芯可以包括諸如氧化矽的介電材料，進而使每一儲存單元相互絕緣。
如圖1中所示，隨著沿垂直方向的閘電極101的數量的增加，在儲存層103中捕獲的電荷更有可能沿垂直方向擴展，如箭頭所示。尤其是，電荷更有可能在氮化矽層中擴展，進而損害3D記憶體件的資料保存。受到損害的資料保存可能降低3D記憶體件的操作步驟精確度(例如，讀取、寫入和/或保存)。
根據本發明的各種實施例提供了3D記憶體件的結構和製造方法，其解決了上文指出的與電荷損失相關聯的問題。例如，透過改變儲存層的結構，能夠抑制儲存層中的沿其延伸方向的電荷擴展，進而改善儲存層中的電荷約束。相應地，能夠改善3D記憶體件的資料保存。在一些實施例中，儲存層可以具有與其延伸方向對準的多個部分(例如，水平延伸的多個部分)。例如，儲存層可以沿儲存層的延伸方向具有多個相互斷開連接的子儲存層。這種配置能夠抑制儲存單元中捕獲的電荷在儲存單元中沿其延伸方向擴展，進而增加3D記憶體件中的資料保存。
在一些實施例中，去除阻擋層的部分和/或穿隧層的部分。在一些實施例中，阻擋層的部分和/或穿隧層的部分是由於用以對儲存層斷開連接並形成所述儲存層的各個子儲存層的製造過程而去除的。在一些實施例中，減少或者部分去除儲存層的子儲存層的端點，進而進一步抑制電荷沿儲存層延伸方向的擴展。可以透過絕緣結構使基於儲存層的各子儲存層形成的每一儲存單元相互絕緣，進而有助於儲存單元的正常工作。因此，採用所公開的方法形成的3D記憶體件可以具有改善的資料保存，並因而具有更高的操作步驟精確度。
圖2A-2I示出了根據本發明的實施例處於示例性製造過程的各個階 段的示例性3D記憶體件的結構200-280。圖3示出了用於形成圖2A-2I所示的3D記憶體件的示例性製造過程300。
參考圖3，在製造過程的開始，可以在階梯結構中形成初始溝道孔(操作步驟3001)。圖2A示出了對應結構200的截面圖。
如圖2A所示，可以在形成於基底201之上的階梯結構202中形成初始溝道孔203。基底201可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)和/或任何其他適當材料。在一些實施例中，基底201包括矽。
階梯結構202能夠提供用於形成堆疊儲存結構的製造基礎。接下來，可以在階梯結構202中形成儲存串(例如，NAND儲存串)。在一些實施例中，階梯結構202包括在基底201之上垂直堆疊的多個第一犧牲層2021/第二犧牲層2022對。每一第一犧牲層2021/第二犧牲層2022對可以包括第一犧牲層2021和第二犧牲層2022。也就是說，階梯結構202可以包括沿垂直方向堆疊的交替第一犧牲層2021和第二犧牲層2022。階梯結構202中的第一犧牲層2021/第二犧牲層2022對的數量(例如，32、64、96或128)可以設定3D記憶體件中的儲存單元的數量。
第一犧牲層2021均可以具有相同厚度或者可以具有不同厚度。類似地，第二犧牲層2022均可以具有相同厚度或者可以具有不同厚度。第二犧牲層2022可以包括不同於第一犧牲層2021的材料的任何適當材料。在一些實施例中，第一犧牲層2021包括多晶矽和碳中的一者或多者。在一些實施例中，第二犧牲層2022包括氮化矽。在一些實施例中，每一階梯或台階包括第一犧牲層2021 和對應的第二犧牲層2022。
第一犧牲層2021/第二犧牲層2022的形成可以是透過重複蝕刻第一犧牲材料層/第二犧牲材料層對的堆疊而形成的，所述蝕刻將在所述堆疊之上使用蝕刻遮罩(例如，光阻層)。所述蝕刻遮罩可以曝露出第一犧牲層2021/第二犧牲層2022對的待蝕刻的部分，進而能夠使用適當的蝕刻製程蝕刻所曝露出的部分。可以使用任何適當的蝕刻製程(例如，濕式蝕刻和/或乾式蝕刻)執行對所述蝕刻遮罩和所述堆疊的蝕刻。在一些實施例中，所述蝕刻包括乾式蝕刻，例如，電感耦合電漿蝕刻(Inductively Coupled Plasma，ICP)和/或反應離子蝕刻(Reactive-Ion Etching，RIE)。
可以在階梯結構202中形成初始溝道孔203。在一些實施例中，初始溝道孔203從階梯結構202的頂表面延伸到基底201。在一些實施例中，初始溝道孔203的底部部分曝露出基底201。初始溝道孔203可以是透過任何適當製造製程形成的。例如，可以在階梯結構202之上形成圖案化光阻層。所述圖案化光阻層可以曝露出階梯結構202的用於形成初始溝道孔203的部分。可以執行適當的蝕刻製程來去除階梯結構202的所述部分，直到曝露出基底201為止。所述蝕刻製程可以包括乾式蝕刻和/或濕式蝕刻，例如，電感耦合電漿(ICP)蝕刻製程。
參考圖3，在形成初始溝道孔之後，可以去除初始溝道孔側壁上的每一第一犧牲層的部分，進而在第一犧牲層和相鄰第二犧牲層之間形成偏移，以形成溝道孔(操作步驟3002)。圖2B示出了對應結構210的截面圖。
如圖2B中所示，可以去除初始溝道孔203側壁上的每一第一犧牲層 2021的部分，以形成溝道孔213。為了便於描述，將第一犧牲層2021(或者第二犧牲層2022)的面對初始溝道孔203的表面稱為第一犧牲層2021(或者第二犧牲層2022)的側表面。在實施例中，可以在第一犧牲層2021的側表面上形成凹陷區。在所述凹陷蝕刻之後，第一犧牲層2021可以被稱為凹陷的第一犧牲層2121。第一犧牲層2021被去除的部分的尺寸或厚度(例如，沿水平方向)可以具有允許在第二犧牲層2022的側表面和凹陷的第一犧牲層2121之間形成偏移的任何適當值。在一些實施例中，第二犧牲層2022的側表面沿垂直方向(或者溝道孔213的側壁)形成突起。可以執行任何適當選擇性蝕刻製程(例如，凹陷蝕刻)來形成凹陷的第一犧牲層2121。在一些實施例中，相對於第二犧牲層2022，所述選擇性蝕刻製程針對凹陷的第一犧牲層2121具有高蝕刻選擇性，進而只對第二犧牲層2022造成很少的損傷或者不造成損傷。可以執行濕式蝕刻和/或乾式蝕刻作為所述選擇性蝕刻製程。在一些實施例中，執行反應離子蝕刻(RIE)製程作為所述選擇性蝕刻製程。
在一些實施例中，將不去除每一第一犧牲層2021的側表面的部分，而是去除每一第二犧牲層2022的側表面的部分，進而在凹陷的第二犧牲層和相鄰的第一犧牲層2021之間形成偏移。相應地，第一犧牲層2021的側表面的突起能夠沿垂直方向延伸。
參考圖3，在形成溝道孔之後，形成填充所述溝道孔的溝道形成結構並且形成半導體溝道(操作步驟3003)。圖2C示出了對應結構220的截面圖。
如圖2C中所示，可以透過採用溝道形成結構填充溝道孔213而形成半導體溝道22。所述溝道形成結構可以包括從溝道孔213的側壁表面朝向溝道孔 213的中央依序設置的阻擋層221、儲存層222、穿隧層223、半導體層224和介電芯225。
阻擋層221可以減少或者防止電荷逃逸到接下來形成的閘電極中。阻擋層221可以包括單層結構或者多層結構。例如，阻擋層221可以包括第一阻擋層和第二阻擋層。可以透過任何適當的共形沉積方法將第一阻擋層形成到溝道孔213的表面上。第一阻擋層可以包括介電材料(例如，介電金屬氧化物)。例如，第一阻擋層可以包括具有足夠高的介電常數(例如，大於7.9)的介電金屬氧化物。第一阻擋層的示例包括AlO、氧化鉿(HfO2)、氧化鑭(LaO2)、氧化釔(Y2O3)、氧化鉭(Ta2O5)、它們的矽酸鹽、它們的摻氮化合物和/或它們的合金。第一阻擋層可以是透過適當沉積方法形成的，例如，化學氣相沉積(CVD)、原子層沉積(ALD)、脈衝鐳射沉積(PLD)和/或液體源霧化化學沉積。在一些實施例中，第一阻擋層包括AlO。
可以在第一阻擋層之上形成第二阻擋層，第二阻擋層可以包括不同於第一阻擋層的介電材料。例如，第二阻擋層可以包括氧化矽、氮氧化矽和/或氮化矽。在一些實施例中，第二阻擋層包括氧化矽，其可以是透過任何適當共形沉積法形成的，例如，低壓化學氣相沉積(LP化學氣相沉積)和/或原子層沉積。
儲存層222可以包括電荷捕獲材料，並且可以形成在阻擋層221之上。儲存層222可以包括單層結構或者多層結構。例如，儲存層222可以包括導電材料和/或半導體，例如，鎢、鉬、鉭、鈦、鉑、釕、它們的合金、它們的奈米顆粒、它們的矽化物以及/或者多晶或非晶半導體材料(例如，多晶矽和非晶 矽)。儲存層222還可以包括一種或多種絕緣材料，例如，氮化矽和/或氮氧化矽。在一些實施例中，儲存層222包括夾在氮氧化矽層中間的氮化矽層，而所述氮氧化矽層又被氮化矽層夾在中間。儲存層222可以是透過任何適當的沉積方法形成的，例如，化學氣相沉積、原子層沉積和物理氣相沉積(PVD)。
穿隧層223可以包括在適當偏壓下能夠穿過自身發生穿隧的介電材料。可以在儲存層222之上形成穿隧層223，穿隧層223可以包括單層結構或者多層結構，並且可以包括氧化矽、氮化矽、氮氧化矽、介電金屬氧化物、介電金屬氮氧化物、介電金屬矽酸鹽和/或它們的合金。穿隧層223可以是透過適當的沉積方法形成的，例如，化學氣相沉積、原子層沉積和物理氣相沉積。在一些實施例中，穿隧層223包括多個氮氧化矽層，還包括氧化矽層，其中，所述多個氮氧化矽層置於儲存層222和所述氧化矽層之間。
半導體層224可以有助於電荷傳輸並且可以形成在穿隧層223之上。半導體層224可以包括一種或多種半導體材料，例如，單一元素半導體材料、III-V族化合物半導體材料、II-VI族化合物半導體材料和/或有機半導體材料。半導體層224可以是透過任何適當的沉積方法形成的，例如，LP化學氣相沉積、原子層沉積和/或金屬有機化學氣相沉積(MO化學氣相沉積)。在一些實施例中，半導體層224包括多晶矽層。
介電芯225可以包括適當的介電材料，並且能夠填充被半導體層224包圍的空間。在一些實施例中，介電芯225包括氧化矽(例如，具有足夠高純度的氧化矽)，並且可以透過任何適當沉積方法形成，例如，化學氣相沉積、LP化學氣相沉積、原子層沉積和/或物理氣相沉積。
由於凹陷的第一犧牲層2121的側表面和犧牲層2022的側表面之間的偏移的原因，儲存層222可以包括沿不同於垂直方向的方向對準的部分。在一些實施例中，儲存層222包括相互連接的一個或多個垂直部分2221(例如，基本上沿垂直方向對準)以及一個或多個非垂直部分2222(基本上沿水平方向對準的水平部分)。當接下來形成的3D記憶體件(即，採用儲存層222形成的)處於操作步驟當中時，可以對閘電極施加偏壓，並且能夠在儲存層222中捕獲電荷。由於儲存層222的非垂直部分2222的存在，能夠減少或者消除電荷在儲存層222中沿垂直方向的擴展。能夠改善儲存層222當中的電荷保存。
參考圖3，在形成半導體溝道之後，能夠在階梯結構中形成第一初始閘極線狹縫(操作步驟3004)。圖2D示出了對應結構230的截面圖。
如圖2D中所示，可以在階梯結構202中形成第一初始閘極線狹縫236。在一些實施例中，第一初始閘極線狹縫236沿垂直於x-z平面的方向(例如，y軸)延伸，並且沿y軸將半導體溝道22劃分成塊。第一初始閘極線狹縫236可以從階梯結構202的頂表面延伸至基底201。在一些實施例中，第一初始閘極線狹縫236使基底201曝露出。第一初始閘極線狹縫236可以是透過任何適當方法形成的。例如，第一初始閘極線狹縫236可以是透過使用蝕刻遮罩(例如，圖案化光阻層)蝕刻階梯結構202形成的。蝕刻遮罩使階梯結構202的對應於第一初始閘極線狹縫236的部分曝露出。可以執行適當蝕刻製程(例如，乾式蝕刻和/或濕式蝕刻)來去除階梯結構202的曝露出部分，直到曝露出基底201為止。在一些實施例中，可以執行ICP蝕刻製程，以形成第一初始閘極線狹縫236。
在一些實施例中，元件2021和2022表示第一犧牲材料層和第二犧牲材料層，階梯結構202表示堆疊結構。在這種情況下，疊堆結構202可以重複被蝕刻/圖案化，以形成階梯，其中，每一階梯可以包括第一犧牲層/第二犧牲層對。第一犧牲層和第二犧牲層的每者可以是透過對堆疊結構202進行蝕刻/圖案化形成的。第一犧牲層/第二犧牲層對的形成可以是在形成閘電極之前的任何適當階段形成的。形成所述階梯、半導體溝道和閘電極的順序不應被本發明的實施例所限制。
參考圖3，在形成第一初始閘極線狹縫之後，可以形成閘電極和第二初始閘極線狹縫(操作步驟3005)。圖2E示出了對應結構240的截面圖。
如圖2E中所示，可以去除第二犧牲層2022，並且可以形成閘電極242。閘電極242可以包括被絕緣間隔體層2423包圍的導體層2422。第二犧牲層2022可以是透過任何適當蝕刻製程(例如，濕式蝕刻和/或乾式蝕刻)去除的。在一些實施例中，第二犧牲層2022是透過濕式蝕刻製程去除的，以形成閘極形成隧道。之後，可以在閘極形成隧道的側壁上沉積絕緣間隔體層2423。在一些實施例中，絕緣間隔體層2423的形成包括在閘極形成隧道的側壁之上沉積高k介電材料(例如，AlO、HfO2和/或Ta2O5)或介電材料(氧化矽、氮化矽和/或氮氧化矽)以及在所述高k介電材料之上沉積粘合層(例如，氮化鈦(氮化矽))。之後，可以在絕緣間隔體層2423之上沉積導電材料，以填充所述閘極形成隧道，並形成導體層2422。導體層2422可以包括導電材料，所述導電材料包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽、摻雜矽、矽化物或其任何組合。在一些實施例中，導體層2422包括金屬，例如，W，絕緣間隔體層2423包括氧化矽。導體層2422和氧化矽可以均透過任何適當沉積方法形成，例如， 化學氣相沉積、原子層沉積和/或原位蒸汽生成(in situ steam generation process，ISSG)。
可以執行凹陷蝕刻，以去除第一初始閘極線狹縫236中的形成絕緣間隔體層2423和導體層2422的任何多餘的材料。例如，可以從處於第一初始閘極線狹縫236的底部的凹陷第一犧牲層2121和基底201去除絕緣間隔體層2423和導電材料的多餘材料。可以形成曝露出基底201的第二初始閘極線狹縫246。在一些實施例中，可以去除絕緣間隔體層2423的部分，進而曝露出第二初始閘極線狹縫246的側壁上的導體層2422。所述凹陷蝕刻可以包括任何適當蝕刻製程(例如，濕式蝕刻和/或乾式蝕刻)。在一些實施例中，所述凹陷蝕刻包括濕式蝕刻製程。
在一些實施例中，元件2021表示犧牲層，元件2022表示導體層。例如，階梯結構202可以包括在基底201之上垂直堆疊的多個犧牲層2021/導體層2022對。不同於圖2A-2E中描繪的製造操作步驟，所述多個導體層2022可以保留，以形成閘電極242。例如，可以在去除了犧牲層2021之後，在導體層2022之上形成絕緣間隔體層2423(例如，在操作步驟3006中)。導體層2022可以包括不同於犧牲層2021的任何適當材料。在一些實施例中，導體層2022包括多晶矽。
參考圖3，在形成閘電極和第二初始閘極線狹縫之後，可以去除第一犧牲層和所述阻擋層的部分，進而曝露出儲存層，並且因而能夠形成第三初始閘極線狹縫(操作步驟3006)。圖2F示出了對應結構250的截面圖。
如圖2F中所示，可以去除凹陷的第一犧牲層2121和阻擋層221的部 分，以曝露出儲存層222和基底201，因而能夠形成第三初始閘極線狹縫256。在一些實施例中，可以去除阻擋層221的部分，進而曝露出儲存層222的垂直部分。阻擋層221的剩餘部分可以被描繪為圖2F中的斷開連接的阻擋層251。之後，第三初始閘極線狹縫256能夠曝露出閘電極242、儲存層222的垂直部分和基底201。
可以執行一種或多種蝕刻製程，以去除凹陷的第一犧牲層2121以及阻擋層221的部分。相對於儲存層222而言，所述蝕刻製程可以對凹陷的第一犧牲層2121和/或阻擋層221具有足夠高的蝕刻選擇性。例如，儲存層222可以起著蝕刻停止層的作用，進而使半導體溝道22的側壁不會因第三初始閘極線狹縫256的形成受到損傷或者只受很小的損傷。在一些實施例中，斷開連接的阻擋層251具有足以包圍閘電極242的厚度，並且使閘電極242與儲存層222絕緣。所述一種或多種蝕刻製程可以包括任何適當蝕刻製程，例如，乾式蝕刻和/或濕式蝕刻。
參考圖3，在形成第三初始閘極線狹縫之後，可以透過穿隧層中的凹陷區形成彼此斷開連接的子儲存層，並且能夠形成閘極線狹縫(操作步驟3007)。圖2G示出了對應結構260的截面圖。
如圖2G中所示，儲存層222的子儲存層262可以被形成為部分地包圍相應的閘電極242。可以在子儲存層262的端點處在穿隧層223中形成凹陷區265，進而使子儲存層262相互斷開連接。可以相應地形成閘極線狹縫266。在一些實施例中，凹陷區265在第一部分263-1和第二部分263-2之間形成於穿隧層223中(例如，連同形成凹陷的穿隧層263)。第一部分263-1可以與子儲存層262僅有少部分接觸或者沒有接觸，第二部分263-2可以與相應的子儲存層262形成接觸，並且可以位於子儲存層262和半導體層224之間。斷開連接的阻擋層251的側表面 和/或穿隧層223的側表面在子儲存層262的形成期間受到損減或者蝕刻，因而可能沿垂直方向(例如，z軸)共平面，也可能不共平面。在形成子儲存層262之後，阻擋層261可能與阻擋層221相同，也可能不相同。在一些實施例中，子儲存層262沿垂直於基底201的頂表面的方向(z軸或者儲存層222延伸的方向)延伸。子儲存層262可以包括沿非垂直方向(例如，不與z軸平行的方向)延伸的部分，也可以不包括。例如，子儲存層262可以包括垂直部分，並且可以包括水平部分或者可以不包括水平部分。在一些實施例中，透過子儲存層262的每一端點處的凹陷區265，儲存層222被劃分為多個子儲存層262。在一些實施例中，第一部分263-1沿垂直方向(例如，z軸)位於相鄰的子儲存層262(或者相鄰的閘電極242)之間。
閘極線狹縫266、凹陷區265和子儲存層262可以是透過任何適當蝕刻製程(例如，凹陷蝕刻)形成的。在一些實施例中，所述蝕刻製程包括同時蝕刻斷開連接的阻擋層251、儲存層222和穿隧層223的各向同性蝕刻(例如，乾式蝕刻和/或濕式蝕刻)。在一些實施例中，相對於其他結構/層(例如，絕緣間隔體層2423、斷開連接的阻擋層251和穿隧層223)，所述蝕刻製程對儲存層具有更高的蝕刻選擇性。在一些實施例中，控制對儲存層的蝕刻時間，以確保能夠保留斷開連接的阻擋層251的足夠部分，以在子儲存層262和閘電極242之間提供絕緣。在一些實施例中，儲存層222和穿隧層223受到不同蝕刻。例如，可以在儲存層222的端點處去除儲存層222的部分，並且可以執行凹陷蝕刻，進而在去除儲存層222的部分所形成的空間中進一步去除穿隧層223的部分。凹陷區265能夠確保各子儲存層262相互斷開連接。在一些實施例中，去除儲存層222的沿非垂直方向延伸的部分。例如，可以去除儲存層222的非垂直部分2222(例如，水平部分)，並且可以保留儲存層222的垂直部分2221。
參考圖3，在形成閘極線狹縫和子儲存層之後，可以執行密封製程，以形成使閘電極相互絕緣的初始密封結構(操作步驟3008)。圖2H示出了對應結構270的截面圖。
如圖2H中所示，可以形成初始密封結構271，使每一閘電極相互絕緣。初始密封結構271的圍繞每一閘電極的部分可以足夠厚，進而確保所包圍(例如，沿水平方向和垂直方向)的閘電極242與其他結構(例如，其他閘電極242)絕緣。在一些實施例中，初始密封結構271填充閘極線狹縫266的空間，並且在相鄰的閘電極242之間形成層間介電層。在一些實施例中，初始密封結構271覆蓋曝露出的斷開連接的阻擋層261、子儲存層262、凹陷的穿隧層263的第一部分和第二部分、凹陷區265以及半導體溝道22的頂表面。
可以執行密封製程，以形成填充閘極線狹縫266的初始密封結構271，進而使閘電極242彼此絕緣。所述初始密封結構還可以覆蓋曝露出的斷開連接的阻擋層251、儲存層222、凹陷的穿隧層263以及半導體溝道22的頂表面。在一些實施例中，初始密封結構271是透過任何適當沉積方法形成的，所述方法在閘電極242之上沉積絕緣材料並且填充閘極線狹縫266。所述絕緣材料可以包括任何適當材料(例如，介電材料)，所述材料在相鄰閘電極242之間以及在閘電極242與接下來形成的源極結構之間提供電絕緣。在一些實施例中，初始密封結構271是透過化學氣相沉積形成的並且包括氧化矽。任選地，可以執行平面化/凹陷蝕刻製程，或去除半導體溝道22和/或閘電極242之上的初始密封結構的多餘部分。
參考圖3，在形成初始密封結構之後，可以基於初始密封結構形成密封結構，並且能夠在密封結構中形成源極結構(操作步驟3009)。圖2I示出了對應結構280的截面圖。
如圖2I中所示，可以在密封結構281中(例如，在相鄰閘電極242之間)形成源極結構282，源極結構282可以沿垂直於x-z平面的方向(例如，y軸)延伸。源極結構282可以包括導體部分282-1和摻雜半導體部分282-2。可以在基底201中形成接觸導體部分282-1的摻雜半導體部分282-2。可以透過初始密封結構271使源極結構282與相鄰閘電極242絕緣。導體部分282-1可以包括任何適當的可以用作源電極的導電材料，摻雜半導體部分282-2可以包括形成於基底201中的適當摻雜(例如，P型或N型)半導體區，並且與基底201的極性相反。在一些實施例中，導體部分282-1包括摻雜多晶矽、銅、鋁、鈷、摻雜矽、矽化物和鎢中的一者或多者。在一些實施例中，摻雜半導體部分282-2包括摻雜矽。
源極結構282可以是透過填充初始密封結構271中的源極溝槽形成的。所述源極溝槽可以是透過在初始密封結構271中執行圖案化/蝕刻製程形成的。在示例中，可以在初始密封結構271之上形成圖案化光阻層。所述圖案化光阻層可以具有開口，所述開口曝露出接下來將形成所述源極溝槽的區域。可以(例如，使用圖案化光阻層作為蝕刻遮罩)執行蝕刻製程(例如，凹陷蝕刻製程)，以去除初始密封結構271被所述開口曝露出的部分，以曝露出基底201。相應地，可以形成源極溝槽和密封結構281。所述蝕刻過程又可以被稱為“底部穿通”製程，其可以包括任何能夠去除初始密封結構271的蝕刻製程。在一些實施例中，所述蝕刻製程包括各向異性乾式蝕刻製程。
源極結構282可以透過以下製程形成。在形成源極溝槽之後，可以執行離子注入，進而將離子/摻雜劑注入到在源極溝槽的底部曝露出的基底201的部分當中。基底201的透過離子注入製程摻雜的部分可以形成摻雜半導體部分282-2。在一些實施例中，基底201包括矽，摻雜半導體部分282-2包括摻雜矽。之後，採用諸如摻雜多晶矽、銅、鋁和/或鎢的適當導體材料透過諸如化學氣相沉積、原子層沉積、物理氣相沉積等的適當沉積製程填充源極溝槽，形成導體部分282-1。任選地，可以執行平面化/凹陷蝕刻製程，以去除半導體溝道22和/或閘電極242之上的導體材料的多餘部分。在一些實施例中，源極結構282被稱為陣列公共源極(array common source，ACS)。
在一些實施例中，所公開的3D記憶體件是單片3D記憶體件的部分，其中，所述單片3D記憶體件的部件(例如，儲存單元和週邊器件)形成在單個基底(例如，基底201)上。可以在所述基底上以及儲存堆疊(例如，在階梯結構202中形成的儲存堆疊)之外形成諸如用於有助於所公開3D記憶體件的操作步驟的任何適當數位信號、類比信號和/或混合信號週邊電路的週邊器件。週邊器件可以形成於基底“上”，其中，週邊器件的全部或部分形成在基底中(例如，在基底頂表面之下)和/或直接形成在基底上。週邊器件可以包括頁面緩衝器、解碼器(例如，行解碼器和列解碼器)、感測放大器、驅動器、電荷泵、電流或電壓參考或者所述電路的任何有源或無源部件(例如，電晶體、二極體、電阻器或電容器)中的一者或多者。也可以在基底中以及儲存堆疊之外形成隔離區(例如，淺溝槽隔離(STI))和摻雜區(例如，電晶體的源極區和汲極區)。
在一些實施例中，一種用於形成3D記憶體件的方法包括下述操作步驟。首先，形成階梯結構中的初始溝道孔。所述階梯結構包括在基底之上交替 形成的多個第一犧牲層和多個第二犧牲層。可以在所述初始溝道孔的側壁上形成所述多個第一犧牲層中的每一個的側表面與所述多個第二犧牲層中的每一個的側表面之間的偏移，以形成溝道孔。可以形成具有溝道形成結構的溝道孔，以形成半導體溝道。所述溝道形成結構可以包括沿垂直方向延伸的儲存層。之後，利用多個閘電極替代所述多個第二犧牲層。之後，去除所述溝道形成結構的部分，以將所述儲存層劃分成多個子儲存部分，每一子儲存部分皆部分地包圍相應的閘電極。
在一些實施例中，在階梯結構中形成初始溝道孔包括在所述階梯結構之上形成圖案化光阻層，以曝露出對應於初始溝道孔的位置的開口，並且去除透過所述開口曝露出的階梯結構的部分，以曝露出基底。
在一些實施例中，形成所述偏移包括在所述初始溝道孔的側壁上去除所述多個第一犧牲層中的每一個的側表面的部分。
在一些實施例中，去除所述多個第一犧牲層中的每一個的側表面的部分包括執行相對於所述多個第二犧牲層對所述多個第一犧牲層進行選擇性蝕刻的凹陷蝕刻製程。
在一些實施例中，利用溝道形成結構填充溝道孔包括下述操作步驟。首先，可以在溝道孔的側壁之上形成阻擋層。可以在所述阻擋層之上形成儲存層，可以在所述儲存層之上形成穿隧層，並且可以在所述穿隧層之上形成半導體層。此外，可以在所述半導體層之上形成介電芯，以填充所述溝道孔。
在一些實施例中，形成阻擋層包括沉積第一阻擋層和第二阻擋層的至少其中之一。第一阻擋層可以包括氧化鋁(AlO)、氧化鉿(HfO2)、氧化鑭(LaO2)、氧化釔(Y2O3)、氧化鉭(Ta2O5)、其矽酸鹽、其摻氮化合物及其合金中的一者或多者。第二阻擋層可以包括氧化矽、氮氧化矽和氮化矽中的一者或多者。形成儲存層可以包括沉積電荷捕獲材料，所述電荷捕獲材料包括鎢、鉬、鉭、鈦、鉑、釕、其合金、其奈米顆粒、其矽化物、多晶矽、非晶矽、氮化矽和氮氧化矽的至少其中之一。形成穿隧層可以包括沉積氧化矽、氮化矽、氮氧化矽、介電金屬氧化物、介電金屬氮氧化物、介電金屬矽酸鹽及其合金的至少其中之一。形成半導體層可以包括沉積單一元素半導體材料、III-V族化合物半導體材料、II-VI族化合物半導體材料和/或有機半導體材料。形成介電芯可以包括沉積氧化矽。
在一些實施例中，所述方法進一步包括在基底之上交替沉積多個第一材料層和多個第二材料層，以在基底之上形成堆疊結構，以及沿垂直方向重複蝕刻所述多個第一材料層和所述多個第二材料層，以分別形成所述多個第一犧牲層和所述多個第二犧牲層。
在一些實施例中，交替沉積所述多個第一材料層和所述多個第二材料層包括交替沉積多個第一犧牲材料層和多個第二犧牲材料層，所述多個第一犧牲材料層具有不同於所述多個第二犧牲材料層的材料。
在一些實施例中，沉積所述多個第一犧牲材料層包括沉積由多晶矽層和碳層中的一者或多者構成的多個層，沉積所述多個第二犧牲材料層包括沉積多個氮化矽層。
在一些實施例中，所述方法進一步包括在與所述半導體溝道相鄰的所述堆疊結構中形成第一初始閘極線狹縫。
在一些實施例中，形成所述第一初始閘極線狹縫包括：在所述階梯結構之上形成另一圖案化光阻層，以曝露出對應於所述第一初始閘極線狹縫的位置的另一開口；以及去除所述堆疊結構的透過所述另一開口曝露出的另一部分，以曝露出所述基底。
在一些實施例中，所述方法進一步包括：去除所述多個第二犧牲層，以形成多個閘極形成隧道；在所述多個閘極形成隧道中的每一個的側壁之上形成絕緣間隔體層；以及在所述絕緣間隔體層之上形成導體層，以填充所述多個閘極形成隧道，進而形成所述多個閘電極。
在一些實施例中，所述多個第二犧牲層包括執行濕式蝕刻製程。
在一些實施例中，形成所述絕緣間隔體層包括沉積高k介電材料層，所述高k介電材料具有AlO、HfO2和Ta2O5中的一者或多者，並且形成所述導體層包括沉積由W、Co、Cu、Al、多晶矽、摻雜矽、矽化物以及它們的組合中的一者或多者構成的層。
在一些實施例中，所述方法進一步包括去除所述多個第一犧牲層、所述多個閘電極和所述基底之上的所述絕緣間隔體層和所述導體層的多餘材料，以形成曝露出所述基底的第二初始閘極線狹縫。
在一些實施例中，去除所述溝道形成結構的部分以將所述儲存層劃分成多個子儲存部分包括下述操作步驟。首先，可以去除所述多個第一犧牲層以及所述阻擋層的部分，以曝露出所述儲存層並且形成第三初始閘極線狹縫。可以去除所述儲存層的部分，以曝露出所述穿隧層。可以去除所述穿隧層的部分，進而在所述穿隧層中形成多個凹陷區，以形成閘極線狹縫，所述多個凹陷區將所述儲存層劃分成多個子儲存層。
在一些實施例中，去除所述儲存層的部分包括去除所述儲存層的沿非垂直方向的部分，並且保留所述儲存層的沿垂直方向的另一部分。
在一些實施例中，去除所述穿隧層的部分包括在所述穿隧層上執行凹陷蝕刻製程，以在一個或多個子儲存層的端點處去除所述穿隧層的部分。
在一些實施例中，去除所述阻擋層的部分以曝露出所述儲存層包括執行選擇性蝕刻所述阻擋層以曝露出所述儲存層的蝕刻製程。
在一些實施例中，所述方法進一步包括形成使所述多個閘電極彼此絕緣的密封結構。
在一些實施例中，形成所述密封結構包括形成覆蓋所曝露出的阻擋層、所曝露出的儲存層、所曝露出的穿隧層、所述多個凹陷區和所述多個閘電極並且填充所述閘極線狹縫的初始密封結構。形成所述密封結構還可以包括對所述初始密封結構圖案化，以形成曝露出所述基底的源極溝槽，進而形成所述 密封結構。
在一些實施例中，形成所述初始密封結構包括執行化學氣相沉積製程，並且所述初始密封結構包括氧化矽。
在一些實施例中，所述方法進一步包括在所述源極溝槽中執行離子注入製程，以在所述基底中形成摻雜區，並且利用導體材料填充所述源極溝槽。
在一些實施例中，所述導體材料包括鎢、摻雜多晶矽、銅、鋁、鈷、摻雜矽和矽化物中的一者或多者。
在一些實施例中，所述用於形成3D記憶體件的方法包括下述操作步驟。首先，可以形成多個第一犧牲層和多個第二犧牲層的階梯結構。所述階梯結構可以是交替地排列在基底之上的。可以在所述階梯結構中形成半導體溝道，所述半導體溝道從所述階梯結構的頂表面延伸至所述基底。利用多個閘電極替代所述多個第二犧牲層。可以去除所述多個第一犧牲層，並且可以形成使所述多個閘電極彼此絕緣的密封結構。之後，可以在所述密封結構中形成源極結構。所述源極結構可以從所述階梯結構的頂表面延伸至所述基底。
在一些實施例中，形成所述密封結構包括執行化學氣相沉積製程，以沉積覆蓋所述多個閘電極的介電材料。
在一些實施例中，形成所述階梯結構包括在基底之上交替沉積多個第一材料層和多個第二材料層，以在基底之上形成堆疊結構，以及沿垂直於所 述基底的頂表面的方向重複蝕刻所述多個第一材料層和所述多個第二材料層，以分別形成所述多個第一犧牲層和所述多個第二犧牲層。
在一些實施例中，在所述階梯結構中形成所述半導體溝道包括：對所述階梯結構圖案化以形成從所述階梯結構的頂表面延伸至所述基底的溝道孔；以及利用阻擋層、所述阻擋層之上的儲存層、所述儲存層之上的穿隧層、所述儲存層之上的半導體層和介電芯填充所述溝道孔。
在一些實施例中，利用多個閘電極替代所述多個第二犧牲層包括下述操作步驟。首先，可以去除所述多個第二犧牲層，以形成多個閘極形成隧道。可以在所述多個閘極形成隧道的側壁之上形成絕緣間隔體層。可以在所述絕緣間隔體層之上沉積導體層，以填充所述多個閘極形成隧道。
在一些實施例中，在所述密封結構中形成源極結構包括下述操作步驟。首先，可以在所述密封結構中形成源極溝槽，所述源極溝槽從所述階梯結構的頂表面延伸至所述基底。可以執行離子注入製程，以在所述源極溝槽的底部在所述基底中形成摻雜區。可以沉積導體層，以填充所述源極溝槽。
在一些實施例中，揭露一種3D記憶體件包括在基底之上透過密封結構絕緣的多個閘電極的階梯結構，從所述階梯結構的頂表面延伸至所述基底的半導體溝道。所述半導體溝道可以包括具有多個子儲存層的儲存層。所述多個子儲存層中的每一個可以彼此斷開連接，並且部分地包圍相應的閘電極。所述3D記憶體件還可以包括在相鄰的閘電極之間沿平行於所述基底的頂表面的方向從所述階梯結構的頂表面延伸至所述基底的源極結構。
在一些實施例中，所述多個子儲存層沿垂直於所述基底的頂表面的方向延伸，並且所述多個子儲存層中的每一個透過所述半導體溝道中的凹陷區彼此斷開連接。
在一些實施例中，所述密封結構包括氧化矽。
對特定實施例的上述說明因此將完全揭示本發明的一般性質，本領域技術人員不需要過多的試驗就能夠透過應用本領域的知識和技能容易地針對各種應用修改和/或調整這樣的具體實施例，而不脫離本發明的一般原理。因此，基於文中提供的教導和指引，這種調整和修改旨在處於所公開的實施例的等同物的含義和範圍內。應當理解，本文中的措辭或術語是用於說明的目的，而不是為了進行限制，進而本說明書的術語或措辭將由技術人員按照所述教導和指導進行解釋。
上文已經借助於功能構建塊描述了本發明的實施例，功能構建塊例示了指定功能及其關係的實施方式。在本文中出於方便描述的目的任意地限定了這些功能構建塊的邊界。可以限定替代的邊界，只要適當執行指定的功能及其關係即可。
發明內容和摘要部分可以闡述發明人所設想的本發明的一個或多個示例性實施例，但未必是所有示例性實施例，並且因此，發明內容和摘要部分並非旨在透過任何方式限制本發明和所附權利要求。
本發明的廣度和範圍不應受任何上述示例性實施例的限制，並且應當僅根據以下權利要求書及其等同物來進行限定。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
201‧‧‧基底
202‧‧‧階梯結構
22‧‧‧半導體溝道
224‧‧‧半導體層
225‧‧‧介電芯
242‧‧‧閘電極
2422‧‧‧導體層
2423‧‧‧絕緣間隔體層
261‧‧‧阻擋層
262‧‧‧子儲存層
263‧‧‧凹陷的穿隧層
263-1‧‧‧第一部分
263-2‧‧‧第二部分
265‧‧‧凹陷區
280‧‧‧結構
281‧‧‧密封結構
282‧‧‧源極結構
282-1‧‧‧導體部分
282-2‧‧‧摻雜半導體部分

Claims (20)

  1. 一種用於形成立體(3D)記憶體件的方法，包括：在交替形成在一基底之上的多個第一犧牲層和多個第二犧牲層的一堆疊結構中形成一初始溝道孔；在所述初始溝道孔的一側壁上形成所述多個第一犧牲層中的每一個的側表面與所述多個第二犧牲層中的每一個的側表面之間的偏移，以形成一溝道孔；利用一溝道形成結構填充所述溝道孔，以形成一半導體溝道，所述溝道形成結構包括沿垂直方向延伸的一儲存層；利用多個閘電極替代所述多個第二犧牲層；以及去除所述溝道形成結構的部分，以將所述儲存層劃分成多個子儲存部分，其中每一子儲存部分皆部分地包圍相應的閘電極。
  2. 如申請專利範圍第1項所述的方法，其中，形成所述偏移包括在所述初始溝道孔的側壁上去除所述多個第一犧牲層中的每一個的側表面的部分。
  3. 如申請專利範圍第2項所述的方法，其中，去除所述多個第一犧牲層中的每一個的側表面的部分包括：執行相對於所述多個第二犧牲層對所述多個第一犧牲層進行選擇性蝕刻的凹陷蝕刻製程。
  4. 如申請專利範圍第3項所述的方法，其中，利用溝道形成結構填充所述溝道孔包括：在所述溝道孔的側壁之上形成一阻擋層；在所述阻擋層之上形成所述儲存層； 在所述儲存層之上形成一穿隧層；在所述穿隧層之上形成一半導體層；以及在所述半導體層之上形成一介電芯，以填充所述溝道孔；以及其中：形成所述阻擋層包括沉積一第一阻擋層和一第二阻擋層的至少其中之一，所述第一阻擋層包括氧化鋁(AlO)、氧化鉿(HfO2)、氧化鑭(LaO2)、氧化釔(Y2O3)、氧化鉭(Ta2O5)、其矽酸鹽、其摻氮化合物及其合金中的一者或多者，所述第二阻擋層包括氧化矽、氮氧化矽和氮化矽中的一者或多者；形成所述儲存層包括沉積一電荷捕獲材料，所述電荷捕獲材料包括鎢、鉬、鉭、鈦、鉑、釕、其合金、其奈米顆粒、其矽化物、多晶矽、非晶矽、氮化矽和氮氧化矽的至少其中之一；形成所述穿隧層包括沉積氧化矽、氮化矽、氮氧化矽、介電金屬氧化物、介電金屬氮氧化物、介電金屬矽酸鹽及其合金的至少其中之一；形成所述半導體層包括沉積單一元素半導體材料、III-V族化合物半導體材料、II-VI族化合物半導體材料和/或有機半導體材料；並且形成所述介電芯包括沉積氧化矽。
  5. 如申請專利範圍第4項所述的方法，進一步包括：在所述基底之上交替沉積多個第一材料層和多個第二材料層，以在所述基底之上形成該堆疊結構；以及沿所述垂直方向重複蝕刻所述多個第一材料層和所述多個第二材料層，以分別形成所述多個第一犧牲層和所述多個第二犧牲層。
  6. 如申請專利範圍第5項所述的方法，其中，交替沉積所述多個第一材料層和所述多個第二材料層包括交替沉積多個第一犧牲材料層和多個第二 犧牲材料層，所述多個第一犧牲材料層包括不同於所述多個第二犧牲材料層的材料。
  7. 如申請專利範圍第6項所述的方法，其中，沉積所述多個第一犧牲材料層包括沉積由多晶矽層和碳層中的一者或多者構成的多個層，並且沉積所述多個第二犧牲材料層包括沉積多個氮化矽層。
  8. 如申請專利範圍第7項所述的方法，進一步包括：在與所述半導體溝道相鄰的所述堆疊結構中形成一第一初始閘極線狹縫；去除所述多個第二犧牲層，以形成多個閘極形成隧道；在所述多個閘極形成隧道中的每一個的側壁之上形成一絕緣間隔體層；以及在所述絕緣間隔體層之上形成一導體層，以填充所述多個閘極形成隧道，進而形成所述多個閘電極，其中形成所述絕緣間隔體層包括沉積高k介電材料構成的層，所述高k介電材料包括AlO、HfO2和Ta2O5中的一者或多者；並且形成所述導體層包括沉積由鎢、鈷、銅、鋁、多晶矽、摻雜矽、矽化物及其組合中的一者或多者構成的層。
  9. 如申請專利範圍第8項所述的方法，進一步包括去除所述多個第一犧牲層、所述多個閘電極和所述基底之上的所述絕緣間隔體層和所述導體層的多餘材料，以形成曝露出所述基底的一第二初始閘極線狹縫。
  10. 如申請專利範圍第9項所述的方法，其中，去除所述溝道形成結構的部分以將所述儲存層劃分成多個子儲存部分包括： 去除所述多個第一犧牲層以及所述阻擋層的部分，以曝露出所述儲存層並且形成一第三初始閘極線狹縫；去除所述儲存層的部分，以曝露出所述穿隧層；以及去除所述穿隧層的部分，以在所述穿隧層中形成多個凹陷區，進而形成一閘極線狹縫，所述多個凹陷區將所述儲存層劃分成所述多個子儲存層。
  11. 如申請專利範圍第10項所述的方法，其中，去除所述儲存層的部分包括去除所述儲存層的沿非垂直方向的部分，並且保留所述儲存層的沿所述垂直方向的另一部分。
  12. 如申請專利範圍第11項所述的方法，其中，去除所述穿隧層的部分包括在所述穿隧層上執行一凹陷蝕刻製程，以在一個或多個子儲存層的一端點處去除所述穿隧層的部分。
  13. 如申請專利範圍第12項所述的方法，其中，去除所述阻擋層的部分以曝露出所述儲存層包括執行選擇性蝕刻所述阻擋層以曝露出所述儲存層的一蝕刻製程。
  14. 如申請專利範圍第13項所述的方法，進一步包括：形成覆蓋所曝露出的阻擋層、所曝露出的儲存層、所曝露出的穿隧層、所述多個凹陷區和所述多個閘電極並且填充所述閘極線狹縫的一初始密封結構；對所述初始密封結構圖案化，以形成曝露出所述基底的一源極溝槽，進而形成一密封結構；在所述源極溝槽中執行一離子注入製程，以在所述基底中形成一摻雜區； 以及利用鎢、摻雜多晶矽、銅、鋁、鈷、摻雜矽和矽化物中的一者或多者填充所述源極溝槽。
  15. 一種用於形成立體(3D)記憶體件的方法，包括：在一基底之上交替沉積多個第一犧牲層和多個第二犧牲層，形成一堆疊結構；在所述堆疊結構中形成一半導體溝道，所述半導體溝道從所述堆疊結構的一頂表面延伸至所述基底；利用多個閘電極替代所述多個第二犧牲層；去除所述多個第一犧牲層；形成使所述多個閘電極彼此絕緣的一密封結構；以及在所述密封結構中形成一源極結構，所述源極結構從所述堆疊結構的所述頂表面延伸至所述基底。
  16. 如申請專利範圍第15項所述的方法，其中，形成所述密封結構包括透過化學氣相沉積製程沉積覆蓋所述多個閘電極的介電材料。
  17. 如申請專利範圍第16項所述的方法，其中，形成所述堆疊結構包括：在所述基底之上交替沉積多個第一材料層和多個第二材料層，以在所述基底之上形成該堆疊結構；以及沿垂直於所述基底的頂表面的一方向重複蝕刻所述多個第一材料層和所述多個第二材料層，以分別形成所述多個第一犧牲層和所述多個第二犧牲層。
  18. 如申請專利範圍第17項所述的方法，其中，在所述堆疊結構中形成所述半導體溝道包括：對所述堆疊結構圖案化，以形成從所述堆疊結構的所述頂表面延伸到所述基底的一溝道孔；以及利用一阻擋層、所述阻擋層之上的一儲存層、所述儲存層之上的一穿隧層、所述儲存層之上的一半導體層以及一介電芯填充所述溝道孔。
  19. 一種立體(3D)記憶體件，包括：在一基底之上透過一密封結構絕緣的多個閘電極的一結構；從所述結構的一頂表面延伸至所述基底的一半導體溝道，其中，所述半導體溝道包括一儲存層，所述儲存層包括多個子儲存層，所述多個子儲存層中的每一個相互斷開連接並且部分地包圍相應的閘電極；以及一源極結構，所述源極結構在相鄰的閘電極之間沿平行於所述基底的頂表面的方向從所述結構的頂表面延伸至所述基底。
  20. 如申請專利範圍第19項所述的3D記憶體件，其中，所述多個子儲存層沿垂直於所述基底的所述頂表面的方向延伸，並且所述各個子儲存層透過所述半導體溝道中的一凹陷區彼此斷開連接。
TW108100467A 2018-11-22 2019-01-07 立體記憶體件及其製造方法 TWI681540B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2018/116980 WO2020103088A1 (en) 2018-11-22 2018-11-22 Three-dimensional memory devices and fabrication methods thereof
WOPCT/CN2018/116980 2018-11-22

Publications (2)

Publication Number Publication Date
TWI681540B true TWI681540B (zh) 2020-01-01
TW202021094A TW202021094A (zh) 2020-06-01

Family

ID=66060217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100467A TWI681540B (zh) 2018-11-22 2019-01-07 立體記憶體件及其製造方法

Country Status (7)

Country Link
US (2) US10886294B2 (zh)
EP (1) EP3844814B1 (zh)
JP (1) JP7313447B2 (zh)
KR (1) KR102618907B1 (zh)
CN (1) CN109643717B (zh)
TW (1) TWI681540B (zh)
WO (1) WO2020103088A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021163831A1 (en) * 2020-02-17 2021-08-26 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabrication methods thereof
US11672118B2 (en) * 2020-09-04 2023-06-06 Micron Technology, Inc. Electronic devices comprising adjoining oxide materials and related systems
WO2022099463A1 (en) 2020-11-10 2022-05-19 Yangtze Memory Technologies Co., Ltd. Channel structures having protruding portions in three-dimensional memory device and method for forming the same
CN112567518B (zh) 2020-11-10 2024-04-09 长江存储科技有限责任公司 具有在三维存储器器件中的突出部分的沟道结构和用于形成其的方法
WO2023272591A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Peripheral circuit having recess gate transistors and method for forming the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056113B1 (ko) * 2010-07-02 2011-08-10 서울대학교산학협력단 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR20130022744A (ko) * 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자의 제조방법
KR20130044706A (ko) * 2011-10-24 2013-05-03 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101584113B1 (ko) * 2009-09-29 2016-01-13 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
TW201620077A (zh) * 2014-11-19 2016-06-01 旺宏電子股份有限公司 垂直型三維記憶體元件及其製造方法
TW201633510A (zh) * 2015-03-03 2016-09-16 旺宏電子股份有限公司 U型垂直薄通道記憶體
TW201639206A (zh) * 2015-04-28 2016-11-01 旺宏電子股份有限公司 記憶裝置及其製造方法
TW201712912A (zh) * 2015-09-24 2017-04-01 旺宏電子股份有限公司 記憶體元件及其之製造方法
TW201834207A (zh) * 2017-03-08 2018-09-16 大陸商長江存儲科技有限責任公司 三維記憶體裝置的互連結構

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
KR101988434B1 (ko) * 2012-08-31 2019-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 서브-블록 관리 방법
KR102099294B1 (ko) 2013-05-13 2020-04-09 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9252151B2 (en) * 2013-07-08 2016-02-02 Sandisk Technologies Inc. Three dimensional NAND device with birds beak containing floating gates and method of making thereof
US9508736B2 (en) * 2013-10-17 2016-11-29 Cypress Semiconductor Corporation Three-dimensional charge trapping NAND cell with discrete charge trapping film
US9136130B1 (en) * 2014-08-11 2015-09-15 Sandisk Technologies Inc. Three dimensional NAND string with discrete charge trap segments
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
WO2016163367A1 (ja) * 2015-04-09 2016-10-13 シャープ株式会社 Ｅｌ表示装置およびｅｌ表示装置の製造方法
KR102413766B1 (ko) * 2015-09-08 2022-06-27 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
KR102483985B1 (ko) * 2015-11-02 2023-01-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9799670B2 (en) * 2015-11-20 2017-10-24 Sandisk Technologies Llc Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
KR102499564B1 (ko) 2015-11-30 2023-02-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN105679761B (zh) * 2016-01-26 2019-04-19 中国科学院微电子研究所 三维半导体器件及其制造方法
US10115732B2 (en) 2016-02-22 2018-10-30 Sandisk Technologies Llc Three dimensional memory device containing discrete silicon nitride charge storage regions
KR20180012640A (ko) * 2016-07-27 2018-02-06 삼성전자주식회사 수직형 메모리 소자 및 이의 제조방법
KR102566770B1 (ko) * 2016-07-27 2023-08-16 삼성전자주식회사 반도체 장치의 제조 방법
KR101872122B1 (ko) * 2016-11-25 2018-06-27 연세대학교 산학협력단 3 차원 강유전체 메모리 소자 및 이의 제조 방법
US10403637B2 (en) * 2017-01-20 2019-09-03 Macronix International Co., Ltd. Discrete charge trapping elements for 3D NAND architecture
US10431591B2 (en) * 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
US10290643B1 (en) * 2018-01-22 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing floating gate select transistor
JP2019169569A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 記憶装置及びその製造方法
CN108511454B (zh) * 2018-03-30 2020-07-31 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
CN108831889A (zh) * 2018-09-19 2018-11-16 长江存储科技有限责任公司 三维存储器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101584113B1 (ko) * 2009-09-29 2016-01-13 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101056113B1 (ko) * 2010-07-02 2011-08-10 서울대학교산학협력단 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR20130022744A (ko) * 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자의 제조방법
KR20130044706A (ko) * 2011-10-24 2013-05-03 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
TW201620077A (zh) * 2014-11-19 2016-06-01 旺宏電子股份有限公司 垂直型三維記憶體元件及其製造方法
TW201633510A (zh) * 2015-03-03 2016-09-16 旺宏電子股份有限公司 U型垂直薄通道記憶體
TW201639206A (zh) * 2015-04-28 2016-11-01 旺宏電子股份有限公司 記憶裝置及其製造方法
TW201712912A (zh) * 2015-09-24 2017-04-01 旺宏電子股份有限公司 記憶體元件及其之製造方法
TW201834207A (zh) * 2017-03-08 2018-09-16 大陸商長江存儲科技有限責任公司 三維記憶體裝置的互連結構

Also Published As

Publication number Publication date
JP2021535623A (ja) 2021-12-16
KR20210022107A (ko) 2021-03-02
JP7313447B2 (ja) 2023-07-24
KR102618907B1 (ko) 2023-12-27
CN109643717B (zh) 2019-11-26
EP3844814A1 (en) 2021-07-07
CN109643717A (zh) 2019-04-16
WO2020103088A1 (en) 2020-05-28
US10886294B2 (en) 2021-01-05
US11706920B2 (en) 2023-07-18
EP3844814A4 (en) 2022-05-04
EP3844814B1 (en) 2024-01-03
TW202021094A (zh) 2020-06-01
US20200168626A1 (en) 2020-05-28
US20210091114A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
TWI709231B (zh) 三維記憶體元件及其製造方法
US10541249B2 (en) Three-dimensional memory devices and fabricating methods thereof
WO2020113590A1 (en) Three-dimensional memory devices and fabricating methods thereof
TWI681540B (zh) 立體記憶體件及其製造方法
US11302715B2 (en) Three-dimensional memory devices and fabrication methods thereof
US20210296361A1 (en) Three-dimensional memory devices and fabrication methods thereof
TWI773082B (zh) 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法