CN110176459A - 用于存储器的沟道柱及其制造方法 - Google Patents

用于存储器的沟道柱及其制造方法 Download PDF

Info

Publication number
CN110176459A
CN110176459A CN201910531021.9A CN201910531021A CN110176459A CN 110176459 A CN110176459 A CN 110176459A CN 201910531021 A CN201910531021 A CN 201910531021A CN 110176459 A CN110176459 A CN 110176459A
Authority
CN
China
Prior art keywords
channel
memory
method described
dielectric substance
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910531021.9A
Other languages
English (en)
Other versions
CN110176459B (zh
Inventor
焦圣杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Semiconductor Dalian Ltd
Intel Corp
Original Assignee
Intel Semiconductor Dalian Ltd
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Semiconductor Dalian Ltd, Intel Corp filed Critical Intel Semiconductor Dalian Ltd
Priority to CN201910531021.9A priority Critical patent/CN110176459B/zh
Publication of CN110176459A publication Critical patent/CN110176459A/zh
Application granted granted Critical
Publication of CN110176459B publication Critical patent/CN110176459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了一种用于存储器的沟道柱及其制造方法。根据本公开的一方面，一种用于形成存储器中的沟道柱的方法包括：提供沟道柱结构，其中，所述沟道柱结构包括环绕中空区域的沟道区；在所述沟道柱结构的所述中空区域中填入电介质材料；以及在预定温度下对所述沟道柱结构进行退火操作，其中，在所述退火操作后，所述电介质材料扩展以将压缩应力施加至所述沟道区。上述技术方案解决了存储器中的低串电流问题，改善了存储器件性能。

Description

用于存储器的沟道柱及其制造方法
技术领域
本发明涉及存储器结构领域，更具体地，涉及一种用于存储器的沟道柱及其制造方法。
背景技术
存储器结构是向各种各样的电子装置提供数据储存的集成电路。存储器可以包括当掉电时丢失所储存的信息的易失性存储器结构(例如RAM-随机存取存储器)、和即使当掉电时也保留所储存的信息的非易失性存储器结构。这样的非易失性存储器的一个示例是闪速存储器，例如，三维(3D)NAND闪存。
对于3D NAND闪存技术而言，越来越多的OPOP(即，多晶硅(poly)和氧化物(oxide)依次层叠的结构，例如，氧化硅/多晶硅/氧化硅/多晶硅结构)层叠数量是未来的趋势，这是因为随着技术的不断演进，未来需要更高的存储量。然而，更多的层叠数量会导致存储器中的低串电流问题，从而影响闪存编程和擦除功能。
发明内容
为了解决上述问题，本公开通过在存储器的沟道区内创建应力源来在诸如3DNAND的存储器的沟道区上提供持续的压缩应力，从而增强了沟道区串电流，并显著地提高了所需业务的存储器装置的各项性能，例如，闪存编程和擦除功能等。
根据本公开的一方面，提供了一种用于形成存储器中的沟道柱的方法，所述方法包括：提供沟道柱结构，其中，所述沟道柱结构包括环绕中空区域的沟道区；在所述沟道柱结构的所述中空区域中填入电介质材料；以及在预定温度下对所述沟道柱结构进行退火操作，其中，在所述退火操作后，所述电介质材料扩展以将压缩应力施加至所述沟道区。
在一示例中，所述电介质材料在初始填入中空区域时为液态，并在所述退火操作后转变为固态。
在一示例中，所述电介质材料在初始填入中空区域时为液态的聚合物，并在所述退火操作后转变为固态的氧化物。
在一示例中，所述聚合物包括硅、碳以及氢原子。
在一示例中，在所述退火操作中，所述聚合物与所通入的水蒸气进行反应以生成所述氧化物。
在一示例中，当所述预定温度达到阈值温度以上时，所述电介质材料开始通过扩展将所述压缩应力施加至所述沟道区。
在一示例中，所述阈值温度为450℃，并且所述预定温度在450℃至600℃之间。
在一示例中，所述预定温度在500℃至600℃之间。
在一示例中，所述预定温度在550℃至600℃之间
在一示例中，所述沟道柱结构的横截面形状为圆形、椭圆形、正方形、长方形中的一种。
根据本公开的另一方面，提供了一种存储器，包括上述方法制造的所述沟道柱，其中，所述沟道柱包括沟道区和电介质材料，并且所述沟道区环绕所述电介质材料；源极，所述源极耦合到所述沟道柱的第一端；以及漏极，所述漏极耦合到所述沟道柱的第二端。
该存储器还包括多晶硅和氧化物依次层叠的结构，其中，所述沟道柱垂直穿过所述层叠的结构延伸。
在一示例中，所述电介质材料包括氧化物。
根据本公开的另一方面，提供了一种电子系统，包括：处理器；存储器设备，所述存储器设备包括上述存储器构成的存储器阵列；其中，所述处理器通过地址线和数据线耦合到所述存储器设备。
在一示例中，所述存储器阵列耦合到字线驱动器、位线驱动器、以及感测放大器中的至少之一。
附图说明
通过参考结合附图对本文所述实施例所作的以下说明，本公开内容的上述特征和其它特征以及实现它们的方式将变得更为显而易见，并且可以更好地加以理解，在附图中：
图1示出了制造根据本发明实施例的存储器沟道柱的工艺流程图。
图2A示出了根据本发明实施例的3D NAND存储器的截面视图。
图2B示出了根据本发明实施例的3D NAND存储器的包括中空区域的沟道柱的顶视图。
图3示出了退火温度与沟道柱中空区域中的电介质材料的弯曲值之间的对应关系曲线图。
图4示出了在退火工艺后根据本发明实施例的存储器沟道区所受到的压缩压力的示意图。
图5示出了根据本文所公开的主题的电子系统的示例性实施例的功能框图。
可以理解的是，为了图示的简化和/或清楚，在视图中示出的元件不一定按照比例绘制。例如，为了清楚起见，一些元件的尺寸可能相对于其它元件而被夸大。此外，为了使本发明的发明点更容易理解，而在附图中省略了本领域已知的部件。视图的尺度不表示本文所描绘的各种元件的精确尺寸和/或尺寸比例。另外，如果被认为是适当的，则已经在各图之中重复参考标号以指示对应和/或类似的元件。
具体实施方式
本文所描述的实施例涉及存储器结构，并且更具体地，涉及一种用于存储器的沟道柱及其制造方法。然而，相关领域中的技术人员将认识到，本文所公开的实施例可以在没有一个或多个具体细节的情况下，或者利用其它方法、组件、材料等来实践。在其它实例中，未详细描述或示出公知的结构、材料或操作以避免使说明书的各方面模糊。
遍及本说明书对“一个实施例”或“实施例”的引用意指结合实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”遍及本说明书在各种地方的出现不一定全部是指相同的实施例。另外，特定特征、结构或特性可以以任何合适的方式组合在一个或多个实施例中。此外，词语“示例性”在本文中用于意指“充当示例、实例或说明”。在本文中描述为“示例性”的任何实施例不被解释为必然相对于其它实施例是优选的或有利的。
各种操作可以被依次并且以最有助于理解所要求保护的主题的方式描述为多个分立操作。然而，描述的次序不应当被解释为暗示这些操作必然是次序相关的。特别地，这些操作不需要以呈现的次序执行。所描述的操作可以以与所描述的实施例不同的次序执行。可以执行各种附加操作和/或可以在附加实施例中省略所描述的操作。
本申请的发明人通过研究发现，沟道柱中的诸如氧化物的电介质材料的拉伸应力与退火温度相关，温度越高，则拉伸应力越低，从而能够使电介质材料扩展开，由此将压缩应力施加到在其周围的沟道区中。同时，发明人通过研究发现当沟道上存在压缩应力后，会增大电子迁移率，从而增强沟道区的串电流。本公开正是基于上述技术构思构造了本公开的上述技术方案以及下述具体实施例，从而解决了存储器中低串电流的问题。在这里需要说明的是，尽管在以下描述以及附图中示出了3D NAND存储器的实施例，然而其应被理解为是示例性的，而不构成对本发明的限制。对于本领域技术人员而言，基于本公开的教导和描述，并根据上述发明构思，可以将本公开的技术方案应用于符合上述技术构思的各种存储器装置的沟道区中。
图1示出了制造根据本发明实施例的存储器沟道柱的工艺流程图。图2A、2B分别示出了根据本发明实施例的在退火操作前的3DNAND存储器的截面视图、以及包括中空区域的沟道柱的顶视图。下面结合图1和图2A、2B来具体描述制造根据本发明实施例的存储器沟道柱的工艺流程100。在这里需要说明的是，为了不模糊本发明的技术构思，本领域所公知的诸如沉积、蚀刻、抛光等工艺、以及这些工艺所形成的部件将不再赘述。
在一说明性实施例中，首先，制造工艺100行进到110，提供如图2A所示的诸如3DNAND的存储器结构，该存储器结构可包括多晶硅(poly)和氧化物(oxide)依次层叠的堆叠结构以及沟道柱结构等。在这里需要说明的是，为了不模糊本发明的技术构思，存储器结构中一些诸如源极、漏极、栅极等公知元件这里不再示出和赘述。在一说明性实施例中，沟道柱结构可以采用本领域公知的蚀刻工艺(例如，各向同性干法蚀刻或湿法蚀刻)而垂直延伸穿过上述堆叠结构。如图2A所示，沟道柱结构包括沟道区和中空区域，其中，沟道区环绕中空区域。在一说明性实施例中，沟道柱的下端可耦合至源极区，而上端可耦合至漏极区，反之亦然。
此外，对于本领域技术人员而言，基于本公开的教导可以理解的是，沟道柱结构的横截面形状可以包括但不限于圆形、椭圆形、方形、四边形等中的任一种。在一说明性实施例中，在没有进行退火操作之前的沟道柱为圆柱形中空结构，如图2B所示。
接下来，工艺100行进到120，在上述沟道柱结构的中空区域中填入电介质材料。在一说明性实施例中，该电介质材料可以为聚合物材料，其中，聚合物材料包括硅、碳以及氢原子(Si/N/H)。此外，在一优选实施例中，聚合物材料在初始填入中空区域时为液态，随后可利用适当温度马上加热一定时间，使之成果冻状(即，介于液体和固体之间的状态)。
在沟道柱的中空区域中填入诸如聚合物的电介质材料后，工艺100继续行进到130，采用退火工艺在预定温度下对包含沟道柱的存储器结构进行退火操作。在一说明性实施例中，在退火过程中，将诸如水蒸汽的气体通入退火炉中，以与存储器沟道柱的中空区域内的聚合物发生反应，从而生成反应后的电介质材料，该电介质材料可以为诸如氧化硅(SiO2)的固态氧化物。
本申请的发明人通过研究发现填入沟道柱的中空区域中的上述诸如聚合物的电介质材料会随着退火温度的不同，而在退火操作后所得到的最终产物或反应物(即，氧化物)会出现不同的拉伸应力。
为了便于检测或反映出最终氧化物的拉伸应力，发明人利用合适的工艺首先将诸如聚合物的电介质材料放置在晶圆(wafer)上，通过对晶圆以及其上的聚合物进行退火操作，最终生成的氧化物由于拉伸应力将造成晶圆弯曲。由于晶圆的弯曲度与氧化物的拉伸应力成正比例关系，从而能够通过检测晶圆的弯曲度来更好地反映或得出最终氧化物的拉伸应力。图3示出了退火温度与晶圆上生成的氧化物所造成的晶圆弯曲值之间的对应关系曲线图。如图3所示，随着退火温度的不断升高，晶圆上的氧化物拉伸应力不断变小，从而反映在晶圆的弯曲值(即弯曲度)不断减小。图3中的(a)、(b)、(c)子示意图分别示例性地示出了在不同退火温度下，最终生成的氧化物在拉伸应力下所造成的晶圆的弯曲状态。
从图3中可以看出，在450℃的退火温度并通入诸如水蒸汽的气体下，最终生成的氧化物所导致的晶圆弯曲度处于大约100-108μm(微米)之间，其均值大约为102μm。随着退火温度的升高，晶圆弯曲度不断减小，在500℃的退火温度并通入诸如水蒸汽的气体下，最终生成的氧化物所产生的晶圆弯曲度处于大约92-98μm之间，其均值大约为95μm。当退火温度为600℃时，最终生成的氧化物所产生的晶圆弯曲度处于大约80-85μm之间，其均值大约为82μm。
由此可以进一步看出，随着退火温度的不同，在退火操作后其上设置了诸如氧化物的电介质材料的晶圆的弯曲度不同。退火温度越高，拉伸应力则越低，最终氧化物导致晶圆的弯曲度就越小。
基于以上原理，当所述预定温度达到一阈值温度以上时，设置在沟道柱的中空区域中的诸如氧化物的电介质材料能够开始通过扩展将压缩应力施加至沟道区，也因此能够持续不断地向诸如多晶硅的沟道区施加垂直压缩应力，如图4所示。
从图4可以看出，在本公开所提供的沟道区中，由于受到沟道柱中空区域内的诸如氧化物的电介质材料扩展而施加的持续不断地压缩应力，从而使得存储器的沟道柱包含了应力源，也由此使得沟道区中的电子迁移率增大，从而显著提高了沟道区的串电流，改善了器件性能。
基于本申请发明人的上述研究发现，在一说明性实施例中，为了增大沟道区中的电子迁移率，从而提高沟道区的串电流，本公开可以在阈值温度以上的预定温度下执行退火操作。在一说明性实施例中，该阈值温度为450℃，该预定温度可在450℃至600℃之间。在一优选实施例中，该预定温度可优选采用在500℃-600℃之间，例如510℃、520℃、530℃、540℃、550℃、560℃、570℃、580、590℃；更优选地，在550℃-600℃之间；进一步优选地，在580℃-600℃之间。
在这里需要说明的是，基于上述研究发现可知，当退火温度超过600℃时，最终氧化物的弯曲度更小，从而能够在沟道区上施加更大的压缩应力，也从而能够获得更高的电子迁移率，但这有可能导致器件其它性能方面由于退火温度过高而导致的折损。因此，在一说明性实施例中，在不考虑器件其它性能方面的折损或随着技术的进步来克服了这种折损的情况下，退火温度也可以选用超过600℃以上的温度。基于类似的理由，退火温度也可选用低于450℃的温度，只要符合本发明的技术构思使得沟道柱中空区域中的电介质材料能够通过所选的退火温度扩展开而将压缩应力施加到沟道区来增大电子迁移率即可。
在基于本公开所实现的含应力源的沟道柱中，相比未施加压缩应力的沟道区的电子迁移率，被施加压缩应力的沟道区的电子迁移率显著增加，因此显著地提高了存储器装置的各项性能，例如，闪存编程和擦除功能等。
图5示出了根据本文所公开的主题的电子系统500的示例性实施例的功能框图，电子系统500包括存储器设备510。电子系统500包括通过控制/地址线503和数据线504耦合到存储器设备510的处理器501。在一些示例性实施例中，数据和控制可以利用相同物理线。在一些示例性实施例中，处理器501可以是外部微处理器、微控制器或某个其它类型的外部控制电路。在其它示例性实施例中，处理器501可以集成在与存储器设备510相同的封装中或甚至在相同的管芯上。在一些示例性实施例中，处理器501可以与控制电路511集成，从而允许相同电路的部分用于两个功能。处理器501可以具有外部存储器，诸如随机存取存储器(RAM)(未示出)和/或只读存储器(ROM)(未示出)，其用于程序存储和中间数据。可替换地，处理器501可以具有内部RAM或ROM。在一些示例性实施例中，处理器501可以使用存储器设备510以用于程序或数据存储。在处理器501上运行的程序可以实现许多不同功能，其包括但不限于操作系统、文件系统、缺陷组块重映射和错误管理。
在一些示例性实施例中，提供允许处理器501与外部设备(未示出)通信的外部连接502。附加I/O电路(未示出)可以用于将外部连接502耦合到处理器501。如果电子系统500是存储系统，则外部连接502可以用于向外部设备提供非易失性存储。在一个示例性实施例中，电子系统500可以是但不限于固态驱动器(SSD)、USB拇指驱动器、安全数字卡(SD卡)或任何其它类型的存储系统。外部连接502可以用于使用标准或专有通信协议连接到计算机或诸如蜂窝电话或数字相机之类的其它智能设备。可以与外部连接502兼容的示例性计算机通信协议包括但不限于以下协议的任何版本：通用串行总线(USB)、串行高级技术附连(SATA)、小型计算机系统互连(SCSI)、光纤信道、并行高级技术附连(PATA)、集成驱动电子装置(IDE)、以太网、IEEE-1394、安全数字卡接口(SD卡)、紧凑闪速接口、存储器棒接口、外围组件互连(PCI)或快速PCI(PCI Express)。
如果电子系统500是计算系统，诸如移动电话、平板电脑、笔记本计算机、机顶盒或某个其它类型的计算系统，则外部连接502可以是网络连接，诸如但不限于以下协议的任何版本：电气与电子工程师协会(IEEE)802.3、IEEE 802.11、电缆数据服务接口规范(DOCSIS)、诸如数字视频广播(DVB)——陆地、DVB线缆和高级电视协会标准(ATSC)之类的数字电视标准、以及诸如全球移动通信系统(GSM)、基于码分多址(CDMA)的协议(诸如CDMA2000)和长期演进(LTE)之类的移动电话通信协议。
存储器设备510可以包括存储器单元阵列517。存储器单元阵列517可以被组织为二维或三维交叉点阵列，并且可以包括相变存储器(PCM)、具有开关的相变存储器(PCMS)、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、闪速存储器、合并忆阻器技术的磁阻随机存取存储器(MRAM)存储器、自旋转移力矩(STT)-MRAM、或被构造为交叉点阵列的任何其它类型的存储器。在一个示例性实施例中，存储器单元阵列517包括根据本文所公开的主题的一个或多个存储器，其包括沟道柱，该沟道柱包括沟道区和上述由沟道区围绕并向沟道区提供压缩应力的电介质材料。存储器阵列517可以以公知的方式耦合到字线驱动器514和/或位线驱动器515、和/或感测放大器516。地址线和控制线503可以由控制电路511、I/O电路513和地址电路512接收和解码，其可以提供对存储器阵列517的控制。I/O电路513可以耦合到数据线504从而允许数据从处理器501接收和发送到处理器501。从存储器阵列517读取的数据可以临时存储在读取缓冲器519中。要写入到存储器阵列517的数据在被传送到存储器阵列517之前可以临时存储在写入缓冲器518中。
应当理解的是，图5中描绘的电子系统500已经被简化以促进对系统的特征的基本理解。许多不同实施例是可能的，其包括使用单个处理器501来控制多个存储器设备510以提供更多存储空间。在一些示例性实施例中可以包括附加功能，诸如驱动显示器的视频图形控制器以及用于面向人类的I/O的其它设备。
以上结合具体实施例对本发明进行了详细描述。显然，以上描述以及在附图中示出的实施例均应被理解为是示例性的，而不构成对本发明的限制。对于本领域技术人员而言，可以在不脱离本发明的精神的情况下对其进行各种变型或修改，这些变型或修改均不脱离本发明的范围。因此，本发明的保护范围由所附的权利要求书来限定。

Claims (15)

1.一种用于形成存储器中的沟道柱的方法，所述方法包括：
提供沟道柱结构，其中，所述沟道柱结构包括环绕中空区域的沟道区；
在所述沟道柱结构的所述中空区域中填入电介质材料；以及
在预定温度下对所述沟道柱结构进行退火操作，其中，在所述退火操作后，所述电介质材料扩展以将压缩应力施加至所述沟道区。
2.根据权利要求1所述的方法，其中，所述电介质材料在初始填入所述中空区域时为液态，并在所述退火操作后转变为固态。
3.根据权利要求2所述的方法，其中，所述电介质材料在初始填入所述中空区域时为液态的聚合物，并在所述退火操作后转变为固态的氧化物。
4.根据权利要求3所述的方法，其中，所述聚合物包括硅、碳以及氢原子。
5.根据权利要求3所述的方法，其中，在所述退火操作中，所述聚合物与所通入的水蒸气进行反应以生成所述氧化物。
6.根据权利要求1-5中的任一项所述的方法，其中，当所述预定温度达到阈值温度以上时，所述电介质材料开始通过扩展将所述压缩应力施加至所述沟道区。
7.根据权利要求6所述的方法，其中，所述阈值温度为450℃，并且所述预定温度在450℃至600℃之间。
8.根据权利要求7所述的方法，其中，所述预定温度在500℃至600℃之间。
9.根据权利要求8所述的方法，其中，所述预定温度在550℃至600℃之间。
10.根据权利要求1所述的方法，其中，所述沟道柱结构的横截面形状为圆形、椭圆形、正方形、长方形中的一种。
11.一种存储器，包括：
根据权利要求1-10中的任一项所述的方法制造的所述沟道柱，其中，所述沟道柱包括沟道区和电介质材料，并且所述沟道区环绕所述电介质材料；
源极，所述源极耦合到所述沟道柱的第一端；以及
漏极，所述漏极耦合到所述沟道柱的第二端。
12.根据权利要求11所述的存储器，还包括多晶硅和氧化物依次层叠的结构，其中，所述沟道柱垂直穿过所述层叠的结构延伸。
13.根据权利要求11所述的存储器，其中，所述电介质材料包括氧化物。
14.一种电子系统，包括：
处理器；
存储器设备，所述存储器设备包括由根据权利要求11-13中的任一项所述的存储器构成的存储器阵列；其中，所述处理器通过地址线和数据线耦合到所述存储器设备。
15.根据权利要求14所述的电子系统，其中，所述存储器阵列耦合到字线驱动器、位线驱动器、以及感测放大器中的至少之一。
CN201910531021.9A 2019-06-19 2019-06-19 用于存储器的沟道柱及其制造方法 Active CN110176459B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910531021.9A CN110176459B (zh) 2019-06-19 2019-06-19 用于存储器的沟道柱及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910531021.9A CN110176459B (zh) 2019-06-19 2019-06-19 用于存储器的沟道柱及其制造方法

Publications (2)

Publication Number Publication Date
CN110176459A true CN110176459A (zh) 2019-08-27
CN110176459B CN110176459B (zh) 2020-07-03

Family

ID=67697503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910531021.9A Active CN110176459B (zh) 2019-06-19 2019-06-19 用于存储器的沟道柱及其制造方法

Country Status (1)

Country Link
CN (1) CN110176459B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871951A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 沟槽填充方法
CN104040705A (zh) * 2012-01-05 2014-09-10 国际商业机器公司 使用替代栅工艺制造的纳米线fet中的压缩(pfet)和拉伸(nfet)沟道应变
WO2016085572A1 (en) * 2014-11-25 2016-06-02 SanDisk Technologies, Inc. Memory device containing stress-tunable control gate electrodes
CN105845549A (zh) * 2015-01-29 2016-08-10 气体产品与化学公司 制造3d装置的方法和前体
US9859428B1 (en) * 2016-08-09 2018-01-02 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN108022979A (zh) * 2017-11-30 2018-05-11 西安科锐盛创新科技有限公司 Nmos器件及其制备方法及计算机
CN109326507A (zh) * 2018-09-19 2019-02-12 长江存储科技有限责任公司 存储器的形成方法
CN109585368A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 半导体封装结构、半导体封装结构的形成方法以及半导体组装结构的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040705A (zh) * 2012-01-05 2014-09-10 国际商业机器公司 使用替代栅工艺制造的纳米线fet中的压缩(pfet)和拉伸(nfet)沟道应变
CN103871951A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 沟槽填充方法
WO2016085572A1 (en) * 2014-11-25 2016-06-02 SanDisk Technologies, Inc. Memory device containing stress-tunable control gate electrodes
CN105845549A (zh) * 2015-01-29 2016-08-10 气体产品与化学公司 制造3d装置的方法和前体
US9859428B1 (en) * 2016-08-09 2018-01-02 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN109585368A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 半导体封装结构、半导体封装结构的形成方法以及半导体组装结构的形成方法
CN108022979A (zh) * 2017-11-30 2018-05-11 西安科锐盛创新科技有限公司 Nmos器件及其制备方法及计算机
CN109326507A (zh) * 2018-09-19 2019-02-12 长江存储科技有限责任公司 存储器的形成方法

Also Published As

Publication number Publication date
CN110176459B (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US9412821B2 (en) Stacked thin channels for boost and leakage improvement
CN103366809B (zh) 非易失性存储装置、存储系统及其编程方法
CN101834188B (zh) 非易失性存储器件及其制造方法
KR102066743B1 (ko) 비휘발성 메모리 장치 및 그 형성방법
US20090184360A1 (en) Non-volatile memory device and method of fabricating the same
CN105321540B (zh) 存储器系统、存储器接口连接装置及其接口连接方法
US9214569B2 (en) Memory device
US20170047345A1 (en) Nonvolatile memory device
US8680605B2 (en) Stacked memory devices and method of manufacturing the same
US20130044545A1 (en) Non-volatile memory device having vertical structure and method of operating the same
US20140374688A1 (en) High Capacity Select Switches for Three-Dimensional Structures
TW201220320A (en) Memory arrays having substantially vertical, adjacent semiconductor structures and their formation
CN106816442A (zh) 电子设备及其制造方法
KR20150048553A (ko) 수직형 비휘발성 메모리 소자
US20170330752A1 (en) Method of manufacturing memory device
CN104766864A (zh) 半导体器件及其制造方法
CN109584921A (zh) 半导体存储器件及其擦除方法
CN109256167A (zh) 半导体存储器装置及其操作方法
CN106206939A (zh) 电子装置及其制造方法
US20210295884A1 (en) Nonvolatile memory devices including memory planes and memory systems including the same
US20220230957A1 (en) Semiconductor memory device and manufacturing method thereof
CN110176459A (zh) 用于存储器的沟道柱及其制造方法
US9153590B2 (en) Semiconductor devices including buried channels
US11651800B2 (en) Sense amplifier mapping and control scheme for non-volatile memory
US9177964B2 (en) Methods of forming sidewall gates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant