CN105140125A - 应变Ge倒梯形栅NMOS器件及制备方法 - Google Patents
应变Ge倒梯形栅NMOS器件及制备方法 Download PDFInfo
- Publication number
- CN105140125A CN105140125A CN201510540440.0A CN201510540440A CN105140125A CN 105140125 A CN105140125 A CN 105140125A CN 201510540440 A CN201510540440 A CN 201510540440A CN 105140125 A CN105140125 A CN 105140125A
- Authority
- CN
- China
- Prior art keywords
- nmos
- grid
- layer
- preparation
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000002245 particle Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000001259 photo etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000003989 dielectric material Substances 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 19
- 238000005516 engineering process Methods 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 21
- 229910052732 germanium Inorganic materials 0.000 description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000004377 microelectronic Methods 0.000 description 8
- 238000011161 development Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000032750 Device leakage Diseases 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003708 ampul Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种应变Ge倒梯形栅NMOS器件及制备方法，该制备方法包括:选取SOI衬底；在所述SOI衬底上形成N型应变Ge层形成NMOS有源区；在所述NMOS有源区表面光刻形成NMOS栅极区图形，利用粒子束刻蚀工艺在所述NMOS有源区形成双梯形凹槽；在所述NMOS有源区表面形成NMOS栅介质材料；刻蚀所述NMOS有源区表面指定位置处的所述栅介质材料，并向所述NMOS有源区注入N型离子形成NMOS源漏区；在所述双梯形凹槽上方淀积金属以形成NMOS栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变Ge倒梯形栅NMOS器件。
Description
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种应变Ge倒梯形栅NMOS器件及制备方法。
背景技术
自从20世纪60年代出现了硅集成电路后，一个通用的电子电路可以制作在面积很小的单晶硅片上，实现了电子电路的微小型化；随着对集成电路需求的增长和研究工作的深入，又出现了单片集成系统和子系统，逐渐形成了研究在固体(主要在半导体)材料上构成微小型化电子电路、系统及子系统的电子学分支学科，即微电子学。微电子学是在物理学、电子学、材料科学、计算机科学、集成电路设计制造学等多种学科和超净、超纯、超精细加工技术基础上发展起来的一门新兴学科，也是一门极为活跃的学科，正在不断生长新的学科分支，构成一系列新的学科群，是发展现代高新技术和国民经济现代化的重要基础。微电子学主要研究半导体器件物理与固体物理，电子材料与固体电子器件，超大规模集成电路（ULSI）的设计与制造技术，微电子系统与微机械以及计算机辅助设计制造等。将光电子和微电子结合起来构成了集成光电子学（OEIC）；机械材料力学和微电子结合出现了微电子机械学（MEMS）；进入纳米领域后又新生长出量子电子学等等。这些新的学科分支及新的技术不仅有大量学术研究价值而且都具有广阔的应用前景，受到各国学术界、工业界的普遍重视，纷纷投入大量人力、物力发展新学科，开发新技术。微电子学的发展具有广阔的前景。微电子学是21世纪电子科学技术与信息科学技术的先导和基础。
对半导体产业发展产生巨大影响的“摩尔定律”之处：集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、压阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。
为了解决上述问题，新材料、新技术和新工艺被应用，但效果并不十分理想。比如：隧穿二极管虽然电流开关比很高，但制作成本高，开态电流小；石墨烯材料载流子具有极高的迁移率，但禁带宽度过小的问题一直没有很好的得以解决。FinFET器件可以有效减小泄露电流，但是工艺复杂且器件电学提升效果有限。因此，如何制作一种高性能的NMOS器件就变得及其重要。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种应变Ge倒梯形栅NMOS器件及制备方法。
具体地，本发明实施例提出的一种应变Ge倒梯形栅NMOS器件及制备方法的制备方法，包括：
(a)选取SOI衬底；
(b)在所述SOI衬底上形成N型应变Ge层形成NMOS有源区；
(c)在所述NMOS有源区表面光刻形成NMOS栅极区图形，利用粒子束刻蚀工艺在所述NMOS有源区形成双梯形凹槽；
(d)在所述NMOS有源区表面形成NMOS栅介质材料；
(e)刻蚀所述NMOS有源区表面指定位置处的所述栅介质材料，并向所述NMOS有源区注入N型离子形成NMOS源漏区；
(f)在所述双梯形凹槽上方淀积金属以形成NMOS栅极；
(g)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变Ge倒梯形栅NMOS器件。
此外，本发明另一实施例提出的一种应变Ge倒梯形栅NMOS器件，由上述实施例的应变Ge倒梯形栅NMOS器件的制备方法制得。
综上所述，本实施例的制备方法具有如下优点：
1.本发明制备的NMOS器件的梯形栅可以等效为无穷多个小台阶的堆积，根据电流集边效应，台阶处的电流密度会增大，从而降低了沟道处的电流密度，以使NMOS电路获得较高的击穿电压；
2.由于栅极结构不是平面结构，栅电容不再是传统的平板电容，增加了器件的栅控能力，增大NMOS器件在关态时的击穿电压，增加了NMOS器件的可靠性；
3.本发明利用的沟道材料为应变Ge材料，相对于传统Si材料载流子迁移率提高了数倍，从而提高了NMOS器件的电流驱动与频率特性；
4.采用多子传输的方式从而避免了对NMOS沟道进行P型掺杂，因为在应变锗(Ge)材料中P型掺杂例如硼（B）掺杂有着严重的杂质激活率低的问题，严重影响了沟道载流子迁移率。
5.由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备出应变Ge沟道NMOS器件与集成电路，可实现了国内集成电路加工能力的大幅提升。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种应变Ge倒梯形栅NMOS器件的制备方法流程图；
图2a-图2l为本发明实施例的一种应变Ge倒梯形栅NMOS器件的制备方法示意图；以及
图3为本发明实施例的一种应变Ge倒梯形栅NMOS器件的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参加图1，图1为本发明实施例的一种应变Ge倒梯形栅NMOS器件的制备方法流程图，该制备方法包括如下步骤：
(a)选取SOI衬底；
(b)在SOI衬底上形成N型应变Ge层形成NMOS有源区；
(c)在NMOS有源区表面光刻形成NMOS栅极区图形，利用粒子束刻蚀工艺在NMOS有源区形成双梯形凹槽；
(d)在NMOS有源区表面形成NMOS栅介质材料；
(e)刻蚀NMOS有源区表面指定位置处的栅介质材料，并向NMOS有源区注入N型离子形成NMOS源漏区；
(f)在双梯形凹槽上方淀积金属以形成NMOS栅极；
(g)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变Ge倒梯形栅NMOS器件。
具体地，在步骤(b)之前，还包括：
(x1)在SOI衬底上形成SiGe外延层；
(x2)在SiGe外延层上形成本征Si层；
(x3)对SOI衬底、SiGe外延层和本征Si层采用干氧氧化工艺进行氧化，并退火处理，形成浓缩SiGe层。
相应地，步骤(b)包括：
(b1)在浓缩SiGe层上形成N型应变Ge层；
(b2)在N型应变Ge层上形成应变Si帽层。
具体地，步骤(c)包括：
(c1)在NMOS有源区表面形成第一阻挡层；
(c2)在第一阻挡层表面光刻形成NMOS栅极区图形，在NMOS栅极区图形区域利用粒子束刻蚀工艺形成第一双梯形凹槽；
(c3)去除第一阻挡层。
其中，粒子束刻蚀工艺条件为：采用氩(Ar)粒子作为粒子束，固定束流为50mA，偏置条件为400~700V。
具体地，步骤(e)包括：
(e1)在NMOS有源区表面形成第二阻挡层；
(e2)在NMOS有源区表面光刻形成NMOS源漏区图形，利用刻蚀工艺刻蚀NMOS源漏区表面的第二阻挡层及栅介质材料；
(e3)采用带胶离子注入工艺向NMOS源漏区表面注入N型离子，形成NMOS源漏区；
(e4)去除光刻胶及第二阻挡层。
具体地，步骤(f)包括：
(f1)在NMOS有源区表面形成第三阻挡层；
(f2)在双梯形凹槽上方利用刻蚀工艺刻蚀第三阻挡层以形成NMOS栅极窗口；
(f3)利用化学气相沉积工艺，在NMOS栅极窗口处淀积金属以形成NMOS栅极；
(f4)去除第三阻挡层。
本实施例中，通过上述工艺步骤制备的应变Ge倒梯形栅NMOS器件具备如下优点：
1.本发明制备的NMOS器件的梯形栅可以等效为无穷多个小台阶的堆积，根据电流集边效应，台阶处的电流密度会增大，从而降低了沟道处的电流密度，以使NMOS器件获得较高的击穿电压；
2.由于栅极结构不是平面结构，栅电容不再是传统的平板电容，增加了器件的栅控能力，增大NMOS器件在关态时的击穿电压，增加了NMOS器件的可靠性；
3.本发明利用的沟道材料为应变Ge材料，相对于传统Si材料载流子迁移率提高了数倍，从而提高了NMOS器件的电流驱动与频率特性；
4.采用多子传输的方式从而避免了对NMOS沟道进行P型掺杂，因为在应变锗(Ge)材料中P型掺杂例如硼（B）掺杂有着严重的杂质激活率低的问题，严重影响了沟道载流子迁移率。
5.由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备出应变Ge沟道NMOS器件与集成电路，可实现了国内集成电路加工能力的大幅提升。
另外，需要说明的是，本实施例中，第一、第二、第三等只是为了便于清楚描述而设置。即可以理解的是，第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不要求这些实体或操作之间存在任何实际的关系或者顺序。
实施例二
请参见图2a-图2l，图2a-图2l为本发明实施例的一种应变Ge倒梯形栅NMOS器件的制备方法示意图，在上述实施例一的基础上，以制备导电沟道为50nm的应变锗(Ge)沟道倒梯形栅高压NMOS器件为例进行详细说明，具体步骤如下：
S101、衬底选取。如图2a所示，选取掺杂为1×1016cm-3~3×1016cm-3顶层硅(Si)厚度为20~30nm，氧化层厚度为150~200nm的绝缘衬底上的硅(Silicon-On-Insulator,简称SOI)衬底片201为初始材料。
S102、外延层生长。如图2b所示，利用超高真空化学气相沉积（UltrahighvacuumCVD,简称UHVCVD）的方法，在SOI衬底上生长一层70~80nm厚的N型硅锗(SiGe)外延层202，掺杂浓度为1×1016cm-3，锗(Ge)组分为0.1。
S103、本征层生长。如图2c所示，利用UHVCVD的方法，在硅锗(SiGe)外延层上生长一层厚度为10~15nm的本征硅(Si)层203。
S104、有源区制备。具体步骤如下：
S1041、利用标准清洗工艺清洗本征硅(Si)层203表面；
S1042、在温度可控的石英管中，将本征硅(Si)层/硅锗(SiGe)/SOI堆叠结构进行干氧氧化，温度为1150~1200℃，时间为150~180分钟；
S1043、如图2d所示，在氮气(N2)气氛中进行退火，退火温度由1150℃逐渐降至900℃，时间为80~90分钟，以得到Ge组分约为40%的硅锗(SiGe)层204；进行干氧氧化，温度为800~900℃，时间为180~240分钟；
S1044、如图2e所示，在N2气氛中进行退火，退火温度为900℃，时间为50~60分钟，以得到Ge组分约为70%~80%的SiGe层205。
上述步骤S1041~S1044的好处在于能够有效降低位错，因此应变锗(Ge)沟道材料中缺陷密度低，制备的应变锗(Ge)NMOS器件性能良好。
S1045、利用CVD的方法，在SiGe外延层上生长一层厚度为10~20nm，采用磷(P)掺杂，掺杂浓度为1×1016cm-3~5×1016cm-3的应变锗(Ge)层206，这样做的好处在于，应变锗(Ge)材料相较于普通硅(Si)材料，载流子迁移率有着极大的提升。也即可以形成增强型NMOS，好处在于：采用多子传输的方式从而避免了对NMOS沟道进行P型掺杂，因为在应变锗(Ge)材料中P型掺杂例如硼（B）掺杂有着严重的杂质激活率低的问题，严重影响了沟道载流子迁移率。
利用CVD的方法，在应变锗(Ge)层上生长一层厚度为1~2nm的应变硅(Si)帽层207，以降低沟道层与栅氧化层界面缺陷。
S105、制作NMOS的双倒梯形凹槽栅极：
S1051、如图2f所示，利用利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nm氮化硅(SiN)208；
S1052、光刻NMOS栅极区，形成光刻图形（如图2f所示），也可为此形状的掩膜板。利用粒子束刻蚀技术，对栅极指定区域进行刻蚀，理想状态下所刻蚀图形应为矩形凹槽，但由于刻蚀凹槽侧墙的作用，凹槽边沿的刻蚀速率较小，所以实际情况下所刻蚀的图形应为倒梯形，且梯形的底角大小与轰击的粒子束能量相关，粒子束能量越大，则梯形的底角越接近90°，利用粒子束为氩(Ar)粒子，固定束流为50mA，偏置条件为400~700V的粒子束刻蚀方法，刻蚀时间为0.5~1.5分钟，，从而在NMOS栅极区刻蚀出两个角度为75~85°，深度为15~25nm的倒梯形凹槽209，且两凹槽相距10nm，凹槽顶部宽度为5~8nm，这样做的好处在于：1，梯形栅可以等效为无穷多个小台阶的堆积，根据电流集边效应，台阶处的电流密度会增大，从而降低了沟道处的电流密度，以使NMOS器件获得较高的击穿电压；2，由于栅极结构不是平面结构，栅电容不再是传统的平板电容，增加了器件的栅控能力，增大了NMOS器件在关态时的击穿电压，增加了NMOS器件的可靠性；
S1053、如图2g所示，去除表面氮化硅(SiN)208；
S106、制作NMOS源漏极：
S1061、如图2h所示，利用ALCVD的方法在200~250℃，在表面淀积一层厚度为5~8nm的HfO2层210；这样做的好处在于：可以提高器件的栅控能力，增强了器件的电学特性；
S1062、利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nmSiN211；
S1063、如图2i所示，利用刻蚀工艺刻蚀掉有源区表面指定位置即源漏位置处的SiN211和HfO2210；
S1064、采用离子注入工艺，对NMOS的源漏区进行磷(P)注入，形成重掺杂的源漏区212；
S1065、刻蚀掉表面多余的SiN阻挡层；在温度为570~600℃的N2的环境下，对杂质进行激活，1~2分钟；
S107、制作NMOS的栅极；
S1071、如图2j所示，利用CVD的方法在750~850℃下，在表面淀积一层20nm氮化硅(SiN)213；
S1072、如图2k所示，利用刻蚀工艺刻蚀掉指定区域的氮化硅(SiN)形成NMOS的栅极区；利用CVD的方法，淀积合金铬(Cr)/铜(Au)214，制备增强型NMOS栅极，也可以采用钴，金，镍，铂和金铬合金等其他高功函数的金属；
S1073、去除氮化硅(SiN)213；
S108、制备NMOS器件；
S1081、如图2l所示利用CVD的方法，在750~850℃，在表面淀积一层氮化硅(SiN)215；
S1082、在NMOS的栅，源和漏区上光刻引线孔；
S1083、金属化处理；
S1084、光刻引线，形成漏极金属引线，源极金属引线和栅极金属引线，最终形成构成沟道长度为20nm的应变锗(Ge)沟道倒梯形栅NMOS器件。
本发明实施例应变锗(Ge)NMOS器件的制备方法，通过在SOI衬底上采用增强型应变锗(Ge)作为NMOS器件的有源区，即通过在SOI衬底上生长一N型应变锗(Ge)层形成NMOS的有源区，并采用高功函数材料作为NMOS的栅极，实现了高性能的应变锗(Ge)NMOS器件。
实施例三
请参见图3，图3为本发明实施例的另一种应变Ge倒梯形栅NMOS器件的器件结构示意图，该倒梯形栅NMOS器件从衬底底部向上依次包括：SOI衬底、硅锗(SiGe)层、应变锗（Ge）层、硅(Si)帽层、NMOS器件栅极下方的金属氧化物形成的栅氧化层、NMOS的金属栅极，以及在分离的NMOS之间形成互连的引线和钝化层等(图中未示出)。其中，NMOS器件的栅极均为如图3所示的双倒梯形凹槽栅极，其工艺由上述实施例中的工艺方法制备形成。当然，还包括位于NMOS外围形成的隔离区，该隔离区由浅槽隔离工艺(shallowtrenchisolation,简称STI)技术实现。
综上所述，本文中应用了具体个例对本发明应变Ge倒梯形栅NMOS器件及制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (8)
1.一种应变Ge倒梯形栅NMOS器件的制备方法，其特征在于，包括步骤：
(a)选取SOI衬底；
(b)在所述SOI衬底上形成N型应变Ge层形成NMOS有源区；
(c)在所述NMOS有源区表面光刻形成NMOS栅极区图形，利用粒子束刻蚀工艺在所述NMOS有源区形成双梯形凹槽；
(d)在所述NMOS有源区表面形成NMOS栅介质材料；
(e)刻蚀所述NMOS有源区表面指定位置处的所述栅介质材料，并向所述NMOS有源区注入N型离子形成NMOS源漏区；
(f)在所述双梯形凹槽上方淀积金属以形成NMOS栅极；
(g)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变Ge倒梯形栅NMOS器件。
2.如权利要求1所述的制备方法，其特征在于，在步骤(b)之前，还包括：
(x1)在所述SOI衬底上形成SiGe外延层；
(x2)在所述SiGe外延层上形成本征Si层；
(x3)对所述SOI衬底、所述SiGe外延层和所述本征Si层采用干氧氧化工艺进行氧化，并退火处理，形成浓缩SiGe层。
3.如权利要求2所述的制备方法，其特征在于，步骤(b)包括：
(b1)在所述浓缩SiGe层上形成所述N型应变Ge层；
(b2)在所述N型应变Ge层上形成应变Si帽层。
4.如权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)在所述NMOS有源区表面形成第一阻挡层；
(c2)在所述第一阻挡层表面光刻形成所述NMOS栅极区图形，在所述NMOS栅极区图形区域利用粒子束刻蚀工艺形成所述第一双梯形凹槽；
(c3)去除所述第一阻挡层。
5.如权利要求4所述的制备方法，其特征在于，所述粒子束刻蚀工艺条件为：采用氩(Ar)粒子作为粒子束，固定束流为50mA，偏置条件为400~700V。
6.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)在所述NMOS有源区表面形成第二阻挡层；
(e2)在所述NMOS有源区表面光刻形成NMOS源漏区图形，利用刻蚀工艺刻蚀所述NMOS源漏区表面的所述第二阻挡层及所述栅介质材料；
(e3)采用带胶离子注入工艺向所述NMOS源漏区表面注入N型离子，形成所述NMOS源漏区；
(e4)去除光刻胶及所述第二阻挡层。
7.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：
(f1)在所述NMOS有源区表面形成第三阻挡层；
(f2)在所述双梯形凹槽上方利用刻蚀工艺刻蚀所述第三阻挡层以形成NMOS栅极窗口；
(f3)利用化学气相沉积工艺，在所述NMOS栅极窗口处淀积金属以形成所述NMOS栅极；
(f4)去除所述第三阻挡层。
8.一种应变Ge倒梯形栅NMOS器件，其特征在于，由如权利要求1-7中任一项所述的方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510540440.0A CN105140125A (zh) | 2015-08-28 | 2015-08-28 | 应变Ge倒梯形栅NMOS器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510540440.0A CN105140125A (zh) | 2015-08-28 | 2015-08-28 | 应变Ge倒梯形栅NMOS器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105140125A true CN105140125A (zh) | 2015-12-09 |
Family
ID=54725431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510540440.0A Pending CN105140125A (zh) | 2015-08-28 | 2015-08-28 | 应变Ge倒梯形栅NMOS器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140125A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008038346A1 (fr) * | 2006-09-27 | 2008-04-03 | Fujitsu Limited | Dispositif semiconducteur et son procédé de fabrication |
| CN101976667A (zh) * | 2010-09-06 | 2011-02-16 | 清华大学 | 一种高性能cmos器件 |
| CN102054871A (zh) * | 2010-10-27 | 2011-05-11 | 清华大学 | 一种高速半导体器件结构及其形成方法 |
| CN102903636A (zh) * | 2011-07-25 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制造方法 |
| US20140151807A1 (en) * | 2012-12-05 | 2014-06-05 | Globalfoundries Inc. | Combination finfet and planar fet semiconductor device and methods of making such a device |
-
2015
- 2015-08-28 CN CN201510540440.0A patent/CN105140125A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008038346A1 (fr) * | 2006-09-27 | 2008-04-03 | Fujitsu Limited | Dispositif semiconducteur et son procédé de fabrication |
| CN101976667A (zh) * | 2010-09-06 | 2011-02-16 | 清华大学 | 一种高性能cmos器件 |
| CN102054871A (zh) * | 2010-10-27 | 2011-05-11 | 清华大学 | 一种高速半导体器件结构及其形成方法 |
| CN102903636A (zh) * | 2011-07-25 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制造方法 |
| US20140151807A1 (en) * | 2012-12-05 | 2014-06-05 | Globalfoundries Inc. | Combination finfet and planar fet semiconductor device and methods of making such a device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105244320A (zh) | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 | |
| Zhu et al. | High threshold voltage enhancement-mode GaN p-FET with Si-rich LPCVD SiN x gate insulator for high hole mobility | |
| CN109671706A (zh) | 一种基于p型外延的jcd集成器件及其制备方法 | |
| CN106504989A (zh) | 隧穿场效应晶体管及其制造方法 | |
| CN102751198B (zh) | 半导体器件中mos晶体管的形成方法 | |
| TWI588944B (zh) | 具有漂移區的高壓無接面場效元件及其製造方法 | |
| US10714477B2 (en) | SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof | |
| CN105206584A (zh) | 异质沟道槽型栅cmos集成器件及其制备方法 | |
| CN106298878B (zh) | 一种双栅mosfet结构及其制备方法 | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN104992931A (zh) | 基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件及制备方法 | |
| CN105140125A (zh) | 应变Ge倒梯形栅NMOS器件及制备方法 | |
| CN105244373A (zh) | 应变Ge倒梯形栅PMOS器件及制备方法 | |
| CN105244319A (zh) | 应变SiGe沟道的倒梯形栅CMOS集成器件及制备方法 | |
| CN105118809A (zh) | 应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件 | |
| CN102751292B (zh) | 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法 | |
| CN102723341B (zh) | 一种混合晶面应变Si垂直沟道BiCMOS集成器件及制备方法 | |
| CN102723332B (zh) | 一种应变Si垂直回型沟道纳米CMOS集成器件及制备方法 | |
| CN105206583A (zh) | 基于SOI的应变Si沟道倒梯形栅CMOS集成器件及制备方法 | |
| CN102569087B (zh) | Mos晶体管及其制作方法 | |
| CN102916015B (zh) | 一种基于SOI SiGe HBT的应变Si BiCMOS集成器件及制备方法 | |
| CN104966716B (zh) | 异沟道cmos集成器件及其制备方法 | |
| Liao et al. | The Study of the Device Performance of the Hetero-junction Vertical Trench MOSFET | |
| CN102738174B (zh) | 一种三应变全平面SOI BiCMOS集成器件及制备方法 | |
| CN102738172B (zh) | 一种双多晶平面SOI BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151209 |