CN105118809A - 应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件 - Google Patents
应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件 Download PDFInfo
- Publication number
- CN105118809A CN105118809A CN201510540562.XA CN201510540562A CN105118809A CN 105118809 A CN105118809 A CN 105118809A CN 201510540562 A CN201510540562 A CN 201510540562A CN 105118809 A CN105118809 A CN 105118809A
- Authority
- CN
- China
- Prior art keywords
- nmos
- pmos
- grid
- area
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 11
- 150000004706 metal oxides Chemical class 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 title description 6
- 230000000295 complement effect Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 56
- 230000008569 process Effects 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000002360 preparation method Methods 0.000 claims description 27
- 238000005516 engineering process Methods 0.000 claims description 23
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 14
- 238000001312 dry etching Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 3
- 239000007943 implant Substances 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 34
- 229910052732 germanium Inorganic materials 0.000 description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 13
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000032750 Device leakage Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003708 ampul Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件，该制备方法包括:选取SOI衬底；生长SiGe层、应变Ge层及应变Si帽层；采用刻蚀工艺形成隔离沟槽；利用干法刻蚀工艺在NMOS有源区表面指定的NMOS栅极区域刻蚀形成两个倒梯形凹槽；在NMOS有源区和PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀PMOS有源区表面部分区域的氧化层，形成所述PMOS的栅介质层；采用离子注入工艺向PMOS有源区表面注入P型离子形成PMOS源漏区；在PMOS的栅介质层表面生长栅极材料形成PMOS栅极；在NMOS栅极区域生长栅极材料以形成NMOS栅极；金属化处理。本发明实施例采用各项异性的干法刻蚀刻蚀出两个倒梯型凹槽，并采用高功函数材料作为NMOS的栅极，实现了高性能的应变锗(Ge)CMOS器件。
Description
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件。
背景技术
新技术革命又称现代技术革命，也有人将它称为继蒸汽机、电力之后的第三次技术革命。以微电子技术、电子计算机、激光、光纤通信、卫星通信和遥感技术为主要内容的信息技术成为新技术革命的先导技术。新技术革命产生于本世纪40年代中期，它首先在西方发达资本主义国家兴起，逐步向其他国家与地区辐射，直至席卷全球，它是伴随着当代科学技术的形式发展起来，已扩展到了科学技术的各个领域。
半导体集成电路是电子工业的基础，人们对电子工业的巨大需求，促使了该领域的迅速发展。在过去的几十年中，电子工业的迅猛发展对社会发展及国民经济都产生了巨大的影响。目前，电子工业已成为世界上规模最大的工业，在全球市场中占据着很大的份额，产值已经超过可10000亿美元。
对半导体产业发展产生巨大影响的“摩尔定律”之处：集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。
对于互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor,简称CMOS)器件来说，当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。
为了解决上述问题，新材料、新技术和新工艺被应用，但效果并不十分理想。比如：应变硅(Si)材料虽然提升载流子迁移率，但是效果有限且工艺较复杂。因此，如何制作一种高性能的CMOS集成器件就变得极其重要。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件。
具体地，本发明实施例提出的一种应变Ge槽型栅CMOS集成器件制备方法，包括：
(a)选取SOI衬底；
(b)在所述SOI衬底上生长SiGe层、应变Ge层及应变Si帽层，以形成NMOS有源区和PMOS有源区；
(c)在所述NMOS有源区和所述PMOS有源区之间采用刻蚀工艺形成隔离沟槽；
(d)利用干法刻蚀工艺在所述NMOS有源区表面指定的NMOS栅极区域刻蚀形成两个倒梯形凹槽；
(e)在所述NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成所述PMOS的栅介质层；
(f)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区；
(g)在所述PMOS的栅介质层表面生长栅极材料形成所述PMOS栅极；
(h)在所述NMOS栅极区域生长栅极材料以形成所述NMOS栅极；以及
(i)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述应变Ge槽型栅CMOS集成器件。
此外，本发明另一实施例提出的一种应变Ge槽型栅CMOS集成器件，由上述实施例的应变Ge槽型栅CMOS集成器件制备方法制得。
本发明具有如下优点：
1.本发明制备的CMOS器件使用了相同的沟道材料，降低了集成电路的制造成本和工艺难度；
2.本发明使用增强型NMOS来实现CMOS中NMOS的功能，使用磷原子的N型掺杂。从而避免了传统SiGe材料NMOS的硼原子的P型掺杂杂质激活率低的问题；
3.本发明采用了倒梯型凹槽栅结构，保证了在NMOS器件开关比较大的前提下，同时增大了NMOS与PMOS器件沟道面积，且沟道顶部杂质掺杂较高，从而增大了驱动电流，提升了CMOS电路的电学特性与频率特性；
4.本发明利用的沟道材料为应变Ge材料，相对于传统Si材料载流子迁移率提高了数倍，从而提高了CMOS器件的电流驱动与频率特性；
5.由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备出应变SiGe沟道CMOS器件与集成电路，可实现了国内集成电路加工能力的大幅提升。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种应变Ge槽型栅CMOS集成器件制备方法流程图；
图2a-图2u为本发明实施例的一种应变Ge槽型栅CMOS集成器件制备方法示意图；以及
图3为本发明实施例的一种应变Ge槽型栅CMOS集成器件的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例的一种应变Ge槽型栅CMOS集成器件制备方法流程图，该制备方法包括如下步骤：
(a)选取SOI衬底；
(b)在所述SOI衬底上生长SiGe层、应变Ge层及应变Si帽层，以形成NMOS有源区和PMOS有源区；
(c)在所述NMOS有源区和所述PMOS有源区之间采用刻蚀工艺形成隔离沟槽；
(d)利用干法刻蚀工艺在所述NMOS有源区表面指定的NMOS栅极区域刻蚀形成两个倒梯形凹槽；
(e)在所述NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成所述PMOS的栅介质层；
(f)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区；
(g)在所述PMOS的栅介质层表面生长栅极材料形成所述PMOS栅极；
(h)在所述NMOS栅极区域生长栅极材料以形成所述NMOS栅极；以及
(i)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述应变Ge槽型栅CMOS集成器件。
具体地，步骤(c)包括：
(c1)利用光刻工艺在所述NMOS有源区和所述PMOS有源区之间形成隔离区图形；
(c2)利用刻蚀工艺，在所述隔离区图形所在位置刻蚀形成隔离槽；
(c3)利用化学气相沉积工艺，利用氧化物材料填充所述隔离槽，形成所述隔离沟槽。
具体地，步骤(d)包括：
(d1)在所述NMOS有源区和所述PMOS有源区表面形成第一阻挡层；
(d2)利用刻蚀工艺在所述NMOS栅极区域刻蚀形成两个所述倒梯形凹槽；
(d3)去除所述第一阻挡层。
具体地，步骤(d2)包括：利用离子束刻蚀工艺，偏置条件为400~700V，固定束流为50mA，对所述增强型NMOS栅极区进行刻蚀，以形成所述双倒梯形凹槽。
具体地，步骤(e)包括：
(e1)在所述NMOS有源区和所述PMOS有源区表面生长金属氧化物，作为所述NMOS和所述PMOS的栅介质材料；
(e2)在所述金属氧化物表面形成第二阻挡层；
(e3)利用干法刻蚀工艺刻蚀掉所述PMOS有源区表面指定区域的所述第二阻挡层和所述金属氧化物，在所述PMOS有源区表面保留的所述金属氧化物形成所述PMOS的栅介质层。
具体地，步骤(f)包括：
利用离子注入工艺，在所述PMOS有源区表面指定区域进行P型离子注入，形成所述PMOS源漏区。
具体地，在步骤(d)之后，还包括：
(x1)采用干法刻蚀工艺刻蚀掉所述NMOS有源区表面异于所述NMOS栅极区域的所述第二阻挡层；
(x2)在所述PMOS源漏区及在所述NMOS有源区且异于所述NMOS栅极区域处生长金属接触层；
(x3)去除表面所述第二阻挡层。
具体地，步骤(g)包括：
(g1)在所述PMOS有源区和所述NMOS有源区表面形成第三阻挡层；
(g2)利用干法刻蚀工艺刻蚀所述PMOS栅介质层表面的所述第三阻挡层；
(g3)在所述PMOS栅介质层表面生长金属形成所述PMOS栅极；
(g4)去除表面所述第三阻挡层。
具体地，步骤(h)包括：
(h1)在所述PMOS有源区和所述NMOS有源区表面形成第四阻挡层；
(h2)利用干法刻蚀工艺刻蚀所述NMOS栅极区域的所述第四阻挡层；
(h3)在所述NMOS栅极区域生长金属形成所述NMOS栅极；
(g4)去除表面所述第四阻挡层。
本发明实施例，通过在SOI衬底上采用增强型应变锗(Ge)槽型栅NMOS器件结构，形成CMOS集成器件，即通过在SOI衬底上生长一N型应变锗(Ge)层形成CMOS集成器件中NMOS器件的有源区，采用各项异性的干法刻蚀刻蚀出两个倒梯型凹槽，并采用高功函数材料作为NMOS的栅极，实现了高性能的应变锗(Ge)CMOS器件。
实施例二
请参见图2a-图2u，图2a-图2u为本发明实施例的一种应变Ge槽型栅CMOS集成器件制备方法示意图，在上述实施例一的基础上，以制备导电沟道为20nm的应变锗(Ge)沟道槽型栅CMOS集成器件为例进行详细说明，具体步骤如下：
S101、衬底选取。如图2a所示，选取掺杂为1×1016cm-3~3×1016cm-3顶层硅(Si)厚度为20~30nm，氧化层厚度为150~200nm的绝缘衬底上的硅(Silicon-On-Insulator,简称SOI)衬底片201为初始材料。
S102、外延层生长。如图2b所示，利用超高真空化学气相沉积（UltrahighvacuumCVD,简称UHVCVD）的方法，在SOI衬底上生长一层70~80nm厚的N型硅锗(SiGe)外延层202，掺杂浓度为1×1016cm-3，锗(Ge)组分为0.1。
S103、本征层生长。如图2c所示，利用UHVCVD的方法，在硅锗(SiGe)外延层上生长一层厚度为10~15nm的本征硅(Si)层203。
S104、有源区制备。具体步骤如下：
S1041、利用标准清洗工艺清洗本征硅(Si)层203表面；
S1042、在温度可控的石英管中，将本征硅(Si)层/硅锗(SiGe)/SOI堆叠结构进行干氧氧化，温度为1150~1200℃，时间为150~180分钟；
S1043、如图2d所示，在氮气(N2)气氛中进行退火，退火温度由1150℃逐渐降至900℃，时间为80~90分钟，以得到Ge组分约为40%的硅锗(SiGe)层204；进行干氧氧化，温度为800~900℃，时间为180~240分钟；
S1044、如图2e所示，在N2气氛中进行退火，退火温度为900℃，时间为50~60分钟，以得到Ge组分约为70%~80%的N型SiGe层205。
上述步骤S1041~S1044的好处在于能够有效降低位错，因此应变锗(Ge)沟道材料中缺陷密度低，制备的应变锗(Ge)CMOS器件性能良好；
S1045、如图2f所示，利用CVD的方法，在N型SiGe层205上生长一层厚度为30~40nm，本征应变锗(Ge)层206，这样做的好处在于，应变锗(Ge)材料相较于普通硅(Si)材料，载流子迁移率有着极大的提升；
S1046、利用离子注入的方法，向本征应变Ge层注入磷（P）原子，并在500~600℃下，杂质扩散1~2分钟，以使杂质分布形成峰值位置距离表面约3~5nm的高斯分布。也即可以形成增强型NMOS，好处在于：采用多子传输的方式从而避免了对NMOS沟道进行P型掺杂，因为P型掺杂例如硼（B）掺杂有着严重的杂质激活率低的问题，严重影响了沟道载流子迁移率。并且NMOS源漏此时已经成为重掺杂区，后续不需要再对NMOS源漏进行掺杂；
S1047、利用CVD的方法，在应变锗(Ge)层206上生长一层厚度为1~2nm的应变硅(Si)帽层207，其掺杂浓度为1×1018~5×1018cm-3，以降低沟道层与栅氧化层界面缺陷。
S105、隔离区的制备：
S1051、如图2g所示，光刻浅槽隔离区，利用干法刻蚀工艺，在源漏隔离区刻蚀出深度为50~70nm的浅槽208；
S1052、如图2h所示，利用CVD的方法，在750~850℃下，在表面淀积50~70nm的二氧化硅（SiO2）209，将浅槽内填满；
S1053、如图2i所示，利用CVD的方法在表面淀积20~30nm的氮化硅(SiN)210；
S1054、如图2j所示，利用CMP方法，将表面20~30nm以上的二氧化硅（SiO2）与氮化硅(SiN)除去；
S1055、如图2k所示，利用各向异性的干法刻蚀刻蚀掉表面多余的氧化层，形成浅槽隔离；
S106、制作NMOS的双倒梯形凹槽栅极：
S1061、如图2l所示，利用利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nm氮化硅(SiN)211；
S1062、光刻NMOS栅极区，利用离子束刻蚀技术，对栅极指定区域进行刻蚀，理想状态下所刻蚀图形应为矩形凹槽，但由于刻蚀凹槽侧墙的作用，凹槽边沿的刻蚀速率较小，所以实际情况下所刻蚀的图形应为倒梯形，且梯形的底角大小与轰击的离子束能量相关，离子束能量越大，则梯形的底角越接近90°，利用离子束为氩(Ar)粒子，固定束流为50mA，偏置条件为400~700V的粒子束刻蚀方法，刻蚀时间为0.5~1.5分钟，从而在NMOS栅极区刻蚀出两个角度为75~85°，深度为15~25nm的倒梯形凹槽212，且两凹槽相距10nm，凹槽顶部宽度为5~8nm；这样做的好处在于：在保证了NMOS器件开关比较大的前提下，同时增大了NMOS与PMOS器件沟道面积，且沟道顶部杂质掺杂较高，从而增大了驱动电流，提升了CMOS电路的电学特性与频率特性；
S107、制作PMOS与NMOS的源漏极：
S1071、刻蚀掉表面多余的氮化硅(SiN)阻挡层211；
S1072、如图2m所示，利用ALCVD的方法在200~250℃，在表面淀积一层厚度为5~8nm的氧化铝(Al2O3)层213；这样做的好处在于：可以提高了器件的栅控能力，增强了器件的电学特性；
S1073、如图2m所示，利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nm氮化硅(SiN)214；
S1074、利用刻蚀工艺刻蚀掉PMOS的有源区表面指定位置即源漏位置处的氮化硅(SiN)214和氧化铝(Al2O3)213；
S1075、如图2n所示，采用离子注入工艺，对PMOS的源漏区进行硼(B)注入，形成重掺杂的源漏区215；
S1076、刻蚀掉表面多余的氮化硅(SiN)阻挡层214；
S108、制作PMOS和NMOS的栅极：
S1081、如图2o所示，利用CVD的方法在750~850℃下，在表面淀积一层20nm氮化硅(SiN)216；
S1082、如图2p所示，利用刻蚀工艺刻蚀掉指定区域的氮化硅(SiN)216形成PMOS与NMOS的源漏区窗口；
S1083、如图2q所示，利用CVD的方法，在400℃淀积厚度为4~6nm的金属Ni层217；在225~300℃下进行欧姆退火25~40秒；刻蚀掉表面多余的氮化硅(SiN)阻挡层；利用CVD的方法，在750~850℃，在表面淀积一层20nm氮化硅(SiN)218；
S1084、如图2r所示，利用刻蚀工艺，刻蚀掉部分氮化硅(SiN)218形成PMOS的栅极区，并利用CVD的方法，淀积金属铝(Al)219，制备PMOS的栅极；
S1085、如图2s所示，利用刻蚀工艺，刻蚀掉表面多余的氮化硅(SiN)阻挡层，并利用CVD的方法，在750~850℃，在表面淀积一层20nm氮化硅(SiN)220；
S1086、如图2t所示，利用刻蚀工艺刻蚀掉指定区域的氮化硅(SiN)形成NMOS的栅极区；利用CVD的方法，淀积合金铬(Cr)/铜(Au)221，制备增强型NMOS栅极，也可以采用钴，金，镍，铂和金铬合金等其他高功函数的金属；
S109、制备CMOS集成器件；
S1091、如图2u所示，利用刻蚀工艺，刻蚀掉表面多余的氮化硅(SiN)阻挡层，利用CVD的方法，在750~850℃，在表面淀积一层氮化硅(SiN)222；
S1092、在PMOS和NMOS的栅，源和漏区上光刻引线孔；
S1093、金属化处理；
S1094、光刻引线，形成漏极金属引线，源极金属引线和栅极金属引线，最终形成构成沟道长度为20nm的应变锗(Ge)沟道CMOS集成器件。
实施例三
请参见图3，图3为本发明实施例的一种应变Ge槽型栅CMOS集成器件的器件结构示意图，该应变锗(Ge)槽型栅CMOS集成器件应变GeCMOS器件从衬底底部向上依次包括：SOI衬底、硅锗(SiGe)层、应变锗(Ge)层、应变硅(Si)帽层、在NMOS器件和PMOS器件源漏区上方的金属接触层和在NMOS器件和PMOS器件栅极下方的金属氧化物形成的栅氧化层、NMOS和PMOS的金属栅极，以及在分离的NMOS和PMOS之间形成互连的引线和钝化层等（图中未示出）。其中，NMOS器件的栅极为如图3所示的双倒梯形凹槽栅极，其工艺由上述实施例中的工艺方法制备形成。当然，还包括位于NMOS和PMOS之间的隔离区，该隔离区由浅槽隔离工艺(shallowtrenchisolation,简称STI)技术实现。
综上所述，本文中应用了具体个例对本发明应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种应变Ge槽型栅CMOS集成器件制备方法，其特征在于，包括步骤：
(a)选取SOI衬底；
(b)在所述SOI衬底上生长SiGe层、应变Ge层及应变Si帽层，以形成NMOS有源区和PMOS有源区；
(c)在所述NMOS有源区和所述PMOS有源区之间采用刻蚀工艺形成隔离沟槽；
(d)利用干法刻蚀工艺在所述NMOS有源区表面指定的NMOS栅极区域刻蚀形成两个倒梯形凹槽；
(e)在所述NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成所述PMOS的栅介质层；
(f)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区；
(g)在所述PMOS的栅介质层表面生长栅极材料形成所述PMOS栅极；
(h)在所述NMOS栅极区域生长栅极材料以形成所述NMOS栅极；以及
(i)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述应变Ge槽型栅CMOS集成器件。
2.如权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)利用光刻工艺在所述NMOS有源区和所述PMOS有源区之间形成隔离区图形；
(c2)利用刻蚀工艺，在所述隔离区图形所在位置刻蚀形成隔离槽；
(c3)利用化学气相沉积工艺，利用氧化物材料填充所述隔离槽，形成所述隔离沟槽。
3.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)在所述NMOS有源区和所述PMOS有源区表面形成第一阻挡层；
(d2)利用刻蚀工艺在所述NMOS栅极区域刻蚀形成两个所述倒梯形凹槽；
(d3)去除所述第一阻挡层。
4.如权利要求3所述的制备方法，其特征在于，步骤(d2)包括：
利用离子束刻蚀工艺，偏置条件为400~700V，固定束流为50mA，对所述增强型NMOS栅极区域进行刻蚀，以形成所述双倒梯形凹槽。
5.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)在所述NMOS有源区和所述PMOS有源区表面生长金属氧化物，作为所述NMOS和所述PMOS的栅介质材料；
(e2)在所述金属氧化物表面形成第二阻挡层；
(e3)利用干法刻蚀工艺刻蚀掉所述PMOS有源区表面指定区域的所述第二阻挡层和所述金属氧化物，在所述PMOS有源区表面保留的所述金属氧化物形成所述PMOS的栅介质层。
6.如权利要求5所述的制备方法，其特征在于，步骤(f)包括：
利用离子注入工艺，在所述PMOS有源区表面指定区域进行P型离子注入，形成所述PMOS源漏区。
7.如权利要求5所述的制备方法，其特征在于，在步骤(f)之后，还包括：
(x1)采用干法刻蚀工艺刻蚀掉所述NMOS有源区表面异于所述NMOS栅极区域的所述第二阻挡层；
(x2)在所述PMOS源漏区及在所述NMOS有源区且异于所述NMOS栅极区域处生长金属接触层；
(x3)去除表面所述第二阻挡层。
8.如权利要求1所述的制备方法，其特征在于，步骤(g)包括：
(g1)在所述PMOS有源区和所述NMOS有源区表面形成第三阻挡层；
(g2)利用干法刻蚀工艺刻蚀所述PMOS栅介质层表面的所述第三阻挡层；
(g3)在所述PMOS栅介质层表面生长金属形成所述PMOS栅极；
(g4)去除表面所述第三阻挡层。
9.如权利要求1所述的制备方法，其特征在于，步骤(h)包括：
(h1)在所述PMOS有源区和所述NMOS有源区表面形成第四阻挡层；
(h2)利用干法刻蚀工艺刻蚀所述NMOS栅极区域的所述第四阻挡层；
(h3)在所述NMOS栅极区域生长金属形成所述NMOS栅极；
(g4)去除表面所述第四阻挡层。
10.一种应变Ge槽型栅CMOS集成器件，其特征在于，由如权利要求1-9中任一项所述的方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510540562.XA CN105118809A (zh) | 2015-08-28 | 2015-08-28 | 应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510540562.XA CN105118809A (zh) | 2015-08-28 | 2015-08-28 | 应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105118809A true CN105118809A (zh) | 2015-12-02 |
Family
ID=54666762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510540562.XA Pending CN105118809A (zh) | 2015-08-28 | 2015-08-28 | 应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105118809A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349738A (zh) * | 2020-10-27 | 2021-02-09 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法、图像传感器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020008289A1 (en) * | 2000-07-24 | 2002-01-24 | Junichi Murota | Mosfet with strained channel layer |
| CN1343374A (zh) * | 1999-03-12 | 2002-04-03 | 国际商业机器公司 | 场效应器件的高速锗沟道异质结构 |
| CN1534744A (zh) * | 2003-03-27 | 2004-10-06 | 台湾积体电路制造股份有限公司 | 具有应变硅锗层磊晶的场效应晶体管结构及其制造方法 |
| US20090095981A1 (en) * | 2007-10-16 | 2009-04-16 | Samsung Electronics Co., Ltd. | Complementary metal oxide semiconductor device and method of manufacturing the same |
| CN101976667A (zh) * | 2010-09-06 | 2011-02-16 | 清华大学 | 一种高性能cmos器件 |
| US20140151807A1 (en) * | 2012-12-05 | 2014-06-05 | Globalfoundries Inc. | Combination finfet and planar fet semiconductor device and methods of making such a device |
-
2015
- 2015-08-28 CN CN201510540562.XA patent/CN105118809A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1343374A (zh) * | 1999-03-12 | 2002-04-03 | 国际商业机器公司 | 场效应器件的高速锗沟道异质结构 |
| US20020008289A1 (en) * | 2000-07-24 | 2002-01-24 | Junichi Murota | Mosfet with strained channel layer |
| CN1534744A (zh) * | 2003-03-27 | 2004-10-06 | 台湾积体电路制造股份有限公司 | 具有应变硅锗层磊晶的场效应晶体管结构及其制造方法 |
| US20090095981A1 (en) * | 2007-10-16 | 2009-04-16 | Samsung Electronics Co., Ltd. | Complementary metal oxide semiconductor device and method of manufacturing the same |
| CN101976667A (zh) * | 2010-09-06 | 2011-02-16 | 清华大学 | 一种高性能cmos器件 |
| US20140151807A1 (en) * | 2012-12-05 | 2014-06-05 | Globalfoundries Inc. | Combination finfet and planar fet semiconductor device and methods of making such a device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349738A (zh) * | 2020-10-27 | 2021-02-09 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法、图像传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105244320A (zh) | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 | |
| CN103762236B (zh) | 集成电路组件及其制造方法 | |
| US20110059588A1 (en) | Mos transistor for reducing short-channel effects and its production | |
| US9018739B2 (en) | Semiconductor device and method of fabricating the same | |
| US9373697B2 (en) | Spacer replacement for replacement metal gate semiconductor devices | |
| US20210143068A1 (en) | Semiconductor device and method for forming gate structure thereof | |
| CN103632973A (zh) | 半导体器件及其制造方法 | |
| US20160247726A1 (en) | Method for fabricating a quasi-soi source-drain multi-gate device | |
| US20100200897A1 (en) | Transistor and method of manufacturing the same | |
| US8202782B2 (en) | Method of manufacturing transistor | |
| CN103377947B (zh) | 一种半导体结构及其制造方法 | |
| US7993989B2 (en) | Vertical spacer forming and related transistor | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| CN106504989B (zh) | 隧穿场效应晶体管及其制造方法 | |
| US20160086952A1 (en) | Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device | |
| CN106328501B (zh) | 半导体器件的制造方法 | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| US20190267378A1 (en) | SiGe P-CHANNEL TRI-GATE TRANSISTOR BASED ON BULK SILICON AND FABRICATION METHOD THEREOF | |
| CN105118809A (zh) | 应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件 | |
| US9666717B2 (en) | Split well zero threshold voltage field effect transistor for integrated circuits | |
| CN104992931A (zh) | 基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件及制备方法 | |
| CN105206584A (zh) | 异质沟道槽型栅cmos集成器件及其制备方法 | |
| CN109671673A (zh) | 半导体结构及其形成方法 | |
| CN104966716B (zh) | 异沟道cmos集成器件及其制备方法 | |
| CN104992930A (zh) | 应变Ge CMOS集成器件的制备方法及其CMOS集成器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151202 |