CN107863390A - Ge材料NMOS器件 - Google Patents

Ge材料NMOS器件 Download PDF

Info

Publication number
CN107863390A
CN107863390A CN201711244549.5A CN201711244549A CN107863390A CN 107863390 A CN107863390 A CN 107863390A CN 201711244549 A CN201711244549 A CN 201711244549A CN 107863390 A CN107863390 A CN 107863390A
Authority
CN
China
Prior art keywords
nmos device
materials
thickness
substrates
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711244549.5A
Other languages
English (en)
Inventor
尹晓雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Cresun Innovation Technology Co Ltd
Original Assignee
Xian Cresun Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Cresun Innovation Technology Co Ltd filed Critical Xian Cresun Innovation Technology Co Ltd
Priority to CN201711244549.5A priority Critical patent/CN107863390A/zh
Publication of CN107863390A publication Critical patent/CN107863390A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种Ge材料NMOS器件,包括:Si1‑xGex/Si虚衬底(101);P型应变Ge沟道层(102),设置于所述Si1‑xGex/Si虚衬底(101)表面上;栅极区(103),设置于所述P型应变Ge沟道层(102)表面上;源区(104)和漏区(105),设置于所述栅极区(103)两侧的所述P型应变Ge沟道层(102)内;介质层(106),设置于所述栅极区(103)、所述源区(104)和所述漏区(105)表面上;接触电极(107),设置于所述源区(104)和所述漏区(105)表面上;本发明提供的NMOS器件基于高质量的Si1‑xGex/Si虚衬底和P型应变Ge沟道层,相对于传统Ge材料NMOS器件,其载流子迁移率有了很大提升,在减小NMOS器件尺寸的同时提高了NMOS器件的电流驱动与频率特性。

Description

Ge材料NMOS器件
技术领域
本发明属于半导体集成电路技术领域,特别涉及一种Ge材料NMOS器件。
背景技术
自1958年Jack Kilby制作了第一块集成电路后,集成电路产业便遵循着摩尔定律迅猛发展。摩尔定律自上世纪六十年代被第一次提出,就一直影响着半导体行业,指导着集成电路的发展。随着工艺技术的不断进步,器件的特征尺寸沿着摩尔定律逐渐缩小,但是当器件尺寸缩小到纳米级别是,传统的缩小器件尺寸的方法变得越来越困难,如何在后摩尔时代使得摩尔定律仍然发挥作用是半导体领域研究的一个重点。
沟道内载流子的迁移率与晶体管的驱动电流相关,随着集成电路速度的增加,必须提高其驱动电流,而提高驱动电流的关键就是将其沟道载流子的迁移率提高,即载流子迁移率的提高能促进半导体刚也快速有效地发展。在实际生产中,伴随着不断缩小的MOS器件特征尺寸,对生产规模也有了更高的要求;同时制造工艺的复杂度也在不断地增加,要想再继续提高沟道内载流子的迁移率,必须通过改进器件的工艺、结构或者利用新材料。
由于Ge的电子迁移率是Si的2.5倍,而应变技术能够更加提升其迁移率的大小,所以应变Ge备受研究者们关注。应变锗技术能够显著提高载流子的迁移率和器件驱动电流,并与当前微电子的主流互补金属氧化物半导体(CMOS)器件工艺兼容。因此应变Ge作为沟道可使电子迁移率大大提高,NMOS工作速度有效提升,并且由应变Ge制备NMOS器件界面特性好,从而成为半导体器件的一个重要研究方向。应变Ge一般是在Si衬底上异质外延生长Si1-xGex薄膜组成的虚衬底上制备的。然而Si1-xGex晶体与衬底之间的晶格失配率随着Ge组分的增加而增加,晶格失配将会使Si1-xGex/Si虚衬底表面粗糙,从而影响应变Ge材料的晶体质量。
因此,制备能有效降低Si1-xGex外延层位错密度,提高外延层的晶体质量的NMOS器件变的越来越重要。
发明内容
为了提高NMOS器件的性能,本发明提供了一种Ge材料NMOS器件;本发明要解决的技术问题通过以下技术方案实现:
本发明的实施例提供了一种Ge材料NMOS器件,包括:。
Si1-xGex/Si虚衬底101;
P型应变Ge沟道层102,设置于所述Si1-xGex/Si虚衬底101表面上;
栅极区103,设置于所述P型应变Ge沟道层102表面上;
源区104和漏区105,设置于所述栅极区103两侧的所述P型应变Ge沟道层102内;
介质层106,设置于所述栅极区103、所述源区104和所述漏区105表面上;
接触电极107,设置于所述源区104和所述漏区105表面上。
在本发明的一个实施例中,所述Si1-xGex/Si虚衬底101包括Si衬底1011和设置于所述Si衬底1011上的Si1-xGex外延层1012,所述Si衬底1011和所述Si1-xGex外延层1012经过激光再晶化工艺处理后形成所述Si1-xGex/Si虚衬底101。
在本发明的一个实施例中,所述激光再晶化工艺为通过激光扫描热处理,将所述Si衬底1011上的所述Si1-xGex外延层1012熔化再结晶,其中,激光功率密度为2.85kW/cm2,激光波长为795nm,激光光斑尺寸10mm×1mm,激光移动速度为20mm/s。
在本发明的一个实施例中,所述Si衬底1011为厚度为2μm的单晶Si。
在本发明的一个实施例中,所述Si1-xGex外延层1012的厚度为450~500nm。
在本发明的一个实施例中,所述P型应变Ge沟道层102的厚度为800~900nm。
在本发明的一个实施例中,所述栅极区103包括HfO2层1031和TaN层1032。
在本发明的一个实施例中,所述HfO2层1031的厚度为3nm,所述TaN层1032的厚度为110nm。
在本发明的一个实施例中,所述接触电极107的材料为金属W,厚度高于所述介质层108表面10~20nm。
在本发明的一个实施例中,所述NMOS器件还包括厚度为20~30nm的钝化层108。
与现有技术相比,本发明提供的NMOS器件基于高质量的Si1-xGex/Si虚衬底和P型应变Ge沟道层,相对于传统Ge材料NMOS器件,其载流子迁移率有了很大提升,在减小NMOS器件尺寸的同时提高了NMOS器件的电流驱动与频率特性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
图1为本发明实施例提供的一种Ge材料NMOS器件的结构示意图;
图2a-图2q为本发明实施例提供的一种Ge材料NMOS器件的制备工艺示意图;
图3为本发明实施例提供的一种激光再晶工艺方法示意图;
图4为本发明实施例提供的一种激光再晶工艺装置示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种Ge材料NMOS器件的结构示意图,包括:
Si1-xGex/Si虚衬底101;
P型应变Ge沟道层102,设置于所述Si1-xGex/Si虚衬底101表面上;
栅极区103,设置于所述P型应变Ge沟道层102表面上;
源区104和漏区105,设置于所述栅极区103两侧的所述P型应变Ge沟道层102内;
介质层106,设置于所述栅极区103、所述源区104和所述漏区105表面上;
接触电极107,设置于所述源区104和所述漏区105表面上。
具体地,所述Si1-xGex/Si虚衬底101包括Si衬底1011和设置于所述Si衬底1011上的Si1-xGex外延层1012,所述Si衬底1011和所述Si1-xGex外延层1012经过激光再晶化工艺处理后形成所述Si1-xGex/Si虚衬底101。
其中,所述激光再晶化工艺为通过激光扫描热处理,将所述Si衬底1011上的所述Si1-xGex外延层1012熔化再结晶,其中,激光功率密度为2.85kW/cm2,激光波长为795nm,激光光斑尺寸10mm×1mm,激光移动速度为20mm/s。
优选地,所述Si衬底1011为厚度为2μm的单晶Si;所述Si1-xGex外延层1012的厚度为450~500nm;所述P型应变Ge沟道层102的厚度为800~900nm。
优选地,所述Si1-xGex外延层1012中x取值范围为0.7~0.9。
具体地,所述栅极区103包括HfO2层1031和TaN层1032。
其中,所述HfO2层1031的厚度为3nm,所述TaN层1032的厚度为110nm。
具体地,所述接触电极107的材料为金属W,厚度高于所述介质层108表面10~20nm。
进一步地,所述NMOS器件还包括厚度为20~30nm的钝化层108。
本实施例提供的NMOS器件通过基于激光再晶化工艺制备高Ge组分的Si1-xGex材料,进而在其上制备的P型应变Ge沟道层相对于传统Ge材料载流子迁移率有了很大提升,在减小NMOS器件尺寸的同时提高了NMOS器件的电流驱动与频率特性。
实施例二
请参照图2a-图2q,图2a-图2q为本发明实施例提供的一种Ge材料NMOS器件的制备工艺示意图,包括如下步骤:
S101、如图2a,选取厚度为2μm单晶Si衬底001;
S102、使用RCA方法清洗Si衬底,然后再用10%的氢氟酸清洗,去除Si衬底表面氧化层;
S103、如图2b,在400℃~500℃温度下,利用磁控溅射的方法,将纯度为99.999%的本征Si1-xGex靶材料溅射生长在Si衬底上,形成高Ge组分Si1-xGex外延层002,Si1-xGex外延层002的厚度为450~500nm;其中,Si1-xGex外延层002中x取值范围为0.89;所述磁控溅射方法的工艺压力为1.5×10-3mb,生长速率为5nm/min。
S104、如图2c,利用CVD工艺,在Si1-xGex外延层002表面上生长第一SiO2保护层003,第一SiO2保护层003的厚度为130nm~160nm;
S105、激光再晶化Si1-xGex外延层002;其中,在激光再晶化工艺处理前,需要先将第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的整个衬底材料加热至600℃~650℃,然后连续激光扫描第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的整个衬底材料,其中,激光波长为795nm,激光功率密度为2.85kW/cm2,激光光斑尺寸10mm×1mm,激光移动速度为20mm/s;
激光再晶化Si1-xGex外延层002需要精确控制激光物理参量如激光功率,扫描速度等,以及第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的初始温度和外延层厚度。对于激光功率的设置,需要激光能量可使Si1-xGex外延层002的温度至少达到熔点,并尽可能高却不至于超过烧蚀点。这样的热处理过程,可以显著提高Si1-xGex外延层002的晶体质量。第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的初始温度也是需要重点考虑的工艺参量,在激光再晶化前预热第一SiO2保护层003、Si1-xGex外延层002和Si衬底001可以显著降低激光再晶化所需的阈值激光功率。同时,Si衬底001与Si1-xGex外延层002存在热失配,体系预热还可以有效防止因激光扫描时温度瞬时大幅升高引起的材料开裂现象;
S106、激光扫描后自然冷却第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的整个衬底材料。连续激光扫描使得Si1-xGex外延层002发生熔化以及冷却后再结晶的过程,使得外延层位错密度大大降低;
S107、如图2d,利用干法刻蚀工艺刻蚀所述第一SiO2保护层003,得到晶化后的Si1-xGex外延层002与Si衬底001形成的Si1-xGex/Si虚衬底材料;
具体地,请参见图3,图3为本发明实施例提供的一种激光再晶工艺方法示意图,通过高能激光照射Si衬底上的高Ge组分Si1-xGex外延层表面,使其快速熔化再结晶;激光再晶化工艺处理过程中,外延层发生固相-液相-固相的两次相变,通过横向释放高Ge组分Si1- xGex与Si之间的失配位错,可极大提升高Ge组分Si1-xGex/Si虚衬底的晶体质量,进而制备出高载流子迁移率、高性能的NMOS器件。
优选地,本发明采用LIMO 795nm连续激光器,请参见图4,图4为本发明实施例提供的一种激光再晶工艺装置示意图。激光通过全反射棱镜照向样品台,并通过凸透镜聚焦到样品上,从而防止了在受热过程中薄膜熔化后的液体受重力影响而流动对结晶产生的影响。激光晶化时,步进电机带动样品台移动,每移动到一个位置进行一次激光照射,使该位置成为具有高能量的小方块,而后停止激光照射,样品台移动到下一位置时再继续激光照射。如此循环使得激光依次照射到整个薄膜表面,至此完成连续激光再晶化过程。
S108、如图2e,在350℃温度下,利用减压CVD工艺,在Si1-xGex/Si虚衬底表面生长厚度为800~900nm的P型应变Ge沟道层004;
S109、如图2f,在250~300℃温度下,利用原子层淀积工艺,在所述Ge沟道层004表面淀积厚度为3nm HfO2材料005;其中,利用原子层淀积工艺反应前体为[(CH3)(C2H5)N]4Hf,氧化剂为H2O;
S110、如图2g,利用反应溅射系统淀积厚度为110nm的TaN材料006;
S111、如图2h,利用刻蚀工艺,选择性刻蚀掉指定区域的所述HfO2材料和所述TaN材料形成NMOS的栅极;
S112、如图2i,在整个器件表面均匀涂抹光刻胶007;
S113、如图2j,进行源漏区域曝光,保留栅极区域的光刻胶007;源区和漏区的光刻胶被刻蚀掉
S116、如图2k,利用自对准工艺,对整个衬底表面进行P离子注入,在250~300℃温度下,在氮气环境下快速退火30s,形成NMOS源区和漏区008。
S117、如图2l,去除栅极光刻胶。
S118、如图2m,淀积介质层。利用CVD工艺,淀积厚度为20~30nm的BPSG介质层009,BPSG介质层011能俘获移动离子,以防止它们扩散到栅极区而损害器件性能;
S119、如图2n,刻蚀接触孔。用硝酸和氢氟酸刻蚀BPSG形成源区和漏区接触孔;
S120、如图2o,利用电子束蒸发工艺,在整个衬底表面生长接触电极010;接触电极材料为金属W,其中,金属W填满源区和漏区接触孔后露出部分厚度为10~20nm;
S121、如图2p,利用刻蚀工艺刻,选择性蚀掉指定区域的W材料,形成源区和漏区电极;
S122、如图2q,利用CVD工艺,在整个衬底表面淀积厚度为20~30nm的SiN钝化层011,以完成基于压应变Ge材料NMOS器件的制备。
本实施例通过基于激光再晶化工艺制备高Ge组分的Si1-xGex/Si虚衬底,进而在其上制备的P型应变Ge沟道层相对于传统Ge材料载流子迁移率有了很大提升,在减小NMOS器件尺寸的同时提高了NMOS器件的电流驱动与频率特性,本实施例提供的NMOS器件的工艺方法与现有Si集成电路工艺兼容,在工艺制造、降低成本方面具有十分明显的优势。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种Ge材料NMOS器件,其特征在于,包括:
Si1-xGex/Si虚衬底(101);
P型应变Ge沟道层(102),设置于所述Si1-xGex/Si虚衬底(101)表面上;
栅极区(103),设置于所述P型应变Ge沟道层(102)表面上;
源区(104)和漏区(105),设置于所述栅极区(103)两侧的所述P型应变Ge沟道层(102)内;
介质层(106),设置于所述栅极区(103)、所述源区(104)和所述漏区(105)表面上;
接触电极(107),设置于所述源区(104)和所述漏区(105)表面上。
2.根据权利要求1所述的Ge材料NMOS器件,其特征在于,所述Si1-xGex/Si虚衬底(101)包括Si衬底(1011)和设置于所述Si衬底(1011)上的Si1-xGex外延层(1012),所述Si衬底(1011)和所述Si1-xGex外延层(1012)经过激光再晶化工艺处理后形成所述Si1-xGex/Si虚衬底(101)。
3.根据权利要求2所述的Ge材料NMOS器件,其特征在于,所述激光再晶化工艺为通过激光扫描热处理,将所述Si衬底(1011)上的所述Si1-xGex外延层(1012)熔化再结晶,其中,激光功率密度为2.85kW/cm2,激光波长为795nm,激光光斑尺寸10mm×1mm,激光移动速度为20mm/s。
4.根据权利要求2所述的Ge材料NMOS器件,其特征在于,所述Si衬底(1011)为厚度为2μm的单晶Si。
5.根据权利要求2所述的Ge材料NMOS器件,其特征在于,所述Si1-xGex外延层(1012)的厚度为450~500nm。
6.根据权利要求1所述的Ge材料NMOS器件,其特征在于,所述P型应变Ge沟道层(102)的厚度为800~900nm。
7.根据权利要求1所述的Ge材料NMOS器件,其特征在于,所述栅极区(103)包括HfO2层(1031)和TaN层(1032)。
8.根据权利要求7所述的Ge材料NMOS器件,其特征在于,所述HfO2层(1031)的厚度为3nm,所述TaN层(1032)的厚度为110nm。
9.根据权利要求1所述的Ge材料NMOS器件,其特征在于,所述接触电极(107)的材料为金属W,厚度高于所述介质层(108)表面10~20nm。
10.根据权利要求1所述的Ge材料NMOS器件,其特征在于,所述NMOS器件还包括厚度为20~30nm的钝化层(108)。
CN201711244549.5A 2017-11-30 2017-11-30 Ge材料NMOS器件 Pending CN107863390A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711244549.5A CN107863390A (zh) 2017-11-30 2017-11-30 Ge材料NMOS器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711244549.5A CN107863390A (zh) 2017-11-30 2017-11-30 Ge材料NMOS器件

Publications (1)

Publication Number Publication Date
CN107863390A true CN107863390A (zh) 2018-03-30

Family

ID=61704399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711244549.5A Pending CN107863390A (zh) 2017-11-30 2017-11-30 Ge材料NMOS器件

Country Status (1)

Country Link
CN (1) CN107863390A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770391A (zh) * 2004-11-01 2006-05-10 国际商业机器公司 半导体结构及其制造方法
CN102201335A (zh) * 2011-06-01 2011-09-28 电子科技大学 一种应力稳定的mos晶体管的栅的制造方法
CN102738179A (zh) * 2012-07-16 2012-10-17 西安电子科技大学 一种SOI应变SiGe CMOS集成器件及制备方法
CN105244320A (zh) * 2015-08-28 2016-01-13 西安电子科技大学 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法
CN105895532A (zh) * 2016-06-14 2016-08-24 西安电子科技大学 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法
CN107221582A (zh) * 2017-05-17 2017-09-29 厦门科锐捷半导体科技有限公司 一种发光二极管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770391A (zh) * 2004-11-01 2006-05-10 国际商业机器公司 半导体结构及其制造方法
CN102201335A (zh) * 2011-06-01 2011-09-28 电子科技大学 一种应力稳定的mos晶体管的栅的制造方法
CN102738179A (zh) * 2012-07-16 2012-10-17 西安电子科技大学 一种SOI应变SiGe CMOS集成器件及制备方法
CN105244320A (zh) * 2015-08-28 2016-01-13 西安电子科技大学 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法
CN105895532A (zh) * 2016-06-14 2016-08-24 西安电子科技大学 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法
CN107221582A (zh) * 2017-05-17 2017-09-29 厦门科锐捷半导体科技有限公司 一种发光二极管及其制备方法

Similar Documents

Publication Publication Date Title
US8679882B2 (en) Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus
JP5547212B2 (ja) 半導体装置の製造方法
KR102020432B1 (ko) 다이아몬드-반도체 복합체 기판의 제조 방법
CN1182570C (zh) 场效应晶体管的制造方法
US20140054658A1 (en) Semiconductor device and method for manufacturing the same
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
CN107919288A (zh) 基于压应变Ge材料NMOS器件及其制备方法
CN107046086A (zh) 发光二极管
CN107863390A (zh) Ge材料NMOS器件
CN208608185U (zh) 一种Ge材料NMOS器件
JP2004134577A (ja) 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器
US20040248422A1 (en) Fabrication method of polycrystalline silicon TFT
US8003423B2 (en) Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization
CN107845686A (zh) 基于SiGe的PMOS器件
CN208256679U (zh) 一种基于SiGe的PMOS器件
CN107978529A (zh) 基于SiGe的PMOS器件及其制备方法
TW200521274A (en) Method of forming poly-silicon crystallization
CN208208758U (zh) 一种SiGe材料CMOS器件
CN107994017A (zh) SiGe材料CMOS器件
US11881406B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
CN107946181A (zh) SiGe材料CMOS器件及其制备方法
CN107785234A (zh) 基于Si衬底的应变Ge1‑xSnx薄膜材料及其制备方法
CN107863389A (zh) Nmos器件及计算机
CN208127207U (zh) 一种Ge材料CMOS器件
CN107785461B (zh) 一种激光辅助再晶化Ge/Si虚衬底上直接带隙Ge及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180330