CN107919288A - 基于压应变Ge材料NMOS器件及其制备方法 - Google Patents
基于压应变Ge材料NMOS器件及其制备方法 Download PDFInfo
- Publication number
- CN107919288A CN107919288A CN201711243384.XA CN201711243384A CN107919288A CN 107919288 A CN107919288 A CN 107919288A CN 201711243384 A CN201711243384 A CN 201711243384A CN 107919288 A CN107919288 A CN 107919288A
- Authority
- CN
- China
- Prior art keywords
- nmos
- preparation
- layer
- laser
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 53
- 229910006990 Si1-xGex Inorganic materials 0.000 claims abstract description 40
- 229910007020 Si1−xGex Inorganic materials 0.000 claims abstract description 40
- 238000002425 crystallisation Methods 0.000 claims abstract description 21
- 230000008025 crystallization Effects 0.000 claims abstract description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 93
- 239000011241 protective layer Substances 0.000 claims description 18
- 229910052681 coesite Inorganic materials 0.000 claims description 12
- 229910052906 cristobalite Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052682 stishovite Inorganic materials 0.000 claims description 12
- 229910052905 tridymite Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 241000931526 Acer campestre Species 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 238000005546 reactive sputtering Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000037230 mobility Effects 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000005499 laser crystallization Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000013049 sediment Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种基于压应变Ge材料NMOS器件及其制备方法，该制备方法包括：(a)选取单晶Si衬底；(b)在所述Si衬底表面制备Si1‑xGex晶化层；(c)在所述Si1‑xGex晶化层表面生长P型应变Ge沟道层；(d)在所述Ge沟道层表面制备NMOS的栅极；(e)在所述Ge沟道层进行离子注入以制备NMOS源区和漏区；(f)制备NMOS电极以完成所述NMOS器件的制备；本发明通过基于激光再晶化工艺制备高Ge组分的Si1‑xGex材料，进而在其上制备的P型应变Ge沟道层相对于传统Ge材料载流子迁移率有了很大提升，在减小NMOS器件尺寸的同时提高了NMOS器件的电流驱动与频率特性。
Description
技术领域
本发明属半导体器件技术领域，特别涉及一种基于压应变Ge材料NMOS器件及其制备方法。
背景技术
摩尔定律自上世纪六十年代被第一次提出，就一直影响着半导体行业，指导着集成电路的发展。半导体芯片尺寸不断的缩小、高速化、高密度化、高集成化一直是微电子行业所追求的发展目标。然而由于近些年来，传统Si工艺将要达到其物理极限，为了维护摩尔定律，研究开发新的技术和新的材料工艺，以便来提高沟道内载流子的迁移率已经成为当今国际上半导体行业的研究重点和热点。
沟道内载流子的迁移率与晶体管的驱动电流相关，随着集成电路速度的增加，必须提高其驱动电流，而提高驱动电流的关键就是将其沟道载流子的迁移率提高，即载流子迁移率的提高能促进半导体刚也快速有效地发展。在实际生产中，伴随着不断缩小的MOS器件特征尺寸，对生产规模也有了更高的要求；同时制造工艺的复杂度也在不断地增加，要想再继续提高沟道内载流子的迁移率，必须通过改进器件的工艺、结构或者利用新材料。
由于Ge的电子迁移率是Si的2.5倍，而应变技术能够更加提升其迁移率的大小，所以应变Ge备受研究者们关注。应变锗技术能够显著提高载流子的迁移率和器件驱动电流，并与当前微电子的主流互补金属氧化物半导体(CMOS)器件工艺兼容。因此应变Ge作为沟道可使电子迁移率大大提高，NMOS工作速度有效提升，并且由应变Ge制备NMOS器件界面特性好，从而成为半导体器件的一个重要研究方向。应变Ge一般是在Si衬底上异质外延生长Si1-xGex薄膜组成的虚衬底上制备的。然而Si1-xGex晶体与衬底之间的晶格失配率随着Ge组分的增加而增加，因此在Si衬底上直接异质外延生长高质量的高Ge组分Si1-xGex材料是非常困难的。
其中，晶格失配将会使Si1-xGex/Si虚衬底表面粗糙，从而影响应变Ge材料的晶体质量。目前广泛采用的降低Si1-xGex外延层位错密度，提高晶体质量的方法是渐变缓冲层生长技术，但对于我们所要求的高Ge组分的Si1-xGex来说，需要的渐变缓冲层厚度大，不利于器件的集成，并且成本较高。
因此，选用何种工艺有效降低Si1-xGex外延层位错密度，提高外延层的晶体质量，并提高NMOS器件集成度以及降低成本变的越来越重要。
发明内容
为了提高NMOS器件的性能，本发明提供了一种基于压应变Ge材料NMOS器件及其制备方法；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种基于压应变Ge材料NMOS器件的制备方法，包括：。
(a)选取单晶Si衬底；
(b)在所述Si衬底表面制备Si1-xGex晶化层；
(c)在所述Si1-xGex晶化层表面生长P型应变Ge沟道层；
(d)在所述P型应变Ge沟道层Ge沟道层表面制备NMOS的栅极；
(e)在所述P型应变Ge沟道层Ge沟道层进行离子注入以制备NMOS源区和漏区；
(f)制备NMOS电极以完成所述压应变Ge材料NMOS器件的制备。
在本发明的一个实施例中，步骤(b)包括：
(b1)在所述Si衬底表面淀积Si1-xGex外延层；
(b2)在所述Si1-xGex外延层表面淀积第一SiO2保护层；
(b3)将包括所述Si衬底、所述Si1-xGex外延层、所述第一SiO2保护层的整个衬底材料加热至600℃～650℃；
(b4)连续激光扫描所述整个衬底材料，所述激光扫描的参数为：激光功率密度为2.85kW/cm2，激光波长为795nm，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s；
(b5)自然冷却所述整个衬底材料；
(b6)刻蚀所述第一SiO2保护层。
在本发明的一个实施例中，所述Si1-xGex外延层中x取值范围为0.7～0.9。
在本发明的一个实施例中，步骤(b1)包括：在400℃～500℃温度下，利用磁控溅射方法，在所述Si衬底表面淀积所述Si1-xGex外延层；其中，所述磁控溅射方法的工艺压力为1.5×10-3mb，淀积速率为5nm/min。
在本发明的一个实施例中，步骤(c)包括：在350℃温度下，利用减压CVD工艺，在所述Si1-xGex晶化层表面生长厚度为800～900nm的所述P型应变Ge沟道层。
在本发明的一个实施例中，步骤(d)包括：
(d1)在250～300℃温度下，利用原子层淀积工艺，在所述P型应变Ge沟道层表面淀积厚度为3nm HfO2材料；
(d2)利用反应溅射方法淀积厚度为110nm的TaN材料；
(d3)利用刻蚀工艺，选择性刻蚀掉指定区域的所述HfO2材料和所述TaN材料形成所述栅极。
在本发明的一个实施例中，步骤(e)包括：
(e1)利用光刻工艺，在所述栅极和所述P型应变Ge沟道层表面涂光刻胶，刻蚀掉所述P型应变Ge沟道层表面的光刻胶；
(e2)利用自对准工艺，在异于所述栅极的所述P型应变Ge沟道层表面进行P离子注入；
(e3)在250～300℃温度下，在氮气环境下快速热退火30s，形成所述NMOS源区和漏区。
在本发明的一个实施例中，所述Si衬底的厚度为2μm。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的NMOS器件的工艺方法与现有Si集成电路工艺兼容，在工艺制造、降低成本方面具有十分明显的优势；
2、本发明通过基于激光再晶化工艺制备高Ge组分的Si1-xGex材料，进而在其上制备的P型应变Ge沟道层相对于传统Ge材料载流子迁移率有了很大提升，在减小NMOS器件尺寸的同时提高了NMOS器件的电流驱动与频率特性；
3、本发明提供的NMOS器件具有较大的驱动电流，其界面特性好，器件速度快，从而提升电路的速度和集成度。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
图1为本发明实施例提供的一种基于压应变Ge材料NMOS器件的制备方法流程图；
图2为本发明实施例提供的一种激光再晶工艺方法示意图；
图3为本发明实施例提供的一种激光再晶工艺装置示意图；
图4a-图4q为本发明实施例提供的另一种基于压应变Ge材料NMOS器件的制备工艺示意图；
图5为本发明实施例提供的一种NMOS器件结构意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于压应变Ge材料NMOS器件的制备方法流程图，包括：
(a)选取单晶Si衬底；
(b)在所述Si衬底表面制备Si1-xGex晶化层；
(c)在所述Si1-xGex晶化层表面生长P型应变Ge沟道层；
(d)在所述P型应变Ge沟道层表面制备NMOS的栅极；
(e)在所述P型应变Ge沟道层进行离子注入以制备NMOS源区和漏区；
(f)制备NMOS电极以完成所述压应变Ge材料NMOS器件的制备。
优选地，步骤(b)可以包括：
(b1)在所述Si衬底表面淀积Si1-xGex外延层；
(b2)在所述Si1-xGex外延层表面淀积第一SiO2保护层；
(b3)将包括所述Si衬底、所述Si1-xGex外延层、所述第一SiO2保护层的整个衬底材料加热至600℃～650℃；
(b4)连续激光扫描所述整个衬底材料，所述激光扫描的参数为：激光功率密度为2.85kW/cm2，激光波长为795nm，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s；
(b5)自然冷却所述整个衬底材料；
(b6)刻蚀所述第一SiO2保护层。
其中，所述Si1-xGex外延层中x取值范围为0.7～0.9。
进一步地，步骤(b1)可以包括：在400℃～500℃温度下，利用磁控溅射方法，在所述Si衬底表面淀积所述Si1-xGex外延层；其中，所述磁控溅射方法的工艺压力为1.5×10- 3mb，淀积速率为5nm/min。
其中，请参见图2，图2为本发明实施例提供的一种激光再晶工艺方法示意图，通过高能激光扫描Si衬底上的高Ge组分Si1-xGex外延层表面，使其快速熔化再结晶，通过横向释放Si1-xGex外延层的晶格失配位错，从而提高外延层的晶体质量，进一步提高应变Ge材料的质量。利用本方法制备出的Si1-xGex外延层与Si衬底质量好。
具体地，本发明采用LIMO 795nm连续激光器，请参见图3，图3为本发明实施例提供的一种激光再晶工艺装置示意图。激光通过全反射棱镜照向样品台，并通过凸透镜聚焦到样品上，从而防止了在受热过程中薄膜熔化后的液体受重力影响而流动对结晶产生的影响。激光晶化时，步进电机带动样品台移动，每移动到一个位置进行一次激光扫描，使该位置成为具有高能量的小方块，而后停止激光扫描，样品台移动到下一位置时再继续激光扫描。如此循环使得激光依次扫描到整个薄膜表面，至此完成连续激光再晶化过程。
优选地，步骤(c)可以包括：在350℃温度下，利用减压CVD工艺，在所述Si1-xGex晶化层表面生长厚度为800～900nm的所述P型应变Ge沟道层。
优选地，步骤(d)可以包括：
(d1)在250～300℃温度下，利用原子层淀积工艺，在所述P型应变Ge沟道层表面淀积厚度为3nm HfO2材料；
(d2)利用反应溅射方法淀积厚度为110nm的TaN材料；
(d3)利用刻蚀工艺，选择性刻蚀掉指定区域的所述HfO2材料和所述TaN材料形成所述栅极。
优选地，步骤(e)可以包括：
(e1)利用光刻工艺，在所述栅极和所述P型应变Ge沟道层表面涂光刻胶，刻蚀掉所述P型应变Ge沟道层表面的光刻胶；
(e2)利用自对准工艺，在异于所述栅极的所述P型应变Ge沟道层表面进行P离子注入；
(e3)在250～300℃温度下，在氮气环境下快速热退火30s，形成所述NMOS源区和漏区。
优选地，所述Si衬底的厚度为2μm。
本实施例提供的NMOS器件通过基于激光再晶化工艺制备高Ge组分的Si1-xGex材料，进而在其上制备的P型应变Ge沟道层相对于传统Ge材料载流子迁移率有了很大提升，在减小NMOS器件尺寸的同时提高了NMOS器件的电流驱动与频率特性。
实施例二
请参照图4a-图4q，图4a-图4q为本发明实施例提供的另一种基于压应变Ge材料NMOS器件的制备工艺示意图，包括如下步骤：
S101、如图4a，选取厚度为2μm单晶Si衬底001；
S102、使用RCA方法清洗Si衬底，然后再用10％的氢氟酸清洗，去除Si衬底表面氧化层；
S103、如图4b，在400℃～500℃温度下，利用磁控溅射的方法，将纯度为99.999％的本征Si1-xGex靶材料溅射生长在Si衬底上，形成高Ge组分Si1-xGex外延层002，Si1-xGex外延层002的厚度为450～500nm；其中，Si1-xGex外延层002中x取值为0.89；所述磁控溅射方法的工艺压力为1.5×10-3mb，生长速率为5nm/min。通过磁控溅射法淀积薄膜，淀积速率高，而且薄膜的质量好，适宜大规模生产。
S104、如图4c，利用CVD工艺，在Si1-xGex外延层002表面上生长第一SiO2保护层003，第一SiO2保护层003的厚度为130nm～160nm；
S105、激光再晶化Si1-xGex外延层002；其中，在激光再晶化工艺处理前，需要先将第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的整个衬底材料加热至600℃～650℃，然后连续激光扫描第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的整个衬底材料，其中，激光波长为795nm，激光功率密度为2.85kW/cm2，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s；
激光再晶化Si1-xGex外延层002需要精确控制激光物理参量如激光功率，扫描速度等，以及第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的初始温度和外延层厚度。对于激光功率的设置，需要激光能量可使Si1-xGex外延层002的温度至少达到熔点，并尽可能高却不至于超过烧蚀点。这样的热处理过程，可以显著提高Si1-xGex外延层002的晶体质量。第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的初始温度也是需要重点考虑的工艺参量，在激光再晶化前预热第一SiO2保护层003、Si1-xGex外延层002和Si衬底001可以显著降低激光再晶化所需的阈值激光功率。同时，Si衬底001与Si1-xGex外延层002存在热失配，体系预热还可以有效防止因激光扫描时温度瞬时大幅升高引起的材料开裂现象；
S106、激光扫描后自然冷却第一SiO2保护层003、Si1-xGex外延层002和Si衬底001的整个衬底材料。连续激光扫描使得Si1-xGex外延层002发生熔化以及冷却后再结晶的过程，使得外延层位错密度大大降低；
S107、如图4d，利用干法刻蚀工艺刻蚀所述第一SiO2保护层003，得到晶化后的Si1-xGex外延层002与Si衬底001形成的Si1-xGex/Si虚衬底材料；
S108、如图4e，在350℃温度下，利用减压CVD工艺，在Si1-xGex/Si虚衬底表面生长厚度为800～900nm的P型应变Ge沟道层004；
S109、如图4f，在250～300℃温度下，利用原子层淀积工艺，在所述Ge沟道层004表面淀积厚度为3nm HfO2材料005；其中，利用原子层淀积工艺反应前体为[(CH3)(C2H5)N]4Hf，氧化剂为H2O；
S110、如图4g，利用反应溅射系统淀积厚度为110nm的TaN材料006；
S111、如图4h，利用刻蚀工艺，选择性刻蚀掉指定区域的所述HfO2材料和所述TaN材料形成NMOS的栅极；
S112、如图4i，在整个器件表面均匀涂抹光刻胶007；
S113、如图4j，进行源漏区域曝光，保留栅极区域的光刻胶007；源区和漏区的光刻胶被刻蚀掉
S116、如图4k，利用自对准工艺，对整个衬底表面进行P离子注入，在250～300℃温度下，在氮气环境下快速退火30s，形成NMOS源区和漏区008。
S117、如图4l，去除栅极光刻胶。
S118、如图4m，淀积介质层。利用CVD工艺，淀积厚度为20～30nm的BPSG介质层009，BPSG介质层011能俘获移动离子，以防止它们扩散到栅极区而损害器件性能；
S119、如图4n，刻蚀接触孔。用硝酸和氢氟酸刻蚀BPSG形成源区和漏区接触孔；
S120、如图4o，利用电子束蒸发工艺，在整个衬底表面生长接触电极010；接触电极材料为金属W，其中，金属W填满源区和漏区接触孔后露出部分厚度为10～20nm；
S121、如图4p，利用刻蚀工艺刻，选择性蚀掉指定区域的W材料，形成源区和漏区电极；
S122、如图4q，利用CVD工艺，在整个衬底表面淀积厚度为20～30nm的SiN钝化层011，以完成基于压应变Ge材料NMOS器件的制备。
实施例三
请参照图5，图5为本发明实施例提供的一种NMOS器件结构意图，该NMOS器件由上述实施例提供的方法制备形成；NMOS器件包括：
Si衬底501、晶化Si1-xGex外延层502、P型应变Ge沟道层503、栅极区504、源区505、漏区506、介质层507、接触电极508及钝化层509；其中，晶化Si1-xGex外延层502由激光再晶化工艺晶化Si1-xGex外延层制得。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种基于压应变Ge材料NMOS器件的制备方法，其特征在于，包括：
(a)选取单晶Si衬底；
(b)在所述Si衬底表面制备Si1-xGex晶化层；
(c)在所述Si1-xGex晶化层表面生长P型应变Ge沟道层；
(d)在所述P型应变Ge沟道层表面制备NMOS的栅极；
(e)在所述P型应变Ge沟道层进行离子注入以制备NMOS源区和漏区；
(f)制备NMOS电极以完成所述NMOS器件的制备。
2.根据权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1)在所述Si衬底表面淀积Si1-xGex外延层；
(b2)在所述Si1-xGex外延层表面淀积第一SiO2保护层；
(b3)将包括所述Si衬底、所述Si1-xGex外延层、所述第一SiO2保护层的整个衬底材料加热至600℃～650℃；
(b4)连续激光扫描所述整个衬底材料，所述激光扫描的参数为：激光功率密度为2.85kW/cm2，激光波长为795nm，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s；
(b5)自然冷却所述整个衬底材料；
(b6)刻蚀所述第一SiO2保护层。
3.根据权利要求2所述的制备方法，其特征在于，所述Si1-xGex外延层中x取值范围为0.7～0.9。
4.根据权利要求2所述的制备方法，其特征在于，步骤(b1)包括：在400℃～500℃温度下，利用磁控溅射方法，在所述Si衬底表面淀积所述Si1-xGex外延层；其中，所述磁控溅射方法的工艺压力为1.5×10-3mb，淀积速率为5nm/min。
5.根据权利要求1所述的制备方法，其特征在于，步骤(c)包括：在350℃温度下，利用减压CVD工艺，在所述Si1-xGex晶化层表面生长厚度为800～900nm的所述P型应变Ge沟道层。
6.根据权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)在250～300℃温度下，利用原子层淀积工艺，在所述P型应变Ge沟道层表面淀积厚度为3nm HfO2材料；
(d2)利用反应溅射方法淀积厚度为110nm的TaN材料；
(d3)利用刻蚀工艺，选择性刻蚀掉指定区域的所述HfO2材料和所述TaN材料形成所述栅极。
7.根据权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)利用光刻工艺，在所述栅极和所述P型应变Ge沟道层表面涂光刻胶，刻蚀掉所述P型应变Ge沟道层表面的光刻胶；
(e2)利用自对准工艺，在异于所述栅极的所述P型应变Ge沟道层表面进行P离子注入；
(e3)在250～300℃温度下，在氮气环境下快速热退火30s，形成所述NMOS源区和漏区。
8.根据权利要求1所述的制备方法，其特征在于，所述Si衬底的厚度为2μm。
9.一种基于压应变Ge材料NMOS器件，其特征在于，所述NMOS器件由权利要求1～8任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711243384.XA CN107919288A (zh) | 2017-11-30 | 2017-11-30 | 基于压应变Ge材料NMOS器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711243384.XA CN107919288A (zh) | 2017-11-30 | 2017-11-30 | 基于压应变Ge材料NMOS器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107919288A true CN107919288A (zh) | 2018-04-17 |
Family
ID=61897205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711243384.XA Pending CN107919288A (zh) | 2017-11-30 | 2017-11-30 | 基于压应变Ge材料NMOS器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107919288A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023133980A1 (zh) * | 2022-01-17 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN105895532A (zh) * | 2016-06-14 | 2016-08-24 | 西安电子科技大学 | 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
-
2017
- 2017-11-30 CN CN201711243384.XA patent/CN107919288A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN105895532A (zh) * | 2016-06-14 | 2016-08-24 | 西安电子科技大学 | 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023133980A1 (zh) * | 2022-01-17 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130029110A (ko) | 절연체 기판상의 실리콘 마감을 위한 방법 | |
| CN107658364A (zh) | 一种横向PiN结构GeSn光电探测器及其制备方法 | |
| JP2009164610A (ja) | 薄膜トランジスタの製造方法 | |
| CN107919288A (zh) | 基于压应变Ge材料NMOS器件及其制备方法 | |
| CN107046086A (zh) | 发光二极管 | |
| US8003423B2 (en) | Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization | |
| CN208608185U (zh) | 一种Ge材料NMOS器件 | |
| CN107845686A (zh) | 基于SiGe的PMOS器件 | |
| CN107863390A (zh) | Ge材料NMOS器件 | |
| CN107978529A (zh) | 基于SiGe的PMOS器件及其制备方法 | |
| CN208256679U (zh) | 一种基于SiGe的PMOS器件 | |
| CN107818978A (zh) | 应变GeSn NMOS器件及其制备方法 | |
| CN208208758U (zh) | 一种SiGe材料CMOS器件 | |
| CN207021280U (zh) | 基于台阶结构的发光二极管 | |
| CN107863389A (zh) | Nmos器件及计算机 | |
| CN208127207U (zh) | 一种Ge材料CMOS器件 | |
| CN107221583B (zh) | 一种纵向结构led及其制备工艺 | |
| CN107946181A (zh) | SiGe材料CMOS器件及其制备方法 | |
| CN107994017A (zh) | SiGe材料CMOS器件 | |
| CN207690801U (zh) | Pmos器件 | |
| CN207800625U (zh) | 发光二极管 | |
| CN208970514U (zh) | Nmos器件 | |
| CN107248542B (zh) | 基于横向结构的led | |
| CN107248541B (zh) | 基于GeSn材料的LED | |
| CN108022979A (zh) | Nmos器件及其制备方法及计算机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180417 |