CN107845686A - 基于SiGe的PMOS器件 - Google Patents
基于SiGe的PMOS器件 Download PDFInfo
- Publication number
- CN107845686A CN107845686A CN201711244541.9A CN201711244541A CN107845686A CN 107845686 A CN107845686 A CN 107845686A CN 201711244541 A CN201711244541 A CN 201711244541A CN 107845686 A CN107845686 A CN 107845686A
- Authority
- CN
- China
- Prior art keywords
- layer
- pmos device
- laser
- thickness
- gate regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 16
- 229910006990 Si1-xGex Inorganic materials 0.000 claims abstract description 69
- 229910007020 Si1−xGex Inorganic materials 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000002425 crystallisation Methods 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000008025 crystallization Effects 0.000 claims description 9
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 7
- 241000931526 Acer campestre Species 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000001953 recrystallisation Methods 0.000 claims description 3
- 230000037230 mobility Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 82
- 238000000034 method Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 16
- 239000011241 protective layer Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005499 laser crystallization Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种基于SiGe的PMOS器件，包括：Si衬底(101)、Si1‑xGex晶化层(102)、Si1‑xGex沟道层(103)、栅极区(104)、源区(105)、漏区(106)、接触电极(107)、介质层(108)及钝化层(109)；其中，所述Si1‑xGex晶化层(102)、所述Si1‑xGex沟道层(103)及所述栅极区(104)依次设置于所述Si衬底(101)表面上；所述源区(105)和所述漏区(106)分别位于所述栅极区(104)两侧的所述Si1‑xGex沟道层(103)内；所述接触电极(107)分别设置于所述源区(105)和所述漏区(106)之上；所述介质层(108)设置于所述栅极区(104)和所述Si1‑xGex沟道层(103)之上；所述钝化层(109)设置于所述介质层(108)和所述接触电极(107)之上。本发明提供的基于SiGe的PMOS器件采用Si1‑xGex材料为PMOS器件沟道，其载流子迁移率显著高于Si载流子迁移率，器件工作速度高、频率特性好。
Description
技术领域
本发明属半导体集成电路技术领域，特别涉及一种基于SiGe的PMOS器件。
背景技术
自从集成电路问世以来，一直以摩尔定律向前高速发展，一块集成电路上可容纳的晶体管数目每18个月增加一倍，性能提升一倍，但价格降低一半。随着摩尔定律的发展，器件的尺寸越来越接近其物理极限。因此，在这种情况下，要延续摩尔定律的发展，必须研究新材料，新器件。从而提高器件的工作速度。而器件的工作速度取决于其驱动电流，在相同电压下要使得驱动电流增加，就要增加载流子的迁移速度，从而提高器件的性能。
集成电路中主要采取互补的CMOS结构，这种结构中主要影响面积和速度的器件是PMOS，因此，必须采取一种新的沟道材料作为PMOS器件沟道，提升其迁移率，从而提升集成电路的速度，减小电路面积。
发明内容
为了提高PMOS器件的性能，本发明提供了一种基于SiGe的PMOS器件；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种基于SiGe的PMOS器件，包括：Si衬底101、Si1-xGex晶化层102、Si1-xGex沟道层103、栅极区104、源区105、漏区106、接触电极107、介质层108及钝化层109；其中，所述Si1-xGex晶化层102、所述Si1-xGex沟道层103及所述栅极区104依次设置于所述Si衬底101表面上；所述源区105和所述漏区106分别位于所述栅极区104两侧的所述Si1-xGex沟道层103内；所述接触电极107分别设置于所述源区105和所述漏区106之上；所述介质层108设置于所述栅极区104和所述所述Si1-xGex沟道层103之上；所述钝化层109设置于所述介质层108和所述接触电极107之上。
在本发明的一个实施例中，所述Si1-xGex晶化层102是通过激光扫描Si1-xGex层，使所述Si1-xGex层熔化再结晶形成；其中，所述激光扫描的激光波长为795nm，激光功率密度为2.85kW/cm2，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s。
在本发明的一个实施例中，所述Si1-xGex晶化层102中x取值范围为0.8～0.9。
在本发明的一个实施例中，所述Si1-xGex晶化层102的厚度为450～500nm。
在本发明的一个实施例中，所述Si1-xGex沟道层103为N型Si1-xGex沟道层，掺杂浓度为1×1016～5×1016cm-3。
在本发明的一个实施例中，所述Si1-xGex沟道层103的厚度为900～950nm。
在本发明的一个实施例中，所述栅极区104包括HfO2层1041和Al-Cu金属层1042。
在本发明的一个实施例中，所述HfO2层1041的厚度为2～3nm，所述Al-Cu金属层1042的厚度为10～20nm。
在本发明的一个实施例中，所述接触电极107的材料为金属W，厚度高于所述介质层108表面10～20nm。
在本发明的一个实施例中，所述钝化层109的材料为SiN，厚度为20～30nm。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的基于SiGe的PMOS器件，可有效降低Si1-xGex层与Si衬底的位错密度和表面粗糙度；
2、本发明采用Si1-xGex材料为PMOS器件沟道，其载流子迁移率显著高于Si载流子迁移率，器件工作速度高、频率特性好；
3、本发明提供的PMOS器件，制备工艺均与现有Si工艺兼容，在工艺制造、减小体积和降低成本方面具有十分明显的优势。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
图1为本发明实施例提供的一种基于SiGe的PMOS器件结构示意图，；
图2a-图2n为本发明实施例提供的一种基于SiGe的PMOS器件的制备工艺示意图；
图3为本发明实施例提供的一种激光再晶工艺方法示意图；
图4为本发明实施例提供的一种激光再晶工艺装置示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于SiGe的PMOS器件结构示意图，包括：Si衬底101、Si1-xGex晶化层102、Si1-xGex沟道层103、栅极区104、源区105、漏区106、接触电极107、介质层108及钝化层109；其中，所述Si1-xGex晶化层102、所述Si1-xGex沟道层103及所述栅极区104依次设置于所述Si衬底101表面上；所述源区105和所述漏区106分别位于所述栅极区104两侧的所述Si1-xGex沟道层103内；所述接触电极107分别设置于所述源区105和所述漏区106之上；所述介质层108设置于所述栅极区104和所述所述Si1-xGex沟道层103之上；所述钝化层109设置于所述介质层108和所述接触电极107之上。
具体地，所述Si1-xGex晶化层102是通过激光扫描Si1-xGex层，使所述Si1-xGex层熔化再结晶形成；其中，所述激光扫描的激光波长为795nm，激光功率密度为2.85kW/cm2，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s。
优选地，所述Si1-xGex晶化层102中x取值范围为0.8～0.9。
其中，所述Si1-xGex晶化层102的厚度为450～500nm。
优选地，所述Si1-xGex沟道层103为N型Si1-xGex沟道层，掺杂浓度为1×1016～5×1016cm-3。
优选地，所述Si1-xGex沟道层103的厚度为900～950nm。
具体地，所述栅极区104包括HfO2层1041和Al-Cu金属层1042。
其中，所述HfO2层1041的厚度为2～3nm，所述Al-Cu金属层1042的厚度为10～20nm。
优选地，所述接触电极107的材料为金属W，厚度高于所述介质层108表面10～20nm。
优选地，所述钝化层109的材料为SiN，厚度为20～30nm。
本实施例提供的基于SiGe的PMOS器件及其制备方法，首先使用常规工艺在Si衬底上异质外延生长高Ge组分的Si1-xGex外延层，再通过高能激光照射Si衬底上的Si1-xGex薄膜表面，使其快速熔化再结晶，从而横向释放Si1-xGex外延层中的晶格失配位错，提高了外延层的晶体质量，并利用此材料制备PMOS器件。本发明中制备的PMOS器件与传统Si PMOS相比，具有空穴迁移率高，器件工作速度高，频率特性好等优点。
实施例二
请参照图2a-图2n，图2a-图2n为本发明实施例提供的一种基于SiGe的PMOS器件的制备工艺示意图，本实施例在上述实施例的基础上，对本发明的PMOS器件的制备工艺进行详细描述如下。具体地，包括如下步骤：
S101、如图2a，选取单晶Si衬底001；
优选地，Si衬底001的厚度为2μm；
S102、使用RCA方法清洗Si衬底001，然后再用10％的氢氟酸清洗，去除Si衬底001表面氧化层；
S103、如图2b，在400℃～500℃温度下，采用磁控溅射的方法，将纯度为99.999％的本征Si1-xGex靶材料溅射生长在Si衬底001上，形成高Ge组分Si1-xGex外延层002，Si1-xGex外延层002的厚度为450～500nm；
优选地，所述Si1-xGex外延层002中x取值为0.89；
其中，所述磁控溅射方法的工艺压力为1.5×10-3mb，生长速率为5nm/min。
S104、如图2c，利用CVD工艺，在Si1-xGex外延层002表面上生长SiO2保护层003，SiO2保护层003的厚度为100nm～160nm；
优选地，SiO2保护层003的厚度为130nm；
S105、激光再晶化Si1-xGex外延层002；其中，在激光再晶化工艺处理前，需要先将SiO2保护层003、Si1-xGex外延层002和Si衬底001的整个衬底材料加热至600℃～650℃，然后连续激光扫描SiO2保护层003、Si1-xGex外延层002和Si衬底001的整个衬底材料，其中，激光波长为795nm，激光功率密度为2.85kW/cm2，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s；
激光再晶化Si1-xGex外延层002需要精确控制激光物理参量如激光功率，扫描速度等，以及SiO2保护层003、Si1-xGex外延层002和Si衬底001的初始温度和外延层厚度。对于激光功率的设置，需要激光能量可使Si1-xGex外延层002的温度至少达到熔点，并尽可能高却不至于超过烧蚀点。这样的热处理过程，可以显著提高Si1-xGex外延层002的晶体质量。SiO2保护层003、Si1-xGex外延层002和Si衬底001的初始温度也是需要重点考虑的工艺参量，在激光再晶化前预热SiO2保护层003、Si1-xGex外延层002和Si衬底001可以显著降低激光再晶化所需的阈值激光功率。同时，Si衬底001与Si1-xGex外延层002存在热失配，体系预热还可以有效防止因激光扫描时温度瞬时大幅升高引起的材料开裂现象；
S106、激光扫描后自然冷却SiO2保护层003、Si1-xGex外延层002和Si衬底001的整个衬底材料。连续激光扫描使得高Ge组分Si1-xGex外延层002发生熔化以及冷却后再结晶的过程，使得外延层位错密度大大降低；
具体地，请参见图3，图3为本发明实施例提供的一种激光再晶工艺方法示意图，通过高能激光照射Si衬底上的高Ge组分Si1-xGex外延层表面，使其快速熔化再结晶；激光再晶化工艺处理过程中，外延层发生固相-液相-固相的两次相变，通过横向释放高Ge组分Si1- xGex与Si之间的失配位错，可极大提升高Ge组分Si/Si1-xGex外延层的晶体质量，进而制备出高载流子迁移率、高性能的PMOS器件。
优选地，本发明采用LIMO 795nm连续激光器，请参见图4，图4为本发明实施例提供的一种激光再晶工艺装置示意图。激光通过全反射棱镜照向样品台，并通过凸透镜聚焦到样品上，从而防止了在受热过程中薄膜熔化后的液体受重力影响而流动对结晶产生的影响。激光晶化时，步进电机带动样品台移动，每移动到一个位置进行一次激光照射，使该位置成为具有高能量的小方块，而后停止激光照射，样品台移动到下一位置时再继续激光照射。如此循环使得激光依次照射到整个薄膜表面，至此完成连续激光再晶化过程。
S107、如图2d，利用干法刻蚀工艺刻蚀所述SiO2保护层003，得到晶化后的Si1-xGex外延层002与Si衬底001形成的Si1-xGex/Si虚衬底材料；
S108、如图2e，在500～600℃温度下，利用CVD工艺，在Si1-xGex/Si虚衬底表面生长厚度为900～950nm的N型Si1-xGex沟道层004，掺杂浓度为1×1016～5×1016cm-3；优选地，所述N型Si1-xGex沟道层004中x取值为0.89；
S109、如图2f，在250～300℃温度下，采用原子层淀积工艺，在所述N型Si1-xGex沟道层表面淀积厚度为2～3nm HfO2材料005；
S110、如图2g，利用电子束蒸发工艺，在所述HfO2材料表面淀积厚度为10～20nm的Al-Cu材料006；
S111、如图2h，利用刻蚀工艺，选择性刻蚀掉指定区域的所述HfO2材料和所述Al-Cu材料形成PMOS的栅极区；
S112、如图2i，采用自对准工艺，对所述N型Si1-xGex沟道层表面进行B离子注入，在250～300℃温度下，在氮气环境下快速热退火30s，形成PMOS源区和漏区007；
S113、如图2j，利用CVD工艺，在PMOS源区和漏区007和PMOS的栅极区表面淀积厚度为20～30nm的BPSG形成介质层008；
S114、如图2k，利用硝酸和氢氟酸刻蚀所述BPSG形成源区和漏区接触孔；
S115、如图2l，利用电子束蒸发工艺，在整个衬底表面生长接触电极009；接触电极材料为金属W，其中，金属W填满源区和漏区接触孔后露出部分厚度为10～20nm；
S116、如图2m，利用刻蚀工艺选择性刻蚀掉指定区域的金属W，并利用CMP工进行平坦化处理；
S117、如图2n，利用CVD工艺，在整个衬底表面淀积厚度为20～30nm的SiN钝化层010以形成所述SiGe的PMOS器件。
本实施例提供的基于SiGe的PMOS器件的制备工艺，首先使用常规工艺在Si衬底上异质外延生长高Ge组分的Si1-xGex层，再通过高能激光照射Si衬底上的Si1-xGex薄膜表面，使其快速熔化再结晶，从而横向释放Si1-xGex层中的晶格失配位错，提高了Si1-xGex层的晶体质量，并利用此材料制备PMOS器件与传统Si PMOS相比，具有空穴迁移率高，器件工作速度高，频率特性好等优点。
本实施例提供的PMOS器件的制备工艺与现有Si工艺兼容，在工艺制造、减小体积和降低成本方面具有十分明显的优势。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于SiGe的PMOS器件，其特征在于，包括：Si衬底(101)、Si1-xGex晶化层(102)、Si1-xGex沟道层(103)、栅极区(104)、源区(105)、漏区(106)、接触电极(107)、介质层(108)及钝化层(109)；其中，所述Si1-xGex晶化层(102)、所述Si1-xGex沟道层(103)及所述栅极区(104)依次设置于所述Si衬底(101)表面上；所述源区(105)和所述漏区(106)分别位于所述栅极区(104)两侧的所述Si1-xGex沟道层(103)内；所述接触电极(107)分别设置于所述源区(105)和所述漏区(106)之上；所述介质层(108)设置于所述栅极区(104)和所述所述Si1- xGex沟道层(103)之上；所述钝化层(109)设置于所述介质层(108)和所述接触电极(107)之上。
2.根据权利要求1所述的PMOS器件，其特征在于，所述Si1-xGex晶化层(102)是通过激光扫描Si1-xGex层，使所述Si1-xGex层熔化再结晶形成；其中，所述激光扫描的激光波长为795nm，激光功率密度为2.85kW/cm2，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s。
3.根据权利要求2所述的PMOS器件，其特征在于，所述Si1-xGex晶化层(102)中x取值范围为0.8～0.9。
4.根据权利要求3所述的PMOS器件，其特征在于，所述Si1-xGex晶化层(102)的厚度为450～500nm。
5.根据权利要求1所述的PMOS器件，其特征在于，所述Si1-xGex沟道层(103)为N型Si1- xGex沟道层，掺杂浓度为1×1016～5×1016cm-3。
6.根据权利要求1或5所述的PMOS器件，其特征在于，所述Si1-xGex沟道层(103)的厚度为900～950nm。
7.根据权利要求1所述的PMOS器件，其特征在于，所述栅极区(104)包括HfO2层(1041)和Al-Cu金属层(1042)。
8.根据权利要求7所述的PMOS器件，其特征在于，所述HfO2层(1041)的厚度为2～3nm，所述Al-Cu金属层(1042)的厚度为10～20nm。
9.根据权利要求1所述的PMOS器件，其特征在于，所述接触电极(107)的材料为金属W，厚度高于所述介质层(108)表面10～20nm。
10.根据权利要求1所述的PMOS器件，其特征在于，所述钝化层(109)的材料为SiN，厚度为20～30nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711244541.9A CN107845686A (zh) | 2017-11-30 | 2017-11-30 | 基于SiGe的PMOS器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711244541.9A CN107845686A (zh) | 2017-11-30 | 2017-11-30 | 基于SiGe的PMOS器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107845686A true CN107845686A (zh) | 2018-03-27 |
Family
ID=61663448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711244541.9A Pending CN107845686A (zh) | 2017-11-30 | 2017-11-30 | 基于SiGe的PMOS器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107845686A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750906A (zh) * | 2019-10-31 | 2021-05-04 | 长鑫存储技术有限公司 | Pmos器件及pmos器件的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
-
2017
- 2017-11-30 CN CN201711244541.9A patent/CN107845686A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770391A (zh) * | 2004-11-01 | 2006-05-10 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102201335A (zh) * | 2011-06-01 | 2011-09-28 | 电子科技大学 | 一种应力稳定的mos晶体管的栅的制造方法 |
| CN102738179A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种SOI应变SiGe CMOS集成器件及制备方法 |
| CN105244320A (zh) * | 2015-08-28 | 2016-01-13 | 西安电子科技大学 | 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法 |
| CN107221582A (zh) * | 2017-05-17 | 2017-09-29 | 厦门科锐捷半导体科技有限公司 | 一种发光二极管及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750906A (zh) * | 2019-10-31 | 2021-05-04 | 长鑫存储技术有限公司 | Pmos器件及pmos器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5952360B2 (ja) | Ｇａ含有酸化物層成長用β−Ｇａ２Ｏ３系単結晶基板 | |
| US8679882B2 (en) | Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus | |
| JP6164220B2 (ja) | 半導体装置の製造方法 | |
| KR20030026908A (ko) | 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법 | |
| US7560365B2 (en) | Method of semiconductor thin film crystallization and semiconductor device fabrication | |
| JP4169073B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
| JP4784955B2 (ja) | 薄膜半導体装置の製造方法 | |
| CN110663097A (zh) | 半导体元件基板的制造方法 | |
| WO2003023866A1 (fr) | Dispositif a semi-conducteur a film mince et son procede de fabrication | |
| CN107845686A (zh) | 基于SiGe的PMOS器件 | |
| CN208256679U (zh) | 一种基于SiGe的PMOS器件 | |
| JP2004134577A (ja) | 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器 | |
| JPH02277244A (ja) | 半導体装置の製造方法 | |
| CN107919288A (zh) | 基于压应变Ge材料NMOS器件及其制备方法 | |
| CN107978529A (zh) | 基于SiGe的PMOS器件及其制备方法 | |
| TWI233457B (en) | Method of forming poly-silicon crystallization | |
| CN107863390A (zh) | Ge材料NMOS器件 | |
| KR100317638B1 (ko) | 폴리실리콘 박막트랜지스터 소자 및 그 제조방법 | |
| KR100761345B1 (ko) | 결정질 실리콘의 제조방법 | |
| CN208208758U (zh) | 一种SiGe材料CMOS器件 | |
| CN107946181A (zh) | SiGe材料CMOS器件及其制备方法 | |
| CN107994017A (zh) | SiGe材料CMOS器件 | |
| CN107895688A (zh) | 压应变Ge材料的制备方法 | |
| CN208608185U (zh) | 一种Ge材料NMOS器件 | |
| CN208127207U (zh) | 一种Ge材料CMOS器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180327 |
|
| RJ01 | Rejection of invention patent application after publication |