CN107221583B - 一种纵向结构led及其制备工艺 - Google Patents

一种纵向结构led及其制备工艺 Download PDF

Info

Publication number
CN107221583B
CN107221583B CN201710348302.1A CN201710348302A CN107221583B CN 107221583 B CN107221583 B CN 107221583B CN 201710348302 A CN201710348302 A CN 201710348302A CN 107221583 B CN107221583 B CN 107221583B
Authority
CN
China
Prior art keywords
layer
substrate
epitaxial layer
preparation process
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710348302.1A
Other languages
English (en)
Other versions
CN107221583A (zh
Inventor
刘晶晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Haijia Group Co.,Ltd.
Original Assignee
Fujian Hai Jiacailiang Electro-Optical Technology Inc (us) 62 Martin Road Concord Massachusetts 017
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Hai Jiacailiang Electro-Optical Technology Inc (us) 62 Martin Road Concord Massachusetts 017 filed Critical Fujian Hai Jiacailiang Electro-Optical Technology Inc (us) 62 Martin Road Concord Massachusetts 017
Priority to CN201710348302.1A priority Critical patent/CN107221583B/zh
Publication of CN107221583A publication Critical patent/CN107221583A/zh
Application granted granted Critical
Publication of CN107221583B publication Critical patent/CN107221583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种纵向结构LED及其制备工艺，其中，包括：选取Si衬底；在Si衬底表面生长Si外延层；利用CVD工艺在Si衬底表面连续生长Ge籽晶层、Ge主体层和氧化层；利用LRC工艺晶化Si衬底、Si外延层、Ge籽晶层、Ge主体层及氧化层的整个衬底材料；利用干法刻蚀工艺刻蚀氧化层，在晶化后的Ge主体层表面生长Ge外延层；在Ge外延层淀积P型Ge层；制作金属接触电极以完成纵向结构LED的制备；本发明基于LRC工艺条件下Si衬底与Ge外延层界面特性好的优势，利用n++‑Si/张应变Ge/p+‑Ge纵向结构，可解决现有常规工艺水平下Ge外延层N型掺杂浓度低导致的器件性能退化问题。

Description

一种纵向结构LED及其制备工艺
技术领域
本发明属半导体器件制备技术领域，特别涉及一种纵向结构LED及其制备工艺。
背景技术
近年来，随着光通信技术的发展，高速光纤通信系统对半导体LED要求也越来越高，集成化的发展趋势要求半导体LED与其他光电器件集成。如果能将它们集成在一个芯片上，信息传输速度，储存和处理能力将得到大大提高，这将使信息技术发展到一个全新的阶段。因此，对发光器件的研究，已成为当前领域内研究的热点和重点。
Ge半导体是间接带隙材料，通过引入低强度张应变结合n型重掺杂的能带工程手段，其可转变为准直接带隙半导体。理论上，基于其所制作的LED发光器件效率将显著提升。
从目前工艺实现的情况来看，利用Si衬底与Ge外延层之间的热膨胀系数不同，常规工艺过程中利用合理的热退火工艺制度，Si衬底上Ge外延层是可以引入低强度张应变的。而由于Si衬底与Ge外延层之间晶格失配较大，Si衬底上常规工艺制备的Ge外延层位错密度高，制约了器件性能的提升；掺杂工艺方面，据文献报道，现有常规工艺水平下，Ge外延层N型掺杂浓度最高1019，限制了N型重掺杂技术对Ge能带结构的调制。
因此选择何种材料及工艺制备高质量的LED变的尤为重要。
发明内容
为了提高现有发光器件的性能，本发明提供了一种纵向结构LED及其制备工艺；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种纵向结构LED的制备工艺，包括：
(a)选取N型单晶Si衬底；
(b)在所述Si衬底表面生长N型Si外延层形成n++-Si结构；
(c)利用CVD工艺在所述Si外延层表面连续生长Ge籽晶层、Ge主体层和氧化层；
(d)利用LRC工艺晶化包括所述Si衬底、所述Si外延层、所述Ge籽晶层、所述Ge主体层及所述氧化层的整个衬底材料；
(e)利用干法刻蚀工艺刻蚀所述氧化层，在晶化后的所述Ge主体层表面生长Ge外延层形成张应变Ge结构；
(f)在所述Ge外延层生长P型Ge层形成p+-Ge结构；
(g)制作金属接触电极以完成所述n++-Si/张应变Ge/p+-Ge纵向结构LED的制备。
其中，激光再晶化(Laser re-crystallization,简称LRC)工艺是一种热致相变结晶的方法，通过激光热处理，使Si衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，不仅可获得高质量的Ge外延层，同时，由于LRC工艺可精确控制晶化区域，一方面避免了常规工艺中Si衬底与Ge外延层之间的Si、Ge互扩问题，另一方面Si/Ge之间材料界面特性好。
在本发明的一个实施例中，步骤(b)包括：
在300℃温度下，利用化学气相沉积(Chemical Vapor Deposition,CVD)工艺在所述Si衬底表面生长厚度为120～200nm的N型Si外延层形成所述n++-Si结构，所述Si外延层掺杂浓度为5×1019～1×1020cm-3。
在本发明的一个实施例中，步骤(c)包括：
(c1)在275℃～325℃温度下，利用CVD工艺在所述Si衬底表面生长所述Ge籽晶层；
(c2)在500℃～600℃温度下，利用CVD工艺在所述Ge籽晶层表面生长所述Ge主体层；
(c3)利用CVD工艺在所述Ge主体层表面上淀积SiO2材料形成所述氧化层。
在本发明的一个实施例中，在步骤(c)中，所述Ge籽晶层厚度为40～50nm；所述Ge主体层厚度为150～200nm；所述氧化层厚度为100～150nm。
在本发明的一个实施例中，步骤(d)包括：
(d1)将包括所述Si衬底、所述Si外延层、所述Ge籽晶层、所述Ge主体层及所述氧化层的整个衬底材料加热至700℃；
(d2)利用LRC工艺晶化所述整个衬底材料；其中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
(d3)对所述整个衬底材料进行高温热退火。
在本发明的一个实施例中，步骤(e)包括：
(e1)利用干法刻蚀工艺刻蚀所述氧化层；
(e2)在300-400℃温度下，利用CVD工艺在晶化后的所述Ge主体层上生长厚度为400～450nm的Ge材料形成所述Ge外延层。
其中，由于所述Ge外延层是在晶化后的Ge层上生长的，所以Ge的质量较好，晶格失配率较低。
在本发明的一个实施例中，所述P型Ge层的掺杂浓度为0.5×1019～1×1019cm-3，厚度为180～200nm。
在本发明的一个实施例中，步骤(g)包括：
(g1)采用刻蚀工艺，对所述Si外延层、所述Ge籽晶层、所述Ge主体层、所述Ge外延层及所述P型Ge层进行台面刻蚀以露出部分区域的所述Si衬底；
(g2)利用PECVD淀积技术，在所述P型Ge层表面和露出的所述Si衬底表面淀积SiO2钝化层，利用刻蚀工艺选择性刻蚀掉指定区域的所述SiO2钝化层形成接触孔；
(g3)在所述SiO2钝化层和所述接触孔淀积金属Cr层，利用刻蚀工艺选择性蚀掉指定区域的所述Cr层，利用CMP进行平坦化处理以形成所述金属接触电极。
在本发明的一个实施例中，所述SiO2钝化层厚度为150～200nm，所述Cr层厚度为150～200nm。
与现有技术相比，本发明具有以下有益效果：
1)本发明利用的激光再晶化技术，具有Ge外延层位错密度低的优点。利用其作为Si衬底上Ge LED有源区，器件发光效率提升。
2)本发明基于LRC工艺条件下Si衬底与Ge外延层界面特性好的优势，利用n++-Si/张应变Ge/p+-Ge纵向结构，可解决现有常规工艺水平下Ge外延层N型掺杂浓度低导致的器件性能退化问题。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种纵向结构LED制备工艺流程图；
图2为本发明实施例提供的一种LRC工艺方法示意图；
图3a-图3k为本发明实施例的一种纵向结构LED制备工艺示意图；
图4为本发明实施例提供的一种纵向结构LED结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种纵向结构LED制备工艺流程图，包括：
(a)选取N型单晶Si衬底；
(b)在Si衬底表面生长N型Si外延层形成n++-Si结构；
(c)利用CVD工艺在Si外延层表面连续生长Ge籽晶层、Ge主体层和氧化层；
(d)利用LRC工艺晶化包括Si衬底、Si外延层、Ge籽晶层、Ge主体层及氧化层的整个衬底材料；
(e)利用干法刻蚀工艺刻蚀氧化层，在晶化后的Ge主体层表面生长Ge外延层形成张应变Ge结构；
(f)在Ge外延层生长P型Ge层形成p+-Ge结构；
(g)制作金属接触电极以完成n++-Si/张应变Ge/p+-Ge纵向结构LED的制备。
请参见图2，图2为本发明实施例提供的一种LRC工艺方法示意图，LRC工艺是一种热致相变结晶的方法，通过激光热处理，使Si衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，不仅可获得高质量的Ge外延层，同时，由于LRC工艺可精确控制晶化区域，一方面避免了常规工艺中Si衬底与Ge外延层之间的Si、Ge互扩问题，另一方面Si/Ge之间材料界面特性好。
优选地，步骤(b)可以包括：
在300℃温度下，利用CVD工艺在Si衬底表面生长厚度为120～200nm的N型Si外延层形成所述n++-Si结构，Si外延层掺杂浓度为5×1019～1×1020cm-3。
优选地，步骤(c)可以包括：
(c1)在275℃～325℃温度下，利用CVD工艺在Si衬底表面生长Ge籽晶层；
(c2)在500℃～600℃温度下，利用CVD工艺在Ge籽晶层表面生长Ge主体层；
(c3)利用CVD工艺在Ge主体层表面上淀积SiO2材料形成氧化层。
其中，在步骤(c)中，Ge籽晶层厚度为40～50nm；Ge主体层厚度为150～200nm；氧化层厚度为100～150nm。
优选地，步骤(d)可以包括：
(d1)将包括Si衬底、Si外延层、Ge籽晶层、Ge主体层及氧化层的整个衬底材料加热至700℃；
(d2)利用LRC工艺晶化整个衬底材料；其中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
(d3)对整个衬底材料进行高温热退火。
优选地，步骤(e)可以包括：
(e1)利用干法刻蚀工艺刻蚀氧化层；
(e2)在300-400℃温度下，利用CVD工艺在晶化后的Ge主体层上生长400～450nm厚的Ge材料形成Ge外延层。
其中，由于Ge外延层是在晶化后的Ge层上生长的，所以Ge的质量较好，晶格失配率较低。
优选地，P型Ge层的掺杂浓度为0.5×1019～1×1019cm-3，厚度为180～200nm。
优选地，步骤(g)可以包括：
(g1)采用刻蚀工艺，对所述Si外延层、所述Ge籽晶层、所述Ge主体层、所述Ge外延层及所述P型Ge层进行台面刻蚀以露出部分区域的所述Si衬底；
(g2)利用PECVD淀积技术，在所述P型Ge层表面和露出的所述Si衬底表面淀积SiO2钝化层，利用刻蚀工艺选择性刻蚀掉指定区域的所述SiO2钝化层形成接触孔；
(g3)在所述SiO2钝化层和所述接触孔淀积金属Cr层，利用刻蚀工艺选择性蚀掉指定区域的所述Cr层，利用CMP进行平坦化处理以形成所述金属接触电极。
优选地，所述SiO2钝化层厚度为150～200nm，所述Cr层厚度为150～200nm。
本发明利用LRC工艺具有解决现有工艺条件下Ge外延层质量低的问题。同时，由于LRC工艺可精确控制晶化区域，Si/Ge之间材料界面特性好，典型的p+-Si衬底上p-Ge/i-Ge/n++-Ge LED器件结构可改变为，n+-Si衬底上n++-Si外延层作为器件n区，张应变Ge作为器件的i区，p+-Ge制作器件的p区，解决现有常规工艺水平下Ge外延层N型掺杂浓度低导致的器件性能退化问题。
实施例二
请参照图3a-图3k，图3a-图3k为本发明实施例的另外一种纵向结构LED制备工艺示意图，该制备工艺包括如下步骤：
S101、选取掺杂浓度为5×1018cm-3的N型单晶硅(Si)衬底片001，如图3a所示；
S102、在300℃温度下，利用CVD工艺在Si衬底生长厚度为120～200nm的N型Si外延层002，掺杂浓度为5×1019～1×1020cm-3，如图3b所示；
S103、在275℃～325℃温度下，利用CVD工艺在Si外延层表面生长厚度为40～50nm的Ge籽晶层003，如图3c所示；
S104、在500℃～600℃温度下，利用CVD工艺在在Ge籽晶层表面生长厚度为150～200nm的Ge主体层004，如图3d所示；
S105、利用CVD工艺在Ge主体层表面上淀积厚度为100～150nm SiO2氧化层005，如图3e所示；
S106、将包括单晶Si衬底、N型Si外延层、Ge籽晶层、Ge主体层及氧化层的整个衬底材料加热至700℃，利用激光再晶华技术晶化整个衬底材料，其中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，然后高温热退火，与此同时引入张应力；
S107、利用干法刻蚀工艺刻蚀氧化层005，得到激光晶化后的Ge层006，如图3f所示；
S108、在300-400℃温度下，利用CVD工艺在激光晶化后的Ge层上生长厚度为400～450nm的Ge外延层007，如图3g所示；
S109、在300-400℃温度下，利用CVD工艺在Ge外延层表面生长厚度为180～200nm的P型Ge层结构008，掺杂浓度为0.5×1019～1×1019cm-3。如图3h所示；
S110、室温下，使用HCl:H2O2:H2O＝1:1:20的化学溶剂，以稳定速率100nm/min进行台面刻蚀，刻蚀的深度控制在950nm，使Si衬底露出做金属接触，如图3i所示；
S111、利用等离子体增强化学气象淀积技术，淀积厚度为150～200nm的SiO2钝化层009，隔离台面与外界电接触。用刻蚀工艺选择性刻蚀掉指定区域的SiO2形成接触孔，如图3j所示；
S112、利用电子束蒸发淀积厚度为150～200nm的Cr/Au层010。利用刻蚀工艺刻选择性蚀掉指定区域的金属Cr/Au，利用化学机械抛光(CMP)进行平坦化处理，如图3k所示。
实施例三
请参照图4，图4为本发明实施例提供的一种纵向结构LED结构示意图。该LED利用上述如图3a-图3k所示的制备工艺制成。具体地，LED包括：n++-Si结构、张应变Ge结构、p+-Ge结构305、SiO2钝化层306以及金属Cr/Au层307。
其中n++-Si结构包括：Si衬底301和Si外延层302；
其中张应变Ge结构包括：晶化后的Ge层303和Ge外延层304；
其中晶化后的Ge层包括：Ge籽晶层和Ge主体层。
综上，本文中应用了具体个例对本发明一种一种纵向结构LED的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种纵向结构LED的制备工艺，其特征在于，包括：
(a)选取N型单晶Si衬底；
(b)在所述Si衬底表面生长N型Si外延层形成n++-Si结构；
(c)利用CVD工艺在所述Si外延层表面连续生长Ge籽晶层、Ge主体层和氧化层；所述氧化层的材料为SiO2；
(d)利用LRC工艺晶化包括所述Si衬底、所述Si外延层、所述Ge籽晶层、所述Ge主体层及所述氧化层的整个衬底材料；
(e)利用干法刻蚀工艺刻蚀所述氧化层，在晶化后的所述Ge主体层表面生长Ge外延层形成张应变Ge结构；
(f)在所述Ge外延层上生长P型Ge层形成p+-Ge结构；
(g)制作金属接触电极以完成所述n++-Si/张应变Ge/p+-Ge纵向结构LED的制备。
2.根据权利要求1所述的制备工艺，其特征在于，步骤(b)包括：
在300℃温度下，利用CVD工艺在所述Si衬底表面生长厚度为120～200nm的N型Si外延层形成所述n++-Si结构，所述Si外延层掺杂浓度为5×1019～1×1020cm-3。
3.根据权利要求1所述的制备工艺，其特征在于，步骤(c)包括：
(c1)在275℃～325℃温度下，利用CVD工艺在所述Si衬底表面生长所述Ge籽晶层；
(c2)在500℃～600℃温度下，利用CVD工艺在所述Ge籽晶层表面生长所述Ge主体层；
(c3)利用CVD工艺在所述Ge主体层表面上淀积SiO2材料形成所述氧化层。
4.根据权利要求1所述的制备工艺，其特征在于，在步骤(c)中，所述Ge籽晶层厚度为40～50nm；所述Ge主体层厚度为150～200nm；所述氧化层厚度为100～150nm。
5.根据权利要求1所述的制备工艺，其特征在于，步骤(d)包括：
(d1)将包括所述Si衬底、所述Si外延层、所述Ge籽晶层、所述Ge主体层及所述氧化层的整个衬底材料加热至700℃；
(d2)利用LRC工艺晶化所述整个衬底材料；其中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
(d3)对所述整个衬底材料进行高温热退火。
6.根据权利要求1所述的制备工艺，其特征在于，步骤(e)包括：
(e1)利用干法刻蚀工艺刻蚀所述氧化层；
(e2)在300-400℃温度下，利用CVD工艺在晶化后的所述Ge主体层上生长厚度为400～450nm的Ge材料形成所述Ge外延层。
7.根据权利要求1所述的制备工艺，其特征在于，所述P型Ge层的掺杂浓度为0.5×1019～1×1019cm-3，厚度为180～200nm。
8.根据权利要求1所述的制备工艺，其特征在于，步骤(g)中，制作金属接触电极，包括：
(g1)采用刻蚀工艺，对所述Si外延层、所述Ge籽晶层、所述Ge主体层、所述Ge外延层及所述P型Ge层进行台面刻蚀以露出部分区域的所述Si衬底；
(g2)利用PECVD淀积技术，在所述P型Ge层表面和露出的所述Si衬底表面淀积SiO2钝化层，利用刻蚀工艺选择性刻蚀掉指定区域的所述SiO2钝化层形成接触孔；
(g3)在所述SiO2钝化层和所述接触孔淀积金属Cr层，利用刻蚀工艺选择性蚀掉指定区域的所述Cr层，利用CMP进行平坦化处理以形成所述金属接触电极。
9.根据权利要求8所述的制备工艺，其特征在于，所述SiO2钝化层厚度为150～200nm，所述Cr层厚度为150～200nm。
10.一种纵向结构LED，其特征在于，所述LED由权利要求1～9任一项所述的制备工艺制备形成。
CN201710348302.1A 2017-05-17 2017-05-17 一种纵向结构led及其制备工艺 Active CN107221583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710348302.1A CN107221583B (zh) 2017-05-17 2017-05-17 一种纵向结构led及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710348302.1A CN107221583B (zh) 2017-05-17 2017-05-17 一种纵向结构led及其制备工艺

Publications (2)

Publication Number Publication Date
CN107221583A CN107221583A (zh) 2017-09-29
CN107221583B true CN107221583B (zh) 2019-01-29

Family

ID=59945301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710348302.1A Active CN107221583B (zh) 2017-05-17 2017-05-17 一种纵向结构led及其制备工艺

Country Status (1)

Country Link
CN (1) CN107221583B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855963B1 (en) * 2003-08-29 2005-02-15 International Business Machines Corporation Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate
CN102957091A (zh) * 2011-08-12 2013-03-06 阿科恩科技公司 张应变半导体光子发射和检测装置和集成的光子学系统
CN104037275A (zh) * 2014-06-14 2014-09-10 西安电子科技大学 具有悬浮结构的氮化硅膜致应变的锗led器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472535B2 (en) * 2013-11-08 2016-10-18 Wisconsin Alumni Research Foundation Strain tunable light emitting diodes with germanium P-I-N heterojunctions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855963B1 (en) * 2003-08-29 2005-02-15 International Business Machines Corporation Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate
CN102957091A (zh) * 2011-08-12 2013-03-06 阿科恩科技公司 张应变半导体光子发射和检测装置和集成的光子学系统
CN104037275A (zh) * 2014-06-14 2014-09-10 西安电子科技大学 具有悬浮结构的氮化硅膜致应变的锗led器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Effect of heavy doping and strain on the electroluminescence of Ge-on-Si light emitting diodes;Marc Schmid etc.;《Thin Solid Films》;20130815;第557卷;第351-354页

Also Published As

Publication number Publication date
CN107221583A (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
CN107221582A (zh) 一种发光二极管及其制备方法
CN107871800B (zh) n+-GeSn/i-GeSn/p+-Ge结构光电探测器及其制备方法
CN107658364A (zh) 一种横向PiN结构GeSn光电探测器及其制备方法
CN107785452B (zh) 双本征Ge阻挡层GeSn合金PIN光电探测器
US20150332920A1 (en) Electronic device having graphene-semiconductor multi-junction and method of manufacturing the electronic device
CN107863399B (zh) 基于LRC工艺的n-Ge-i-Ge-p-Si结构波导型光电探测器及其制备方法
CN107046086A (zh) 发光二极管
CN107221583B (zh) 一种纵向结构led及其制备工艺
CN107093656B (zh) 基于纵向结构的led及其制备方法
CN207021280U (zh) 基于台阶结构的发光二极管
CN107248540B (zh) 基于横向结构led及其制备方法
CN207800625U (zh) 发光二极管
CN107123711B (zh) 一种脊状led及其制备方法
CN107919288A (zh) 基于压应变Ge材料NMOS器件及其制备方法
CN107316921B (zh) 红外led及其制备方法
CN207021290U (zh) 红外光源
CN107068819B (zh) 基于纵向结构的发光二极管
CN107248542B (zh) 基于横向结构的led
CN107275458A (zh) 基于台阶结构的发光二极管
CN107123712B (zh) 一种红外led及其制备方法
CN107331747B (zh) 脊状型led
CN107248541B (zh) 基于GeSn材料的LED
CN107331748B (zh) 红外光源
CN208256679U (zh) 一种基于SiGe的PMOS器件
CN207542265U (zh) 一种光电探测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181217

Address after: 362400 Longqiao Garden, Anxi Economic Development Zone, Quanzhou City, Fujian Province

Applicant after: FUJIAN HAIJIA CAILIANG OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: Unit A7, 9th floor, 389 Tongji South Road, Jimei District, Xiamen City, Fujian Province

Applicant before: Xiamen Ruijie Semiconductor Technology Co. Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Longqiao Park Economic Development Zone in Anxi County of Quanzhou City, Fujian province 362400

Patentee after: Fujian Haijia Group Co.,Ltd.

Address before: Longqiao Park Economic Development Zone in Anxi County of Quanzhou City, Fujian province 362400

Patentee before: FUJIAN HAIJIA CAILIANG OPTOELECTRONICS TECHNOLOGY Co.,Ltd.