CN107331747B - 脊状型led - Google Patents
脊状型led Download PDFInfo
- Publication number
- CN107331747B CN107331747B CN201710347692.0A CN201710347692A CN107331747B CN 107331747 B CN107331747 B CN 107331747B CN 201710347692 A CN201710347692 A CN 201710347692A CN 107331747 B CN107331747 B CN 107331747B
- Authority
- CN
- China
- Prior art keywords
- layers
- type
- region
- modified
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000002161 passivation Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 241000931526 Acer campestre Species 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 5
- 229910001020 Au alloy Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 12
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052682 stishovite Inorganic materials 0.000 abstract description 12
- 229910052905 tridymite Inorganic materials 0.000 abstract description 12
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 99
- 239000011241 protective layer Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 10
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000005499 laser crystallization Methods 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种脊状型LED，包括：SOI衬底(101)、改性Ge层(1025)及SiO2钝化层(106)，所述改性Ge层(1025)及所述SiO2钝化层(106)依次层叠于所述SOI衬底(101)之上；本发明提供的改性Ge脊状波导型LED因其具有改性Ge脊状波导型LED有源区，使得器件发光效率提升。
Description
技术领域
本发明属半导体器件制备技术领域，特别涉及一种脊状型LED。
背景技术
随着集成电路的不断发展，金属互连信号延迟与功耗的问题愈发突出，高速光互联技术是解决该问题的有效技术手段。实现高速光互联技术，需要解决诸多科学问题。其中，波导型发光器件(LED)集成发光器件与波导，是Si基单片光电集成中的一个重要研究内容。
Ge半导体为间接带隙半导体，通过改性技术(如应力、合金化等)，其可转变为准直接带隙或者直接带隙半导体，应用于Si基波导型LED发光效率高，且与Si工艺兼容，是当前领域内研究、应用的重点。
从目前该器件工艺实现的情况来看，利用Si衬底与Ge外延层之间的热膨胀系数不同，常规工艺过程中采用合理的热退火工艺制度，Si衬底上Ge外延层可以引入低强度张应变，进而实现准直接带隙Ge。然而，由于Si衬底与Ge外延层之间晶格失配较大，Si衬底上常规工艺制备的Ge外延层位错密度高，制约了器件性能的提升。
发明内容
为了提高现有发光器件的性能，本发明利用激光再晶化工艺，在SOI衬底上制备位错密度低、高质量直接带隙Ge外延层，形成了一种改性Ge脊状波导型LED。
本发明提供一种脊状型LED，包括：SOI衬底(101)、改性Ge层(102)、本征Ge层(103)及钝化层(104)，所述改性Ge层(102)、所述本征Ge层(103)及所述钝化层(104)依次层叠于所述SOI衬底(101)上。
在本发明提供的一个实施例中，还包括N型Ge区域(105)和P型Ge区域(106)，所述N型Ge区域(105)及所述P型Ge区域(106)分布在所述改性Ge层(102)和所述本征Ge层(103)的两侧。
在本发明提供的一个实施例中，所述N型Ge区域(105)及所述P型Ge区域(106)是通过对所述改性Ge层(102)和所述本征Ge层(103)进行离子注入形成的。
在本发明提供的一个实施例中，还包括负电极(107)及正电极(108)，所述负电极(107)连接所述N型Ge区域(105)，所述正电极(108)连接所述P型Ge区域(106)。
在本发明提供的一个实施例中，所述负电极(107)及所述正电极(108)的材料均为Cr-Au合金。
在本发明提供的一个实施例中，所述改性Ge层(102)是在所述SOI衬底(101)生长Ge外延层之后，通过对所述Ge外延层进行LRC工艺晶化并经过热退火工艺处理后形成的，其中，LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
在本发明提供的一个实施例中，所述本征Ge层(103)的厚度为500～550nm。
在本发明提供的一个实施例中，所述本征Ge层(103)为脊型结构，脊型部分厚度为350nm，宽度为1μm。其中，脊型部分厚度为N型Ge区域与本征Ge层的高度差。
在本发明提供的一个实施例中，所述P型Ge区域(106)的掺杂浓度为1×1019cm-3。
在本发明提供的一个实施例中，所述N型Ge区域(105)的掺杂浓度为1×1019cm-3。
与现有技术相比，本发明提供的改性Ge脊状波导型LED具有以下有益效果：
1)本发明提供的改性Ge脊状波导型LED，因其具有改性Ge脊状波导型LED有源区，使得器件发光效率提升。
2)本发明LED结构为脊状p+-Ge/低强度张应变Ge/n+-Ge的横向结构PiN，有利于后续单片光电集成的实现。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供了一种改性Ge脊状波导型LED结构示意图；
图2为本发明实施例提供的一种基于LRC工艺的改性Ge脊状波导型LED的制备方法流程图；
图3为本发明实施例提供的一种LRC工艺的示意图；
图4a-图4m为本发明实施例的另外一种基于LRC工艺的改性Ge脊状波导型LED的制备方法工艺流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
图1为本发明实施例提供了一种改性Ge脊状波导型LED结构示意图，该脊状型LED包括：SOI衬底(101)、改性Ge层(102)、本征Ge层(103)及钝化层(104)，所述改性Ge层(102)、所述本征Ge层(103)及所述钝化层(104)依次层叠于所述SOI衬底(101)上。
进一步地，在上述实施例的基础上，该脊状型LED还包括N型Ge区域(105)和P型Ge区域(106)，所述N型Ge区域(105)及所述P型Ge区域(106)分布在所述改性Ge层(102)和所述本征Ge层(103)的两侧。
进一步地，在上述实施例的基础上，所述N型Ge区域(105)及所述P型Ge区域(106)是通过对所述改性Ge层(102)和所述本征Ge层(103)进行离子注入形成的。
进一步地，在上述实施例的基础上，还包括负电极(107)及正电极(108)，所述负电极(107)连接所述N型Ge区域(105)，所述正电极(108)连接所述P型Ge区域(106)。
进一步地，在上述实施例的基础上，所述负电极(107)及所述正电极(108)的材料均为Cr-Au合金。
进一步地，在上述实施例的基础上，所述改性Ge层(102)是在所述SOI衬底(101)生长Ge外延层之后，通过对所述Ge外延层进行LRC工艺晶化并经过热退火工艺处理后形成的，其中，LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。其中，LRC工艺指激光再晶化工艺。
进一步地，在上述实施例的基础上，所述本征Ge层(103)的厚度为500～550nm。
进一步地，在上述实施例的基础上，所述本征Ge层(103)为脊型结构，脊型部分厚度为350nm，宽度为1μm。其中，脊型部分厚度为为N型Ge区域与本征Ge层的高度差。
进一步地，在上述实施例的基础上，所述P型Ge区域(106)的掺杂浓度为1×1019cm-3。
进一步地，在上述实施例的基础上，所述N型Ge区域(105)的掺杂浓度为1×1019cm-3。
与现有技术相比，本发明提供的改性Ge脊状波导型LED具有以下有益效果：
1)本发明提供的改性Ge脊状波导型LED，因其具有改性Ge脊状波导型LED有源区，使得器件发光效率提升。
2)本发明LED结构为脊状p+-Ge/低强度张应变Ge/n+-Ge的横向结构PiN，有利于后续单片光电集成的实现。
实施例二
请参见图2，图2为本发明实施例提供的一种基于LRC工艺的改性Ge脊状波导型LED的制备方法流程图，LRC工艺指激光再晶化工艺。该制备方法流程包括：
(a)选取SOI衬底；
(b)利用CVD工艺在SOI衬底表面生长Ge外延层；
(c)利用CVD工艺在Ge外延层表面生长氧化层；
(d)利用LRC工艺晶化Ge外延层形成改性Ge外延层；
(e)利用干法刻蚀工艺刻蚀氧化层；
(f)利用CVD工艺在改性Ge外延层表面生长本征Ge层；
(g)选择性刻蚀本征Ge层形成脊型结构；
(h)在脊型结构的两侧分别注入P离子和B离子形成N型Ge区域和P型Ge区域；
(i)制备金属接触电极以完成改性Ge脊状波导型LED的制备。
优选地，步骤(b)可以包括：
(b1)在275℃～325℃温度下，利用CVD工艺在SOI衬底表面生长厚度为40～50nm的Ge籽晶层；
(b2)在500℃～600℃温度下，利用CVD工艺在Ge籽晶层表面生长厚度为120～150nm的Ge主体层以形成Ge外延层。
优选地，步骤(d)可以包括：
(d1)将包括SOI衬底、Ge外延层及氧化层的整个衬底材料加热至700℃；
(d2)利用LRC工艺晶化Ge外延层；其中，LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
请参见图3，图3为本发明实施例提供的一种LRC工艺的示意图。LRC工艺是一种热致相变结晶的方法，通过激光热处理，使Si衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，不仅可获得高质量的Ge外延层，同时，由于LRC工艺可精确控制晶化区域，一方面避免了常规工艺中Si衬底与Ge外延层之间的Si、Ge互扩问题，另一方面Si/Ge之间材料界面特性好。
(d3)冷却整个衬底材料形成改性Ge外延层。
优选地，步骤(f)可以包括：在500℃～600℃温度下，利用CVD工艺在改性Ge外延层表面生长厚度为500～550nm的本征Ge层。
优选地，步骤(g)中，脊型部分厚度为350nm，宽度为1μm。
优选地，步骤(h)可以包括：
(h1)在本征Ge层表面淀积第一保护层，选择性刻蚀第一保护层形成N型离子注入窗口；
(h2)对N型离子注入窗口进行P离子注入，形成掺杂浓度为1×1019cm-3的N型Ge区域，高温退火，刻蚀掉第一保护层；
(h3)在本征Ge层表面淀积第二保护层，选择性刻蚀第二保护层形成P型离子注入窗口；
(h4)对P型离子注入窗口进行B离子掺杂，形成掺杂浓度为1×1019cm-3的P型Ge区域，高温退火，刻蚀掉第二保护层。
优选地，步骤(i)可以包括：
(i1)在N型Ge区域、P型Ge区域和本征Ge层表面淀积厚度为150～200nm的钝化层，用刻蚀工艺选择性刻蚀掉指定区域的钝化层形成金属接触孔；
(i2)利用电子束蒸发工艺在钝化层和金属接触孔上淀积厚度为150～200nm的Cr金属层；
(i3)利用刻蚀工艺刻选择性蚀掉指定区域的Cr金属层，利用化学机械抛光进行平坦化处理。
本发明提出采用LRC工艺，通过激光热处理，使SOI衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，获得低位错密度的Ge外延层，以提高器件性能。同时，本发明拟采用脊状p+-Ge/低强度张应变Ge/n+-Ge的横向结构PiN，利于后续单片光电集成的实现。
实施例三
请参照图4a-图4m，图4a-图4m为本发明实施例的另外一种基于LRC工艺的改性Ge脊状波导型LED的制备方法工艺流程示意图，该制备方法包括如下步骤：
S101、衬底选取。如图4a所示，选取SOI衬底片001为初始材料；
S102、Ge外延层生长。
S1021、Ge籽晶层外延生长。如图4b所示，在275℃～325℃温度下，利用CVD工艺外延生长厚度为40～50nm的Ge籽晶层002；
S1022、Ge主体层生长。如图4c所示，在500℃～600℃温度下，利用CVD工艺在在Ge籽晶层表面生长厚度为120～150nm的Ge主体层003；
S103、氧化层的制备。如图4d所示，利用CVD工艺在Ge主体层表面上淀积厚度为150nm SiO2氧化层004；
S104、Ge外延层的晶化及氧化层刻蚀；如图4e，将包括SOI衬底、Ge外延层及氧化层的整个衬底材料加热至700℃，采用LRC工艺晶化整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，冷却整个衬底材料。该方法降低了Ge材料的位错密度和表面粗糙度，提高了晶体质量。然后利用干法刻蚀工艺刻蚀氧化层004，得到激光晶化后的改性Ge外延层005；
S105、如图4f所示，在330℃温度下，利用减压CVD生长厚度为500～550nm的本征Ge层，(为了便于图示观看，将晶化后的Ge层以及晶化后生长的本征Ge层合为i-Ge层006)。由于此本征Ge层是在晶化后的Ge外延层上生长的，所以Ge的质量较好，晶格失配率较低。
S106、如图4g所示，选择性刻蚀i-Ge层，形成厚度为350nm，宽度为1μm的脊型结构；
S107、Ge区域N型离子注入。
S1071、如图4h所示，在i-Ge层表面淀积厚度为200nm的SiO2保护层，选择性刻蚀SiO2保护层得到SiO2保护层007；
S1072、如图4i所示，对i-Ge层进行P离子注入，形成掺杂浓度为1×1019cm-3的N型Ge区域008，高温退火，刻蚀掉SiO2保护层007；
S108、Ge区域P型离子注入。
S1081、如图4j所示，在i-Ge层和N型Ge区域表面淀积厚度为200nm的SiO2保护层，选择性刻蚀SiO2保护层得到SiO2保护层009，
S1082、如图4k所示，对i-Ge层进行B离子注入，形成掺杂浓度为1×1019cm-3的P型Ge区域010，高温退火，刻蚀掉SiO2保护层009；
S009、金属接触孔制备。如图4l所示，在i-Ge层、N型Ge区域和P型Ge区域表面淀积厚度为150～200nm的SiO2钝化层011，隔离台面与外界电接触。刻蚀接触孔，用刻蚀工艺选择性刻蚀掉指定区域SiO2钝化层形成金属接触孔。
S010、金属互连制备。如图4m所示，利用电子束蒸发工艺在SiO2钝化层和金属接触孔淀积厚度为150～200nm的金属Cr层012。利用刻蚀工艺刻选择性蚀掉指定区域的金属Cr，采用化学机械抛光工艺(CMP)进行平坦化处理。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (8)
1.一种脊状型LED，其特征在于，包括：SOI衬底(101)、改性Ge层(102)、本征Ge层(103)、钝化层(104)、N型Ge区域(105)和P型Ge区域(106)，所述改性Ge层(102)、所述本征Ge层(103)及所述钝化层(104)依次层叠于所述SOI衬底(101)上；所述改性Ge层(102)是在所述SOI衬底(101)生长Ge外延层、氧化层之后，通过对整个衬底材料进行LRC工艺晶化处理，并刻蚀氧化层后形成的，其中，LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，所述N型Ge区域(105)及所述P型Ge区域(106)分布在所述改性Ge层(102)和所述本征Ge层(103)的两侧。
2.如权利要求1所述的LED，其特征在于，所述N型Ge区域(105)及所述P型Ge区域(106)是通过对所述改性Ge层(102)和所述本征Ge层(103)进行离子注入形成的。
3.如权利要求2所述的LED，其特征在于，还包括负电极(107)及正电极(108)，所述负电极(107)连接所述N型Ge区域(105)，所述正电极(108)连接所述P型Ge区域(106)。
4.如权利要求3所述的LED，其特征在于，所述负电极(107)及所述正电极(108)的材料均为Cr-Au合金。
5.如权利要求1所述的LED，其特征在于，所述本征Ge层(103)的厚度为500～550nm。
6.如权利要求5所述的LED，其特征在于，所述本征Ge层(103)为脊型结构，脊型部分厚度为350nm，宽度为1μm。
7.如权利要求1所述的LED，其特征在于，所述P型Ge区域(106)的掺杂浓度为1×1019cm-3。
8.如权利要求1所述的LED，其特征在于，所述N型Ge区域(105)的掺杂浓度为1×1019cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710347692.0A CN107331747B (zh) | 2017-05-17 | 2017-05-17 | 脊状型led |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710347692.0A CN107331747B (zh) | 2017-05-17 | 2017-05-17 | 脊状型led |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107331747A CN107331747A (zh) | 2017-11-07 |
| CN107331747B true CN107331747B (zh) | 2019-11-26 |
Family
ID=60193632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710347692.0A Active CN107331747B (zh) | 2017-05-17 | 2017-05-17 | 脊状型led |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107331747B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101557074A (zh) * | 2008-04-10 | 2009-10-14 | 电子科技大学 | 硅基锗电注入激光器及制作方法 |
| CN104993025B (zh) * | 2015-07-01 | 2018-06-19 | 西安电子科技大学 | 氮化硅膜致应变的锗锡中红外led器件及其制备方法 |
| CN106012001A (zh) * | 2016-05-24 | 2016-10-12 | 西安电子科技大学 | 带隙改性Ge材料及其制备方法 |
-
2017
- 2017-05-17 CN CN201710347692.0A patent/CN107331747B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107331747A (zh) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9224921B2 (en) | Method for forming a buried metal layer structure | |
| CN107221582A (zh) | 一种发光二极管及其制备方法 | |
| JP6525554B2 (ja) | 基板構造体を含むｃｍｏｓ素子 | |
| CN102569551B (zh) | 具蚀刻停止层的磊晶结构及其制造方法 | |
| JP2015515745A (ja) | ＧａＮ成長に使用される複合基板 | |
| JP6686183B2 (ja) | エピタキシャル成長用基板、エピタキシャル成長用基板の製造方法、エピタキシャル基板及び半導体素子 | |
| CN107331747B (zh) | 脊状型led | |
| JP2015529016A (ja) | 金属拡散を防止する保護層付きの複合基板 | |
| CN107046086A (zh) | 发光二极管 | |
| CN107123711B (zh) | 一种脊状led及其制备方法 | |
| CN206992138U (zh) | 脊状发光二极管 | |
| CN207021280U (zh) | 基于台阶结构的发光二极管 | |
| CN107248540B (zh) | 基于横向结构led及其制备方法 | |
| CN207800625U (zh) | 发光二极管 | |
| CN207441732U (zh) | 光电探测器 | |
| CN107316921B (zh) | 红外led及其制备方法 | |
| CN107093656B (zh) | 基于纵向结构的led及其制备方法 | |
| CN107068819B (zh) | 基于纵向结构的发光二极管 | |
| US20240145628A1 (en) | Manufacturing method for epitaxial substrate, epitaxial substrate and semiconductor structure | |
| CN113658859B (zh) | 一种氮化镓功率器件的制备方法 | |
| CN107221583B (zh) | 一种纵向结构led及其制备工艺 | |
| CN107170859A (zh) | 基于横向结构发光二极管 | |
| CN107248542B (zh) | 基于横向结构的led | |
| CN107331739B (zh) | 一种红外光模块 | |
| CN107275458A (zh) | 基于台阶结构的发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191025 Address after: No. 1-169, Xingzhong village, Xiaozhi Town, Linhai City, Taizhou City, Zhejiang Province Applicant after: Cai Xiang Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: XI'AN CREATION KEJI Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231120 Address after: 066000 no.22-2-2401, tomorrow Star City, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Qinhuangdao Maibo Technology Service Co.,Ltd. Address before: 317000 no.1-169 Xingzhong village, Xiaozhi Town, Linhai City, Taizhou City, Zhejiang Province Patentee before: Cai Xiang |
|
| TR01 | Transfer of patent right |