JP2015529016A - 金属拡散を防止する保護層付きの複合基板 - Google Patents

金属拡散を防止する保護層付きの複合基板 Download PDF

Info

Publication number
JP2015529016A
JP2015529016A JP2015523359A JP2015523359A JP2015529016A JP 2015529016 A JP2015529016 A JP 2015529016A JP 2015523359 A JP2015523359 A JP 2015523359A JP 2015523359 A JP2015523359 A JP 2015523359A JP 2015529016 A JP2015529016 A JP 2015529016A
Authority
JP
Japan
Prior art keywords
layer
gan
composite substrate
substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015523359A
Other languages
English (en)
Other versions
JP6017035B2 (ja
Inventor
永健 ▲孫▼
永健 ▲孫▼
国▲義▼ ▲張▼
国▲義▼ ▲張▼
玉珍 童
玉珍 童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino Nitride Semiconductor Co Ltd
Original Assignee
Sino Nitride Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino Nitride Semiconductor Co Ltd filed Critical Sino Nitride Semiconductor Co Ltd
Publication of JP2015529016A publication Critical patent/JP2015529016A/ja
Application granted granted Critical
Publication of JP6017035B2 publication Critical patent/JP6017035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777Edge feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は金属拡散を防止する保護層付きの複合基板を提供する。融点が1000℃以上の熱伝導・電気伝導層(2)、前記熱伝導・電気伝導層(2)に位置するGaN単結晶層(1)及び少なくとも複合基板の側壁を包む金属拡散を防止する保護層(3)を含める。当該複合基板は、GaNエピタキシャルに要求されるホモエピタキシャルを保証できると同時に、結晶体の質を向上させ、直接に垂直構造のLEDを作製することができる。且つコストを大幅に低減させると同時に、MOCVD高熱成長時に金属材料が拡散及び揮発することにより実験設備に汚染問題を起こしてしまうことを効果的に避ける。【選択図】図1

Description

本発明はGaNエピタキシャル成長に使用される基板に係り、特に金属拡散を防止する保護層付きの高効率の複合基板に関する。
GaN及びInGaN、AlGaNを主とするIII/V族窒化物は、近年注目を集める半導体材料であり、その1.9−6.2eVの間で連続的に可変な直接バンドギャップと、優れた物理的、化学的安定性、高飽和電子移動度などの特性により、レーザー、発光ダイオードなどのオプトエレクトロニック・デバイスの最適な材料になる。
しかし、現存のGaNベース(base)半導体材料デバイスについて、GaN基板が欠けるため、GaNベースLEDのエピタキシャルフィルムは主にサファイア基板、SiC、又はSiなどの基板の上に成長する。今まで、GaN材料システムのエピタキシャル成長技術は、基本的に大きな不整合系のヘテロエピタキシー技術に基づいているものである。ここで、応用範囲が最も広く、最も特許で保護されているものは、サファイア基板のヘテロエピタキシー技術であるが、以下のような主要な問題点が存在する。1. GaNとサファイアとの間には比較的に大きな格子不整合及び熱応力不整合があるため、109cm-2の不整合転位が発生し、結晶の質が大きく影響されると共に、LEDの発光効率及び使用寿命も低減されていた。2. サファイアは絶縁体であり、常温での電気抵抗率が1011Ωcm以上になるため、垂直構造のデバイスを製造することができなくなっていた。そして、通常にエピタキシャル層の表面においてN型とP型の電極を作るしかできないので、有効発光面積が減少されながら、デバイスを作製する時のフォトエッチング及びエッチング技術が増加され、材料の利用率が下がっていた。3. サファイアの伝熱性能は良くなく、100℃の熱伝導率は約0.25W/cmKであり、これはGaNベースデバイスの機能に対して大きく影響していた。特には大面積・大仕事率デバイスの場合、放熱の問題は非常に顕著であった。4. GaNベースレーザー(LD)の製造において、サファイアの硬度が高く、且つ、サファイアの結晶格子とGaN格子の間に30度の夾角が存在するため、InGaN LDエピタキシャル層のへき開面を獲得しにくく、へき開方法でInGaN−LDのキャビティー表面を得ることもできなかった。
また、SiC基板の格子定数はGaN格子定数と最も近く、格子不整合も少ないが、同じヘテロエピタキシーであるので、不整合転位とサーマルミスフィット転位が同じく存在する。しかもSiC基板はコストが高く、GaNベースLEDデバイスでの応用は明らかに難しい。Si基板も近年から研究を始めたGaNベースエピタキシャル基板であるが、Si基板とGaNとの格子不整合率はサファイア基板よりも高い。それに、Si基板は立体結晶方位であることに対し、GaNは六方晶の結晶方位であるため、その上でGaN材料をエピタキシーすることがさらに難しくなる。今のところ、Si基板で成長されたGaN層において、亀裂などの深刻な問題が存在し、成長厚さが4μm以上になることは極めて困難である。
そのため、結晶エピタキシーといえば、そのエピタキシャル成長理論においても、半導体エピタキシャル技術の発展沿革においても、ホモエピタキシーは最適な選択であることが証明された。最近、GaN単結晶基板の作製技術が開発を始めた。GaN単結晶基板の出現は、GaNエピタキシャルをホモエピタキシーにすることができて、エピタキシャルGaN結晶の質を大きく向上させた。しかも、GaN結晶は優れた熱伝導・電気伝導性能を有するため、GaN基板エピタキシャルを使用するLEDエピタキシャルウエハを直接に垂直構造のLEDデバイスに作製することができる。これにより、大電流に通された時のデバイスの性能が向上されたが、GaN単結晶基板のLEDデバイスにおける応用はその高い値段に制限されている。今、2インチのLEDエピタキシャルウエハの値段は100米ドルを超えていないが、2インチのGaN単結晶基板の値段は一枚2000米ドルにも達しているので、このような高いコストはGaN単結晶基板のLED市場における応用を完全に制限している。
本発明の目的は、GaNエピタキシャルに必要なホモエピタキシャル要求を満たし、結晶の質を向上させ、直接に垂直構造のLEDを作製することができ、さらに、生産コストを低減させ、同時に、MOCVD高熱成長時に金属材料が拡散及び揮発することにより実験設備に汚染問題を起こしてしまうことを効果的に避けるGaNエピタキシャルウエハ成長に直接に使用される高効率の複合基板を提供する。
本発明においてGaN成長に使用される複合基板は、熱伝導・電気伝導層と前記熱伝導・電気伝導層に位置するGaN単結晶層とを含め、少なくとも複合基板の側壁を包む金属拡散を防止する保護層を有することを特徴とする。
本発明の複合基板は、少なくとも二層の材料により構成された基板本体及び一層の基板本体を完全に包むものでない(GaN成長に使用されるGaN単結晶層の表面を露出することが必要)、金属拡散を防止する保護層を含める。図1のように、当該複合基板はまず一層の熱伝導・電気伝導層2を含め、前記熱伝導・電気伝導層に一層のGaN単結晶1がボンディングされ、そして一層の完全に包むものでない外部の金属拡散を防止する保護層3を含める。
前記熱伝導・電気伝導層の厚さが10μm〜3000μmであり、その内50μm〜400μmが最適である。それに、当該熱伝導・電気伝導層の材料として、以下のような特徴を備えなければならない。(1)融点が1000℃以上であり、又は1000℃以下の場合に基本的に固態を維持することができること。(2)比較的に優れた伝熱性能及び電気伝導性能を有すること。
上記要求のように、前記熱伝導・電気伝導層の材料はいくつかの単体金属、合金、又は準合金を選ぶことができる。例えば、金属W、金属Ni、金属Mo、金属Pd、金属Au及び金属Crなど、又は前記金属のいずれか二種或いは二種以上の合金、又は前記金属の一種、二種或いは二種以上とCuとの合金、例えば、WCu合金、MoCu合金、及びNiCu合金などの材料である。前記熱伝導・電気伝導層の材料はSi結晶体、SiC結晶体、AlSi結晶体などでもよい。
前記熱伝導・電気伝導層に位置するGaN層の厚さが0.1μm〜100μmであり、その内1μm〜20μmが最適である。前記GaN層は単結晶の形で存在する。
前記熱伝導・電気伝導層とGaN結晶の間には剛性又は柔軟性(flexibility)ボンディングにより接続される。このボンディングは剛性のファンデルワールス力によるボンディングであれば、熱伝導・電気伝導層材料の熱膨張率がGaNと近いことが必要となる。近いとは、熱膨張率の差が10%以内、かつ熱伝導・電気伝導材料とGaN結晶の間には何の媒質も存在していないことである。また、柔軟性媒質により熱伝導・電気伝導層とGaN層をボンディングすることもよい。柔軟性媒質によるボンディングであれば、1000℃以上の融点が必要となり、かつ応力緩和ができるように一定の展延性が要求される。さらに、0.5μm〜5μmの厚さのAuAuボンディング又は金属W、Pd、Niなどで高温金属ボンディングすることは最適であり、前述の厚さを有する金属媒質ボンディング層は、熱膨張率の違いによるGaNと熱伝導・電気伝導層との熱的な不整合応力を緩和することができる。そのため、柔軟性媒質によるボンディングの使用には、熱伝導・電気伝導層の熱膨張率はGaNと一致又は近いことは必要ない。
本発明の複合基板は、完全に包むものでない、外部の金属拡散を防止する保護層構造設計を有する。前記保護層の材料は下記の要求を満足しなければならない。一、前記材料は1100℃以内において分解又は溶解しない。二、前記材料は金属を使用することがなく、かつ揮発性を持たない。好ましい材料はSiO2、Si3N4、SiC、GaN又はAlN等である。前記保護層の厚さは20nm〜5μmであり、その内100nm〜2μmが最適である。前記保護層の設計は非完全包み方式であり、その包み方式は主に下記の六つがある。
第一種は図2のように、前記保護層3が複合基板の側壁のみを包む。
第二種は図3のように、前記保護層3が複合基板の側壁を包むと共に、GaN層1表面の縁の1〜10mm幅の区域を包む。GaN層1表面の縁の1〜5mm幅の区域を包むことが好ましい。
第三種は図4のように、前記保護層3が複合基板の側壁を包むと共に、熱伝導・電気伝導層2底面の縁の1〜10mm幅の区域を包む。熱伝導・電気伝導層2底面の縁の1〜5mm幅の区域を包むことが好ましい。
第四種は図5のように、前記保護層3が複合基板の側壁を包むと共に、GaN層1表面の縁及び熱伝導・電気伝導層2底面の縁の1〜10mm幅の区域を包む。GaN層1表面の縁及び熱伝導・電気伝導層2底面の縁の1〜5mm幅の区域を包むことが好ましい。
第五種は図1のように、前記保護層3が複合基板の側壁を包むと共に、熱伝導・電気伝導層2の底面全体を包む。
第六種は図6のように、前記保護層3は複合基板の側壁を包むと共に、熱伝導・電気伝導層2の底面全体及びGaN層表面の縁の1〜10mm幅の区域を包む。その中に、前記区域の幅を1〜5mmにすると好ましい。
前記金属拡散を防止する保護層の設計は非常に重要である。本発明の複合基板の本体は多層構造であり、少なくともGaN層と熱伝導・電気伝導層の二層の構造を含め、その間はボンディング層により連結される。前記のように、本発明に使用される熱伝導・電気伝導層の材料は金属材料であることを最適とし、その中は金属W、金属Ni、金属Mo、金属Pd、金属Au及び金属Crなど、又はその合金を含める。同様に、ボンディング層の材料は主に、AuAuボンディング又は金属W、Pd、或いはNi等の高熱金属ボンディングである。これらの金属材料において、一部の金属材料、特に金は高熱では拡散性が強い元素である。GaNエピタキシャルウエハのエピタキシャルは高精密な有機金属気相成長設備(MOCVD)で行うことが必要である。しかし、これらの金属拡散は設備の反応チェンバーの汚染を引き起こし、設備の損害を引き起こして、複合基板の応用に大きな困難をもたらしてしまう。したがって、金属高熱拡散を防止する外部保護層の設計は特に重要である。
一定の厚さの保護層を選択すれば、高熱の場合に複合基板の金属成分が拡散されることを効果的に防止することができる。本発明の最初の四種の保護設計案は主に、熱伝導・電気伝導層に使う金属材料の拡散性質が強くないが、ボンディング層の金属材料の重度な拡散により引き起こされる問題を防止するために使用される。第五種と第六種の案は主に、熱伝導・電気伝導層に使う金属材料とボンディング層の金属材料のいずれも重度に拡散することにより引き起こされる問題を防止するために使用される。また、第二種、第四種及び第六種の保護層の構造において、GaN表面部分に対し保護する部分の設計は主に、成長の過程において、GaNの縁が破裂する問題を防止するための設計である。
さらに、前記複合基板内には一つの反射層があり、当該反射層はGaN単結晶層の内部、底部、又は底面に位置し、前記GaN単結晶層の底面とは、GaN単結晶層と熱伝導・電気伝導層が接する面である。図7のように、前記反射層は熱伝導・電気伝導層とGaN層との間にあるボンディング層の、GaN層に近い一端(即ち、ボンディング層とGaN層の間)に位置することができる。図8のように、GaN層内部又は底部に位置しても良い。前期反射層はボンディング層のGaN層に近い一端に位置する場合、前記反射層は金属反射層、例えばPd、Crなどの金属反射層である。前記反射層はGaN層内部又はGaN層底部に位置する場合、図9のように、前記反射層は回折格子構造或いはフォトニック格子構造を有する周期性又は準周期性(quasi-periodicity)構造である。
前記回折格子構造とは、マイクロメートルレベルの周期性構造であり、前記フォトニック格子構造とは、ナノメートルレベルの周期性構造である。これらの周期性構造は、周期性を持つ円錐形の膨らみや窪み、円台形の膨らみや窪み、円柱形の膨らみや窪み、三角錐形の膨らみや窪み、又は任意の形の周期性膨らみや窪みである。図5のように、その(a)は三角錐形窪みの周期性構造の一種を示し、(b)は円柱形窪みの周期性構造の一種を示した。このマイクロメートルレベル又はナノメートルレベルの周期性構造は構造周期が10nm〜50μmであり、その内200nm〜10μmが最適である。図5では、wとdはそれぞれ窪みの最大幅と最大深さを示し、Aは構造周期を示し、ここではA>w。
前記回折格子構造とは、マイクロメートルレベルの周期性構造であり、前記フォトニック格子構造とは、ナノメートルレベルの周期性構造である。これらの周期性構造は、周期性を持つ円錐形の膨らみや窪み、円台形の膨らみや窪み、円柱形の膨らみや窪み、三角錐形の膨らみや窪み、又は任意の形の周期性膨らみや窪みである。図10のように、その(a)は三角錐形窪みの周期性構造の一種を示し、(b)は円柱形窪みの周期性構造の一種を示した。このマイクロメートルレベル又はナノメートルレベルの周期性構造は構造周期が10nm〜50μmであり、その内200nm〜10μmが最適である。図10では、wとdはそれぞれ窪みの最大幅と最大深さを示し、Aは構造周期を示し、ここではA>w。
反射層としてのマイクロメートルレベル又はナノメートルレベルの周期性構造は、一般的に耐高温(融点が1000℃以上)の、また屈折率がGaNと異なる材料により作製される。例えば、SiO2、SiNなどの結晶方式、又はメッキ方式で成長できる材料にて周期性構造が形成され、GaN単結晶層内に嵌められた。これらの材料の屈折率はGaNと異なるため、有効な全反射フェースが形成され、かつ周期性構造がフェースの平均屈折率を有効に向上させた。
ある場合には、GaN層底部に位置する周期性構造は、GaNと異なる材料により形成されることではなく、ただGaN層の底面で形成された周期性図形に過ぎないが、このような周期性図形も反射層の役割を果たすことができる。
前記反射層のデザインは、本発明における複合基板でエピタキシャル成長するGaNベースデバイスにとって極めて重要な作用がある。図11のように、通常、その上でエピタキシャルする発光デバイスの場合、アクティブ層の発光は360度へエマージェント(emergent)する。前記反射層のデザインがなければ、発光材料は熱伝導・電気伝導層へ照射した光の40%が基板に吸収され、エマージェントすることができなくなる。そのため、反射層デザインが備える基板材を採用すれば、光抽出率を少なくとも30%以上に向上させることができる。
本発明における複合基板は直接にGaNエピタキシャルフィルムのエピタキシャル成長に使用することができ、さらに垂直構造のLEDデバイスを作製することができる。伝統的な技術と比べて、明らかな優位性を持っている。
まず、現存技術によるサファイア基板成長と比較する。現在、GaNエピタキシャルフィルムの成長に最もよく使われているのはサファイア基板であるが、サファイア基板は電気伝導も熱伝導もできないため、サファイア基板に成長したGaNが垂直構造のLEDデバイスを作製することは難しい。ほとんどが平面構造のLEDに作製されるので、放熱性能が低く、ハイパワーデバイスにも作製できない。また、サファイア基板はGaNとヘテロ基板であるため、GaN成長の品質が制限され、上質のGaNエピタキシャルフィルムを作製することができない。
それに対し、本発明の複合基板はサファイア基板より明らかな優位性を持っている。第一に、複合基板には一つのGaN層が存在するため、複合基板におけるGaNエピタキシャルフィルム成長はホモエピタキシャル成長に属し、GaNエピタキシャルフィルムの結晶体品質を高め、内部量子効率を向上させる。第二に、複合基板における熱伝導・電気伝導層の使用により、複合基板で成長したGaNエピタキシャルフィルムが直接に伝統なチップ作製技術に基づいて、垂直構造のLEDデバイスを作製することができて、基板が電気伝導も熱伝導もできないという制限はなくなり、デバイスの効率をより大幅に上げられた。
次に、現存技術によるSi基板成長とSiC基板成長と比較する。この二種の基板は熱伝導・電気伝導性を備えているため、基板の上で成長したGaNエピタキシャルフィルムは直接に垂直構造のLEDを作製できるが、二種の基板は同じくヘテロエピタキシャルであるため、成長したGaN結晶体の品質向上には不利である。特にはSi基板の場合、その上で成長したGaNエピタキシャルには、多層のAlGaNを挿入して応力調節する必要がある。かつその上で成長したGaNは3〜4μmの厚さを超えることは非常に難しい。また、SiC基板の格子定数はGaN結晶と比較的に近いが、SiC結晶本体の作製が非常に難しい、かつ作製コストも高いので、GaNベースのハイパワーLEDデバイスには幅広く応用しにくい。本発明における複合基板はこの二種の基板と比較すれば、ホモエピタキシャル成長に属するという優位性が現れた。つまり、GaNエピタキシャルフィルムの結晶品質を向上させ、より幅広く利用されることができる。
また、GaN単結晶基板と比較する。GaN単結晶基板は本発明の複合基板と同じく、ホモエピタキシャル基板であり、この二種の基板を応用したエピタキシャル成長はGaN結晶品質を大幅に向上させた。但し、GaN単結晶基板作製の高いコストと比べ、本発明の複合基板は原材料がより低価な熱伝導・電気伝導材料と、GaN単結晶基板の四百分の一から四分の一の厚さしかないGaN層を使用するため、コストはGaN単結晶基板より遥かに低く、より広い分野において将来性を持っている。
最後に、保護層の使用はMOCVD高熱成長時、金属材料の熱伝導・電気伝導層、ボンディング層及び/或いは反射層の金属拡散及び揮発により実験設備に汚染問題を引き起こしてしまうことを効果的に避ける。
本発明の複合基板の構造説明図である。 金属拡散を防止する保護層が複合基板の側壁を包む構造の説明図である。 金属拡散を防止する保護層が複合基板の側壁及び表面の一部を包む構造の説明図である。 金属拡散を防止する保護層が複合基板の側壁及び底面の一部を包む構造の説明図である。 金属拡散を防止する保護層が複合基板の側壁及び表面の一部と底面を包む構造の説明図である。 金属拡散を防止する保護層が複合基板の側壁及び表面の一部と底面の全体を包む構造の説明図である。 反射層が複合基板のボンディング層のGaNに近い一端に位置する構造の説明図である。 反射層が複合基板のGaN層内に位置する構造の説明図である。 反射層の回折格子、又はフォトニック格子の周期性構造の説明図である。 反射層が三角錐形の窪み(a)、或いは円柱形の窪み(b)の形である周期性構造の説明図である。 LEDアクティブ層の発光の立体の光角及び表面出光の光円錐の説明図である。 実施形態1において、GaN層内に反射層構造を有し、且つ側壁は保護層を有するGaN/WCu複合基板を作製するフローチャート(flowchart)であり、ここで、(a)は第二工程において、4μmのGaN/サファイア基板のGaN面でSiO2周期反射層を作製するプロセスの説明図であり、(b)は第三工程において、反射層を作製した後に、HVPE技術を利用し、総厚さが10μmに達するまでGaNを成長させるプロセスの説明図であり、(c)は第四工程において、加工後に獲得した、Si基板に位置し、反射層構造を有するGaN層構造の説明図であり、(d)は最後に獲得したGaN/WCu複合基板の構造の説明図である。 実施形態1の第四工程において、502接着剤によりSi基板を接着し、及びサファイア基板をレーザーリフトオフする手順の説明図である。 実施形態1の第五工程において、高温ボンディング及びSi基板の高温脱落手順の説明図である。 実施形態2において、作製されたGaN/MoCu複合基板の構造の説明図である。 実施形態3において、金属反射層を有するGaN/MoCu複合基板を作製するフローチャートであり、ここで、(a)は第三工程において、Si基板に接着されたGaN単結晶層にPd金属反射層を蒸着して得た構造の説明図であり、(b)はNiNiボンディングにより得たPd金属反射層を有し、且つ保護層に包まれたGaN/MoCu複合基板の構造の説明図である。 実施形態4において、ファンデルワールス力でSi基板とGaN層をボンディングさせた複合基板の作製するフローチャートであり、ここで、(a)は第三工程において、GaN/サファイア基板のGaN面でSiO2円柱形周期構造を作製するプロセスの説明図であり、(b)は第四工程において、反射層を作製した後、HVPE技術を利用し、GaNの総厚さが50μmに達するまでGaNを成長させるプロセスの説明図であり、(c)は第五工程において、ファンデルワールスボンディングによりサファイア/GaN/Si構造が形成されるプロセスの説明図であり、(d)は第六工程において、レーザーリフトオフによりGaN/Si複合基板を獲得する説明図である。 実施形態5において、作製されたGaN/SiC複合基板の構造の説明図である。 実施形態6において、作製されたGaN/AlSi複合基板の構造の説明図である。 実施形態7において、作製されたGaN/WCu複合基板の構造の説明図である。
図面において数字が代表したものは以下の通り。1-GaN層、2-熱伝導・電気伝導層、3-保護層、4-ボンディング層、5-反射層、5'-反射層図形構造、6-サファイア基板、7-Si基板、8-SiC単結晶基板、9-AlSi単結晶基板。
次は、本発明について、図面を参照ながら、実施例を通じて詳しく説明する。但し、これは本発明を限定するものではない。本領域の技術者が本発明の趣旨に基づき、様々な修正や改良を行うことができ、また、本発明の趣旨を逸脱しない限り、全ての修正や改良は本発明の範囲内に属する。
(実施形態1:AuAuボンディングによりWCu金属基板とGaN層がボンディングされた金属複合基板)
第一工程、2インチ430μm厚さの平板状サファイア基板6を使用し、本領域の技術者が熟知するMOCVD技術を利用して4μm厚さのGaN単結晶エピタキシャルフィルム1を成長させる。
第二工程、図12(a)のように、PECVD技術を利用して前記成長したGaN単結晶の表面において、1μm厚さのSiO2薄膜を成長させ、本領域の技術者が熟知するフォトエッチング及びドライエッチング技術を使用してSiO2薄層を周期3μm、底面直径2.5μm、高さ1μmの円錐形周期構造5'に作製する。円錐図形の間隔でGaN表面を露出しなければならない。この周期性構造は反射層として使用することができる。
第三工程、図12(b)のように、引き続き本領域の技術者が熟知するHVPE技術を使用し、反射層構造が作製されたGaN単結晶が10μmの厚さに達するまでGaNを成長させる。
第四工程、502瞬間接着剤を使用し、前記成長させたGaN単結晶のGaN面を2インチ400μm厚さの単結晶Si基板7に接着し、Si基板7を移転基礎基板として使用する。そして、本領域の技術者が熟知するレーザーリフトオフ技術によりサファイア基板をリフトオフし、Si基板に接着されたGaN単結晶のみが残される。移転及びリフトオフの過程は図13に示されたとおりであり、得られたSi基板に位置する反射層構造を有するGaN層構造は図12(c)に示されたとおりである。
第五工程、図14のように、Si基板にあるGaN単結晶のGaN面とWCu合金基板の表面において、同時に1μmのAuを蒸着する。そして、300℃の温度と5トンの圧力で、15分間を通じて、両者がボンディングされる。ボンディングが終わった後、502瞬間接着剤が高熱で炭化されるため、Si基板とGaN/WCu複合基板との接続が自動的に分離される。
第六工程、PECVD技術を利用し、前記基板の正面、反面及び側面にSiO2薄層保護層を500nmの厚さに達するまで成長させ、そして、フォトエッチング接着剤を使用して基板側壁を保護する。BOE溶液を使用して基板GaN表面及び底面のSiO2薄層をエッチングして、側壁の保護部分のみが残される。
最後に、表面を洗うことにより、図12(d)に示されたような複合基板が得られる。この基板は150μm厚さのWCu合金の金属基板2を含め、WとCuの質量比例は15%対85%である。WCu合金の金属基板2はAuAuボンディングにより10μm厚さのGaN単結晶層とボンディングされており、ボンディング層4のAuの厚さは2μmである。前記基板は500nmの厚さのSiO2側面保護層3を有する。前記保護層のデザインは発明の概要に記載された第一種の設計案に相当するものである。そして、GaN層1において、ボンディング層4から約4μm離れたところに、一つの反射層図形構造5'が含まれ、この図形は図12のように、周期が3μm、高さが1μm、底面直径が2.5μmの円錐形SiO2図形層構造である。
(実施形態2:AuAuボンディングによりMoCu金属基板とGaN層がボンディングされた金属複合基板)
第一工程、2インチ430μm厚さの平板状サファイア基板を使用し、本領域の技術者が熟知するMOCVD技術を利用して4μm厚さのGaN単結晶エピタキシャルフィルムを成長させる。
第二工程、図12(a)のように、PECVD技術を利用して前記GaN単結晶の表面において、1μm厚さのSiO2薄膜を成長させ、本領域の技術者が熟知するフォトエッチング及びドライエッチング技術を使用してSiO2薄層を周期3μm、底面直径2.5μm、高さ1μmの円錐形周期構造に作製する。円錐図形の間隔でGaN表面を露出しなければならない。この周期性構造は反射層として使用することができる。
第三工程、図12(b)のように、引き続き本領域の技術者が熟知するHVPE技術を使用し、反射層構造が作製されたGaN単結晶が10μmの厚さに達するまでGaNを成長させる。
第四工程、502瞬間接着剤を使用し、前記成長させたGaN単結晶のGaN面を2インチ400μm厚さの単結晶Si基板に接着し、Si基板を移転基礎基板として使用する。そして、本領域の技術者が熟知するレーザーリフトオフ技術によりサファイア基板をリフトオフし、Si基板に接着されたGaN単結晶のみが残される。作製過程は図13に示されたとおりであり、作製された製品は図12(c)に示されたとおりである。
第五工程、Si基板にあるGaN単結晶のGaN面とMoCu合金基板の表面において、同時に1μmのAuを蒸着する。そして、300℃の温度と5トンの圧力で、15分間を通じて、両者がボンディングされる。ボンディングが終わった後に、502瞬間接着剤が高熱で炭化されるため、Si基板とGaN/WCu複合基板との接続が自動的に分離される。
第六工程、PECVD技術を利用し、前記基板の正面、反面及び側面にSi3N4薄層保護層を2μmの厚さに達するまで成長させ、そして、フォトエッチング接着剤を使用して基板側壁及びGaN表面の縁の5mm幅の範囲を保護する。BOE溶液を使用して基板GaN表面の他の部分及び底面全体のSi3N4薄層をエッチングして、側壁及びGaN表面の縁の5mmの部分のみが残される。
最後に、表面を洗うことにより、図15に示されたような複合基板が得られる。この基板は150μm厚さのMocu合金の金属基板2を含め、MoとCuの質量比例は20%対80%である。MoCu合金の金属基板はAuAuボンディングにより10μm厚さのGaN単結晶1とボンディングされており、このボンディング層4のAuの厚さが2μmである。前記基板は2μm厚さの側面及び一部表面のSi3N4保護層3を有する。前記保護層のデザインは発明の概要に記載された第二種の設計案に相当するものである。そして、GaN層において、ボンディング層4から約4μm離れたところに、一つの反射層図形構造5'が含まれ、この図形は周期が3μm、高さが1μm、底面直径が2.5μmの円錐形SiO2図形層構造である。
(実施形態3:NiNiボンディングによりMoCu金属基板とGaN層がボンディングされた金属複合基板)
第一工程、2インチ430μm厚さの平板状サファイア基板を使用し、本領域の技術者が熟知するMOCVD技術を利用して4μm厚さのGaN単結晶エピタキシャルフィルムを成長させる。
第二工程、図13のように、502瞬間接着剤を使用し、前記成長されたGaN単結晶のGaN面を2インチ400μm厚さの単結晶Si基板に接着し、Si基板を移転基礎基板として使用する。そして、本領域の技術者が熟知するレーザーリフトオフ技術によりサファイア基板をリフトオフし、Si基板に接着されたGaN単結晶のみが残される。
第三工程、図16(a)のように、Si基板にあるGaN単結晶層のGaN面において、200nmのPd金属を蒸着し反射層5が形成される。
第四工程、反射層が蒸着されたSi基板にあるGaN単結晶を反射層とMoCu合金基板の表面において、同時に2μmのNiを蒸着する。そして、800℃の温度と15トンの圧力で、15分間を通じて、両者がボンディングされる。ボンディングプロセスは図14を参照すること。ボンディングが終わった後に、502瞬間接着剤が高熱で炭化されるため、Si基板とGaN/WCu複合基板との接続が自動的に分離される。
第五工程、PECVD技術を利用し、前記基板の正面、反面及び側面にSi3N4薄層保護層を50μmの厚さに達するまで成長させ、そして、フォトエッチング接着剤を使用して基板側壁及びMoCu基板の底面の縁の5mm幅の範囲を保護する。BOE溶液を使用して基板GaN表面の他の部分及び底面全体のSi3N4薄層をエッチングして、側壁及びMoCu基板の底面の縁の5mmの部分のみが残される。
最後に、表面を洗うことにより、図16(b)に示されたような複合基板が得られる。この基板は150μm厚さのMoCu合金の金属基板2を含め、MoとCuの質量比例は20%対80%である。MoCu合金の金属基板2はNiNiボンディングにより4μm厚さのGaN単結晶層1とボンディングされる。このボンディング層4の厚さが4μmである。前記基板は50μm厚さの側面及び一部の底面のSi3N4保護層3を有する。前記保護層デザインは発明の概要に記載された第三種の設計案に相当するものである。そして、GaN層1において、ボンディング層4に近いところに、一つのPd金属反射層5が含まれる。
(実施形態4:ファンデルワールスボンディングによりSi基板とGaN層がボンディングされた複合基板)
第一工程、2インチ430μm厚さの平板状サファイア基板を使用し、本領域の技術者が熟知するMOCVD技術を利用して4μm厚さのGaN単結晶エピタキシャルフィルムを成長させる。
第二工程、本領域の技術者が熟知するHVPE技術を使用し、GaN単結晶が46μmの総厚さに達するまでGaNを成長させる。
第三工程、図17(a)のように、PECVD技術を利用して前記GaN単結晶の表面において、1μm厚さのSiO2薄膜を成長させ、本領域の技術者が熟知するフォトエッチング及びドライエッチング技術を使用してSiO2薄層を周期3μm、底面直径2μm、高さ1μmの円柱形周期構造5'に作製する。円柱図形の間隔でGaN表面を露出しなければならない。この周期性構造は反射層として使用することができる。
第四工程、図17(b)のように、引き続きHVPE技術を使用し、反射層構造が作製された前記GaN単結晶が50μmの総厚さに達するまでGaNを成長させる。
第五工程、図17(c)のように、前記作製された反射層構造を有するGaN単結晶と400μm厚さのSiフィルムを、900℃の温度と20トンの圧力で、30分間を通じて、直接ファンデルワールスボンディングにより接着され、サファイア/GaN/Si構造のサンプルが形成される。
第六工程、本領域の技術者が熟知するレーザーリフトオフ技術によりサファイア基板をリフトオフし、GaN/Siがボンディングされた複合基板構造のみが残された。
第七工程、PECVD技術を利用し、前記基板の正面、反面及び側面にSiO2薄層保護層を5μmの厚さに達するまで成長させ、そして、フォトエッチング接着剤を使用して基板側壁及びGaN表面とSi基板底面の縁の5mm幅の範囲を保護する。BOE溶液を使用して基板GaN表面、Si基板底面の他の部分及び底面全体のSiO2薄層をエッチングして、側壁、GaN表面及びSi基板底面の縁の5mm部分のみが残される。
最後に、表面を洗うことにより、図17(d)に示されたような複合基板が得られる。この基板は400μm厚さのSi単結晶基板7を含める。そのSi単結晶基板7はファンデルワールス力により50μm厚さのGaN単結晶層1とボンディングされた。前記基板は5μm厚さの側面、一部のGaN表面及びSi基板の底面のSiO2保護層3を有する。前記保護層デザインは発明の概要に記載された第四種の設計案に相当するものである。そして、GaN層1において、ボンディング層から4μm離れたところに、一つの反射層図形構造5'が含まれ、この反射層図形構造5'は周期が3μm、高さが1μm、下底の底面直径が2μmの円柱形SiO2図形層構造である。
(実施形態5:PdPdボンディングによりSiC基板とGaN層がボンディングされた複合基板)
第一工程、2インチ430μm厚さの平板状サファイア基板を使用し、本領域の技術者が熟知するMOCVD技術を利用して、4μm厚さのGaN単結晶エピタキシャルフィルムを成長させる。
第二工程、図12(a)のように、PECVD技術を利用して前記成長したGaN単結晶の表面において、1μm厚さのSiO2薄膜を成長させ、本領域の技術者が熟知するフォトエッチング及びドライエッチング技術を使用してSiO2薄層を周期3μm、底面直径2.5μm、高さ1μmの円錐形周期構造に作製する。円錐図形の間隔でGaN表面を露出しなければならない。この周期性構造は反射層として使用することができる。
第三工程、図12(b)のように、引き続き本領域の技術者が熟知するHVPE技術を使用し、作製された反射層構造の前記GaN単結晶が10μmの厚さに達するまでGaNを成長させる。
第四工程、図13のように、502瞬間接着剤を使用し、前記成長させたGaN単結晶のGaN面を2インチ400μm厚さの単結晶Si基板に接着し、Si基板を移転基礎基板として使用する。そして、本領域の技術者が熟知するレーザーリフトオフ技術によりサファイア基板をリフトオフし、Si基板に接着されたGaN単結晶のみが残される。
第五工程、Si基板にあるGaN単結晶のGaN面と200μm厚さのSiC基板の表面において、同時に1μmのPdを蒸着する。そして、800℃の温度と8トンの圧力で、15分間を通じて、両者がボンディングされる。ボンディングが終わった後に、502瞬間接着剤が高熱で炭化されるため、Si基板とGaN/SiC複合基板との接続が自動的に分離される。
第六工程、PECVD技術を利用し、前記基板の正面、反面及び側面にSiO2薄層保護層を500nmの厚さに達するまで成長させ、そして、フォトエッチング接着剤を使用して基板側壁及びSiC基板の底面全体を保護する。BOE溶液を使用して基板GaN表面のSiO2薄層をエッチングして、側壁及びSiC基板の底面全体部分のみが残される。
最後に、表面を洗うことにより、図18に示されたような200μm厚さのSiC単結晶基板8を含める複合基板が得られる。このSiC単結晶基板8はPdPdボンディングにより10μm厚さのGaN単結晶層1とボンディングされる。前記ボンディング層4のPdの厚さが2μmである。前記基板は500nm厚さの側面及び底面全体のSiO2保護層3を有し、前記保護層デザインは発明の概要に記載された第五種の設計案に相当するものである。そして、GaN層1において、ボンディング層4から約4μm離れたところに、一つの反射層図形構造5'が含まれる。この反射層図形は周期が3μm、高さが1μm、底面直径が2.5μmの円錐形SiO2図形層の構造である。
(実施形態6:AuAuボンディングによりAlSi基板とGaN層がボンディングされた複合基板)
第一工程、2インチ430μm厚さの平板状サファイア基板を使用し、本領域の技術者が熟知するMOCVD技術を利用して6μm厚さのGaN単結晶エピタキシャルフィルムを成長させる。
第三工程、図17(a)のように、PECVD技術を利用して前記成長したGaN単結晶の表面において、1μm厚さのSiO2薄膜を成長させ、本領域の技術者が熟知するフォトエッチング及びドライエッチング技術を使用してSiO2薄層を周期3μm、底面直径2μm、高さ1μmの円柱形周期構造に作製する。円柱図形の間隔でGaN表面を露出しなければならない。この周期性構造は反射層として使用することができる。
第四工程、図17(b)のように、引き続き本領域の技術者が熟知するHVPE技術を使用し、反射層構造が作製されたGaN単結晶が10μmの厚さに達するまでGaNを成長させる。
第五工程、前記サファイア/GaN単結晶のGaN面と200μm厚さのAlSi基板の表面において、同時に1μmのAuを蒸着する。そして、300℃の温度と5トンの圧力で、15分間を通じて、両者がボンディングされる。
第六工程、本領域の技術者が熟知するレーザーリフトオフ技術によりサファイア基板をリフトオフし、GaN/AlSiがボンディングされた複合基板構造のみが残される。
第七工程、PECVD技術を利用し、前記基板の正面、反面及び側面にSiO2薄層保護層を500nmの厚さに達するまで成長させ、そして、フォトエッチング接着剤を使用して基板側壁及びAlSi基板の底面全体及びGaN表面の縁の2mm幅の範囲を保護する。BOE溶液を使用して基板部分のGaN表面のSiO2薄層をエッチングして、側壁、AlSi基板の底面全体及びGaN表面の縁の2mm部分のみが残される。
最後に、表面を洗うことにより、図19に示されたような複合基板が得られる。この基板は200μm厚さのAlSi単結晶基板9を含め、AlとSiの構成比は30%対70%である。前記AlSi単結晶基板9はAuAuボンディングにより10μm厚さのGaN単結晶層1とボンディングされる。このボンディング層4の厚さが4μmである。前記基板は500nm厚さの側面、底面全体及びGaN表面の縁に2mmのSiO2保護層3を有する。前記保護層デザインは発明の概要に記載された第六種の設計案に相当するものである。そして、GaN層において、ボンディング層4から約4μm離れたところに、一つの反射層図形構造5'が含まれ、この図形構造は周期が3μm、高さが1μm、底面直径が2μmの円柱形SiO2図形層構造である。
(実施形態7:AuAuボンディングによりWCu金属基板とGaN層がボンディングされた反射層なしの金属複合基板)
第一工程、2インチ430μm厚さの平板状サファイア基板を使用し、本領域の技術者が熟知するMOCVD技術を利用して4μm厚さのGaN単結晶エピタキシャルフィルムを成長させる。
第二工程、引き続き本領域の技術者が熟知するHVPE技術を使用し、前記GaN単結晶が10μmの厚さに達するまでGaNを成長させる。
第三工程502瞬間接着剤を使用し、前記成長させたGaN単結晶のGaN面を2インチ400μm厚さの単結晶Si基板に接着し、Si基板を移転基礎基板として使用する。そして、本領域の技術者が熟知するレーザーリフトオフ技術によりサファイア基板をリフトオフし、Si基板に接着されたGaN単結晶のみが残される。
第四工程、Si基板にあるGaN単結晶のGaN面とWCu合金基板の表面において、同時に1μmのAuを蒸着する。そして、300℃の温度と5トンの圧力で、15分間を通じて、両者がボンディングされる。ボンディングが終わった後に、502瞬間接着剤が高熱で炭化されるため、Si基板とGaN/WCu複合基板との接続が自動的に分離される。
第五工程、PECVD技術を利用し、前記基板の正面、反面及び側面を500nm厚さに達するまでのSiO2薄層保護層を成長させ、そして、フォトエッチング接着剤を使用して基板側壁及びWCu基板の底面全体及びGaN表面の縁の2mm幅の範囲を保護する。BOE溶液を使用して基板部分のGaN表面のSiO2薄層をエッチングして、側壁WCu基板の底面全体及びGaN表面の縁の2mm部分のみが残される。
最後に、表面を洗うことにより、図20に示されたような複合基板が得られる。この基板は150μm厚さのWCu合金の金属基板2を含め、WとCuの質量比例は15%対85%である。WCu合金の金属基板はAuAuボンディングにより10μm厚さのGaN単結晶1とボンディングされ、ボンディング層4のAuの厚さが2μmである。前記基板は500nm厚さの側面、底面全体及びGaN表面の縁に2mmのSiO2保護層3を有する。前記保護層デザインは発明の概要に記載された第六種の設計案に相当するものである。

Claims (10)

  1. GaN成長に使用され、融点が1000℃以上の熱伝導・電気伝導層と、前記熱伝導・電気伝導層に位置するGaN単結晶層とを含める複合基板であって、
    少なくとも複合基板の側壁を包む金属拡散を防止する保護層を有し、前記保護層の材料は非金属であり、揮発性を有さず、且つ1100℃以内において、分解又は溶解しないことを特徴とする複合基板。
  2. 前記保護層の材料はSiO2、Si3N4、SiC、GaN又はAlNであることを特徴とする請求項1に記載の複合基板。
  3. 前記保護層が包む区域は下記六つのうちの一つであり、
    1)複合基板の側壁のみを包む、2)複合基板の側壁及び前記GaN単結晶層表面の縁の1〜10mm幅の区域を包む、3)複合基板の側壁及び前記熱伝導・電気伝導層底面の縁の1〜10mm幅の区域を包む、4)複合基板の側壁、前記GaN単結晶層表面の縁の1〜10mm幅の区域及び前記熱伝導・電気伝導層底面の縁の1〜10mm幅の区域を包む、5)複合基板の側壁及び前記熱伝導・電気伝導層の底面全体を包む、6)複合基板の側壁、前記熱伝導・電気伝導層の底面全体及び前記GaN単結晶層表面の縁の1〜10mm幅の区域を包むことを特徴とする請求項1または2に記載の複合基板。
  4. 前記保護層の厚さが20nm〜5μmであり、その内100nm〜2μmが最適であることを特徴とする請求項1または2に記載の複合基板。
  5. 前記熱伝導・電気伝導層の厚さが10μm〜3000μmであり、その内50μm〜400μmが最適であり、前記GaN単結晶層の厚さが0.1μm〜100μmであり、その内1μm〜50μmが最適であることを特徴とする請求項1または2に記載の複合基板。
  6. 前記熱伝導・電気伝導層の材料は、金属W、Ni、Mo、Pd、Au及びCrの一種或いは多種の合金であり、又は前記金属の一種或いは多種とCuとの合金であり、又はSi結晶体、SiC結晶体、AlSi結晶体であることを特徴とする請求項1または2に記載の複合基板。
  7. 前記熱伝導・電気伝導層とGaN単結晶層の間に一つの柔軟性媒質のボンディング層を有することを特徴とする請求項1または2に記載の複合基板。
  8. 前記複合基板内には一つの反射層があり、前記反射層はGaN単結晶層の内部、底部、又は底面に位置し、前記GaN単結晶層の底面とは、GaN単結晶層と熱伝導・電気伝導層が接する面であることを特徴とする請求項1または2に記載の複合基板。
  9. 前記反射層はGaN単結晶層の底面に位置する金属反射層であり、又はGaN単結晶層の内部又は底部に位置する回折格子構造或いはフォトニック格子構造を有する周期性構造層であることを特徴とする請求項8に記載の複合基板。
  10. 前記熱伝導・電気伝導層には、順番にボンディング層、反射層及びGaN単結晶層があることを特徴とする請求項1または2に記載の複合基板。
JP2015523359A 2012-07-23 2012-07-23 金属拡散を防止する保護層付きの複合基板 Active JP6017035B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2012/079009 WO2014015458A1 (zh) 2012-07-23 2012-07-23 一种带有防止金属扩散保护层的复合衬底

Publications (2)

Publication Number Publication Date
JP2015529016A true JP2015529016A (ja) 2015-10-01
JP6017035B2 JP6017035B2 (ja) 2016-10-26

Family

ID=49996475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015523359A Active JP6017035B2 (ja) 2012-07-23 2012-07-23 金属拡散を防止する保護層付きの複合基板

Country Status (5)

Country Link
US (1) US9276165B2 (ja)
EP (1) EP2824719A4 (ja)
JP (1) JP6017035B2 (ja)
KR (1) KR101652919B1 (ja)
WO (1) WO2014015458A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094835B2 (en) 2017-03-28 2021-08-17 Mitsubishi Electric Corporation Silicon carbide substrate, method for manufacturing silicon carbide substrate, and method for manufacturing silicon carbide semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103305908A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底
JP6802474B2 (ja) 2016-04-28 2020-12-16 富士通株式会社 光化学電極、光化学電極の製造方法
TWI648875B (zh) * 2018-04-23 2019-01-21 進化光學有限公司 基材、電子裝置、以及發光元件及其製造方法
CN112233968A (zh) * 2020-10-19 2021-01-15 绍兴同芯成集成电路有限公司 一种晶圆侧壁和背面封堵保护层加工工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306848A (ja) * 1996-05-16 1997-11-28 Nec Corp 半導体結晶性膜の成長方法
JP2000286449A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子及びその製造方法
JP2010263043A (ja) * 2009-05-01 2010-11-18 Sumitomo Electric Ind Ltd Iii族窒化物半導体層貼り合わせ基板およびその製造方法、ならびにiii族窒化物半導体デバイス
JP2011243968A (ja) * 2010-04-20 2011-12-01 Sumitomo Electric Ind Ltd 複合基板の製造方法
JP2011530178A (ja) * 2008-08-06 2011-12-15 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ エッチングされた半導体構造のパッシベーション

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523973B1 (ko) * 2002-10-04 2005-10-26 엘지전자 주식회사 질화갈륨 기판 제조방법
US8398767B2 (en) * 2004-06-11 2013-03-19 Ammono S.A. Bulk mono-crystalline gallium-containing nitride and its application
JP4522301B2 (ja) * 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN1716653A (zh) * 2005-06-09 2006-01-04 大连理工大学 ZnO-GaN复合衬底GaN发光器件及其制备方法
US7786006B2 (en) * 2007-02-26 2010-08-31 Tokyo Electron Limited Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming
JP5128335B2 (ja) * 2008-03-26 2013-01-23 古河電気工業株式会社 GaN系半導体基板、その製造方法および半導体素子
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP2011077351A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd 発光素子
CN102208339B (zh) * 2010-03-30 2013-02-27 杭州海鲸光电科技有限公司 碳化硅基复合衬底及其制造方法
KR101186556B1 (ko) * 2010-07-02 2012-10-08 포항공과대학교 산학협력단 질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자
CN103305909B (zh) * 2012-03-14 2016-01-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底的制备方法
CN103305908A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306848A (ja) * 1996-05-16 1997-11-28 Nec Corp 半導体結晶性膜の成長方法
JP2000286449A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子及びその製造方法
JP2011530178A (ja) * 2008-08-06 2011-12-15 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ エッチングされた半導体構造のパッシベーション
JP2010263043A (ja) * 2009-05-01 2010-11-18 Sumitomo Electric Ind Ltd Iii族窒化物半導体層貼り合わせ基板およびその製造方法、ならびにiii族窒化物半導体デバイス
JP2011243968A (ja) * 2010-04-20 2011-12-01 Sumitomo Electric Ind Ltd 複合基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094835B2 (en) 2017-03-28 2021-08-17 Mitsubishi Electric Corporation Silicon carbide substrate, method for manufacturing silicon carbide substrate, and method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
WO2014015458A1 (zh) 2014-01-30
EP2824719A1 (en) 2015-01-14
US20150132542A1 (en) 2015-05-14
EP2824719A4 (en) 2016-01-06
JP6017035B2 (ja) 2016-10-26
KR20140099491A (ko) 2014-08-12
US9276165B2 (en) 2016-03-01
KR101652919B1 (ko) 2016-08-31

Similar Documents

Publication Publication Date Title
JP6091530B2 (ja) GaN成長に使用される複合基板の製造方法
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
JP6017035B2 (ja) 金属拡散を防止する保護層付きの複合基板
JP2011517851A (ja) 両側パッシベーションを有する半導体発光デバイス
JP2015515745A (ja) GaN成長に使用される複合基板
JP2012500479A (ja) 両面不動態化を伴う半導体発光デバイスを製造するための方法
JP5363973B2 (ja) ツェナーダイオードを備える発光素子及びその製造方法
KR101316115B1 (ko) 수직형 발광 다이오드 제조방법
KR20100109169A (ko) 발광 다이오드 제조방법 및 그것에 의해 제조된 발광 다이오드
TW201803152A (zh) 發光元件及發光元件的製造方法
TW201327946A (zh) 發光晶片及發光晶片的製造方法
KR101381988B1 (ko) 수직형 발광 다이오드 제조방법
CN103579471A (zh) 一种带有防止金属扩散保护层的复合衬底
KR20080047836A (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
US9202968B2 (en) Method of fabricating vertical light emitting diode
US20110108881A1 (en) Method for manufacturing light-emitting diode
JP5449415B2 (ja) 半導体発光素子
JP2012244152A (ja) 半導体発光素子
CN110707194A (zh) Iii族氮化物半导体发光二极管及其制造方法
WO2012163299A1 (zh) 外延片及其形成方法以及半导体结构的形成方法
TW201123522A (en) Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
TW201409757A (zh) 垂直導通式發光二極體的製作方法及其製品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160927

R150 Certificate of patent or registration of utility model

Ref document number: 6017035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250