CN107093656B - 基于纵向结构的led及其制备方法 - Google Patents

基于纵向结构的led及其制备方法 Download PDF

Info

Publication number
CN107093656B
CN107093656B CN201710347607.0A CN201710347607A CN107093656B CN 107093656 B CN107093656 B CN 107093656B CN 201710347607 A CN201710347607 A CN 201710347607A CN 107093656 B CN107093656 B CN 107093656B
Authority
CN
China
Prior art keywords
layer
substrate
grown
led
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710347607.0A
Other languages
English (en)
Other versions
CN107093656A (zh
Inventor
刘晶晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Haijia Group Co.,Ltd.
Original Assignee
Fujian Hai Jiacailiang Electro-Optical Technology Inc (us) 62 Martin Road Concord Massachusetts 017
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Hai Jiacailiang Electro-Optical Technology Inc (us) 62 Martin Road Concord Massachusetts 017 filed Critical Fujian Hai Jiacailiang Electro-Optical Technology Inc (us) 62 Martin Road Concord Massachusetts 017
Priority to CN201710347607.0A priority Critical patent/CN107093656B/zh
Publication of CN107093656A publication Critical patent/CN107093656A/zh
Application granted granted Critical
Publication of CN107093656B publication Critical patent/CN107093656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种基于纵向结构的LED及其制备方法，其中，制备方法包括：选取P型单晶Si衬底；利用CVD工艺在Si衬底连续生长Ge籽晶层、Ge主体层和氧化层；利用LRC工艺晶化包括Si衬底、Ge籽晶层、Ge主体层及氧化层的整个衬底材料形成Ge虚衬底；在Ge虚衬底上生长Ge外延层；在Ge外延层淀积N型多晶Si层；制作金属接触电极以完成LED的制备；本发明利用的LRC工艺，具有Ge外延层位错密度低的优点；基于LRC工艺条件下Si衬底与Ge外延层界面特性好的优势，采用p‑Si/i‑Ge/n++‑多晶Si结构LED，器件结构简单，工艺成本低。

Description

基于纵向结构的LED及其制备方法
技术领域
本发明属半导体器件制备技术领域，特别涉及一种基于纵向结构的 LED及其制备方法。
背景技术
近年来，随着光通信技术的发展，高速光纤通信系统对半导体LED要求也越来越高，集成化的发展趋势要求半导体LED与其他光电器件集成。如果能将它们集成在一个芯片上，信息传输速度，储存和处理能力将得到大大提高，这将使信息技术发展到一个全新的阶段。因此，对发光器件的研究，已成为当前领域内研究的热点和重点。
以现有的工艺技术，Si基LED一直是人们追求的目标。目前，半导体光源主要使用III-V族半导体材料，但是其价格昂贵、导热性能和机械性能较差，以及与现有的成熟的Si工艺兼容性差等缺点，限制了其在Si基光电集成技术中的应用。Si基光电集成回路中的光源需要更好的集成性，而同为IV族元素的Ge材料有这种天然优势。
Si衬底上结晶质量良好的Ge外延层，是制备高质量Si基Ge LED的物质基础。由于Si衬底与Ge外延层之间存在较大的晶格失配，目前常规工艺条件下Si衬底上制备的Ge外延层位错密度高，Ge LED器件性能退化。
因此选择何种材料及工艺制备高质量的LED变的尤为重要。
发明内容
为了提高现有发光器件的性能，本发明提供了一种基于纵向结构的 LED及其制备方法；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种基于纵向结构的LED及其制备方法，包括：
(a)选取掺杂浓度为5×1018cm-3的P型单晶Si衬底；
(b)利用CVD工艺在所述Si衬底连续生长Ge籽晶层、Ge主体层和氧化层；
(c)利用LRC工艺晶化包括所述Si衬底、所述Ge籽晶层、所述Ge主体层及所述氧化层的整个衬底材料，刻蚀所述氧化层形成Ge虚衬底；
(d)在所述Ge虚衬底表面生长Ge外延层；
(e)在所述Ge外延层表面生长N型多晶Si层；
(f)制作金属接触电极以完成所述LED的制备。
其中，激光再晶化(Laser re-crystallization,简称LRC)工艺是一种热致相变结晶的方法，通过激光热处理，使Si衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，不仅可获得高质量的Ge外延层，同时，由于LRC工艺可精确控制晶化区域，一方面避免了常规工艺中Si衬底与Ge外延层之间的Si、Ge互扩问题，另一方面Si/Ge之间材料界面特性好。
在本发明的一个实施例中，步骤(b)包括：
(b1)在275℃～325℃温度下，利用化学气相淀积(Chemical Vapor DepositionCVD)工艺在所述Si衬底表面生长所述Ge籽晶层；
(b2)在500℃～600℃温度下，利用CVD工艺在所述Ge籽晶层表面生长所述Ge主体层；
(b3)利用CVD工艺在所述Ge主体层表面生长SiO2形成所述氧化层。
在本发明的一个实施例中，在步骤(b)中，所述Ge籽晶层厚度为 40～50nm；所述Ge主体层厚度为150～250nm；所述氧化层厚度为100～150nm。
在本发明的一个实施例中，步骤(c)包括：
(c1)将包括所述Si衬底、所述Ge籽晶层、所述Ge主体层及所述氧化层的整个衬底材料加热至700℃；
(c2)利用LRC工艺晶化所述整个衬底材料；高温退火处理所述整个衬底材料；
(c3)利用干法刻蚀工艺刻蚀所述氧化层以形成所述Ge虚衬底。
其中，LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
在本发明的一个实施例中，步骤(d)包括：
在330℃温度下，利用减压CVD工艺在所述Ge虚衬底表面生长厚度为1μm的Ge材料以形成所述Ge外延层。
其中，由于所述Ge外延层是在晶化后的Ge层上生长的，所以Ge的质量较好，晶格失配率较低。
在本发明的一个实施例中，步骤(e)中所述N型多晶Si层掺杂浓度为 1×1020cm-3，厚度为90～110nm。
在本发明的一个实施例中，步骤(f)包括：
(f1)对所述多晶Si层进行台面刻蚀，使所述Si衬底显露出以形成金属接触区；
(f2)利用等离子体增强化学气相沉积技术(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在所述Si衬底和所述多晶Si层表面生长钝化层，用刻蚀工艺选择性刻蚀掉指定区域的所述钝化层以形成接触孔；
(f3)利用电子束蒸发工艺在整体器件表面淀积Al层，利用化学机械抛光(Chemical Mechanical PolishingCMP)工艺对整个器件进行平坦化处理。
在本发明的一个实施例中，所述钝化层的厚度为150～200nm；所述Al 层的厚度为150～200nm。
与现有技术相比，本发明具有以下有益效果：
1)本发明利用的激光再晶化工艺，具有Ge外延层位错密度低的优点。利用其作为Si衬底上GeLED有源区，器件发光效率提升。
2)本发明基于LRC工艺条件下Si衬底与Ge外延层界面特性好的优势，利用p-Si/i-Ge/n++-Si结构LED，器件结构简单，工艺成本低。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于纵向结构的LED制备方法流程图；
图2为本发明实施例提供的一种LRC工艺方法示意图；
图3a-图3j为本发明实施例的一种基于纵向结构的LED制备方法工艺示意图；
图4为本发明实施例提供的一种基于纵向结构的LED结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于纵向结构的LED制备方法流程图，其中，包括：
(a)选取掺杂浓度为5×1018cm-3的P型单晶Si衬底；
(b)利用CVD工艺在Si衬底连续生长Ge籽晶层、Ge主体层和氧化层；
(c)利用LRC工艺晶化Si衬底、Ge籽晶层、Ge主体层及氧化层的整个衬底材料，刻蚀氧化层形成Ge虚衬底；
(d)在Ge虚衬底表面生长Ge外延层；
(e)在Ge外延层表面生长N型多晶Si层；
(f)制作金属接触电极以完成LED的制备。
其中，图2为本发明实施例提供的一种LRC工艺方法示意图，LRC工艺是一种热致相变结晶的方法，通过激光热处理，使Si衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，不仅可获得高质量的Ge外延层，同时，由于LRC工艺可精确控制晶化区域，一方面避免了常规工艺中Si衬底与Ge外延层之间的Si、Ge互扩问题，另一方面Si/Ge之间材料界面特性好。
优选地，步骤(b)可以包括：
(b1)在275℃～325℃温度下，利用CVD工艺在Si衬底表面生长Ge籽晶层；
(b2)在500℃～600℃温度下，利用CVD工艺在Ge籽晶层表面生长Ge主体层；
(b3)利用CVD工艺在Ge主体层表面淀积SiO2形成氧化层。
其中，在步骤(b)中，Ge籽晶层厚度为40～50nm；Ge主体层厚度为 150～250nm；氧化层厚度为100～150nm。
优选地，步骤(c)可以包括：
(c1)将包括Si衬底、Ge籽晶层、Ge主体层及氧化层的整个衬底材料加热至700℃；
(c2)利用LRC工艺晶化所述整个衬底材料；高温退火处理所述整个衬底材料；
(c3)利用干法刻蚀工艺刻蚀氧化层以形成所述Ge虚衬底。
其中，LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
优选地，步骤(d)可以包括：
在330℃温度下，利用减压CVD工艺在晶化后的Ge主体层上生长1μm 厚的Ge材料以形成Ge外延层。
其中，由于Ge外延层是在晶化后的Ge层上生长的，所以Ge的质量较好，晶格失配率较低。
优选地，步骤(e)中N型多晶Si层掺杂浓度为1×1020cm-3，厚度为 90～110nm。
优选地，步骤(f)可以包括：
(f1)对多晶Si层进行台面刻蚀，使Si衬底显露出以形成金属接触电极；
(f2)利用PECVD工艺，在Si衬底和多晶Si层表面生长钝化层，用刻蚀工艺选择性刻蚀掉指定区域的钝化层以形成接触孔；
(f3)利用电子束蒸发工艺在整体器件表面淀积Al层，利用CMP工艺对整个器件进行平坦化处理。
其中，钝化层的厚度为150～200nm；Al层的厚度为150～200nm。
本发明利用LRC技术具有制备低位错密度Ge外延层的优势，基于LRC 技术的GeLED发光效率将显著提升。同时，LRC工艺条件下，Si衬底与Ge外延层界面特性好，典型的p-Si/i-Ge/n++-SiLED器件结构可进一步设计简化。
实施例二
请参照图3a-图3j，图3a-图3j为本发明实施例的另外一种基于纵向结构的LED制备方法工艺示意图，该制备方法包括如下步骤：
S101、选取掺杂浓度为5×1018cm-3的P型单晶硅(Si)衬底片001，如图3a所示；
S102、在275℃～325℃温度下，利用CVD工艺在Si衬底表面生长 40～50nm的Ge籽晶层002，如图3b所示；
S103、在500℃～600℃温度下，利用CVD工艺在Ge籽晶层表面生长 150～250nm的Ge主体层003，如图3c所示；
S104、利用CVD工艺在Ge主体层表面生长100～150nm SiO2氧化层004，如图3d所示；
S105、将包括单晶Si衬底、Ge籽晶层、Ge主体层及氧化层的整个衬底材料加热至700℃，连续利用激光再晶华工艺晶化整个衬底材料，其中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，然后高温退火，与此同时引入张应力；
S106、利用干法刻蚀工艺刻蚀氧化层004，刻蚀氧化层形成Ge虚衬底 005，如图3e所示；
S107、利用减压CVD生长1μm厚的Ge层(为了便于图示观看，将晶化后的Ge层以及晶化后生长的Ge层合为i-Ge层006)生长温度为330 ℃,如图3f所示。由于此外延层是在Ge虚衬底表面生长的，所以Ge的质量较好，晶格失配率较低；
S108、淀积90～110nm厚的N型多晶Si 007，掺杂浓度为1×1020cm-3，如图3g所示；
S109、室温下，使用HCl:H2O2:H2O＝1:1:20的化学溶剂，以稳定速率 100nm/min进行台面刻蚀，使P型Si层露出做金属接触，如图3h所示；
S110、利用PECVD工艺，淀积150～200nm厚的钝化层008，隔离台面与外界电接触。用刻蚀工艺选择性刻蚀掉指定区域的SiO2形成接触孔，如图3i所示；
S111、利用电子束蒸发淀积150～200nm厚的Al层009。利用刻蚀工艺刻选择性蚀掉指定区域的金属Al，利用CMP技术进行平坦化处理，如图 3j所示。
实施例三
请参照图4，图4为本发明实施例提供的一种基于纵向结构的LED结构示意图。该LED利用上述如图3a-图3j所示的制备方法制成。具体地， LED包括：P型单晶Si衬底301、i-Ge层302、N型多晶Si层303、钝化层304以及金属Al层305；
其中i-Ge层包括：Ge籽晶层、Ge主体层以及Ge主体层晶化后生长的Ge外延层。
综上，本文中应用了具体个例对本发明一种基于纵向结构的LED的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种基于纵向结构的LED的制备方法，其特征在于，包括：
(a)选取P型单晶Si衬底；
(b)利用CVD工艺在所述Si衬底连续生长Ge籽晶层、Ge主体层和氧化层；
(c)利用LRC工艺晶化包括所述Si衬底、所述Ge籽晶层、所述Ge主体层及所述氧化层的整个衬底材料，刻蚀所述氧化层形成Ge虚衬底；
(d)在所述Ge虚衬底表面生长Ge外延层；
(e)在所述Ge外延层表面生长N型多晶Si层；
(f)制作金属接触电极以完成所述LED的制备。
2.根据权利要求1所述的方法，其特征在于，步骤(b)包括：
(b1)在275℃～325℃温度下，利用CVD工艺在所述Si衬底表面生长所述Ge籽晶层；
(b2)在500℃～600℃温度下，利用CVD工艺在所述Ge籽晶层表面生长所述Ge主体层；
(b3)利用CVD工艺在所述Ge主体层表面生长SiO2形成所述氧化层。
3.根据权利要求1所述的方法，其特征在于，在步骤(b)中，所述Ge籽晶层厚度为40～50nm；所述Ge主体层厚度为150～250nm；所述氧化层厚度为100～150nm。
4.根据权利要求1所述的方法，其特征在于，步骤(c)包括：
(c1)将包括所述Si衬底、所述Ge籽晶层、所述Ge主体层及所述氧化层的整个衬底材料加热至700℃；
(c2)利用LRC工艺晶化所述整个衬底材料；高温退火处理所述整个衬底材料；
(c3)利用干法刻蚀工艺刻蚀所述氧化层以形成所述Ge虚衬底。
5.根据权利要求1所述的方法，其特征在于，所述LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
6.根据权利要求1所述的方法，其特征在于，步骤(d)包括：
在330℃温度下，利用减压CVD工艺在所述Ge虚衬底表面生长厚度为1μm的Ge材料以形成所述Ge外延层。
7.根据权利要求1所述的方法，其特征在于，步骤(e)中所述N型多晶Si层掺杂浓度为1×1020cm-3，厚度为90～110nm。
8.根据权利要求1所述的方法，其特征在于，步骤(f)包括：
(f1)对所述多晶Si层进行台面刻蚀，使所述Si衬底显露出以形成金属接触区；
(f2)利用PECVD淀积工艺，在所述Si衬底和所述多晶Si层表面生长钝化层，用刻蚀工艺选择性刻蚀掉指定区域的所述钝化层以形成接触孔；
(f3)利用电子束蒸发工艺在整体器件表面淀积Al层，并利用CMP工艺对整个器件进行平坦化处理。
9.根据权利要求8所述的方法，其特征在于，所述钝化层的厚度为150～200nm；所述Al层的厚度为150～200nm。
10.一种基于纵向结构的LED，其特征在于，所述LED由权利要求1～9任一项所述的方法制备形成。
CN201710347607.0A 2017-05-17 2017-05-17 基于纵向结构的led及其制备方法 Active CN107093656B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710347607.0A CN107093656B (zh) 2017-05-17 2017-05-17 基于纵向结构的led及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710347607.0A CN107093656B (zh) 2017-05-17 2017-05-17 基于纵向结构的led及其制备方法

Publications (2)

Publication Number Publication Date
CN107093656A CN107093656A (zh) 2017-08-25
CN107093656B true CN107093656B (zh) 2019-02-01

Family

ID=59638217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710347607.0A Active CN107093656B (zh) 2017-05-17 2017-05-17 基于纵向结构的led及其制备方法

Country Status (1)

Country Link
CN (1) CN107093656B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101879A (ja) * 1982-12-02 1984-06-12 Fuji Electric Corp Res & Dev Ltd 薄膜太陽電池
US9472535B2 (en) * 2013-11-08 2016-10-18 Wisconsin Alumni Research Foundation Strain tunable light emitting diodes with germanium P-I-N heterojunctions
CN104993025B (zh) * 2015-07-01 2018-06-19 西安电子科技大学 氮化硅膜致应变的锗锡中红外led器件及其制备方法

Also Published As

Publication number Publication date
CN107093656A (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
CN107221582A (zh) 一种发光二极管及其制备方法
CN107871800B (zh) n+-GeSn/i-GeSn/p+-Ge结构光电探测器及其制备方法
CN102203968A (zh) Iii族氮化物半导体发光器件
US8455292B2 (en) Deposition of germanium film
CN107658364A (zh) 一种横向PiN结构GeSn光电探测器及其制备方法
CN107785452B (zh) 双本征Ge阻挡层GeSn合金PIN光电探测器
CN107863399B (zh) 基于LRC工艺的n-Ge-i-Ge-p-Si结构波导型光电探测器及其制备方法
WO2018040563A1 (zh) 一种新型多晶硅薄膜齐纳二极管及制作方法
CN107046086A (zh) 发光二极管
CN107093656B (zh) 基于纵向结构的led及其制备方法
TW201145525A (en) Schottky diode using diamond rod and method for manufacturing the same
CN105789399A (zh) p型宽禁带氧化物和ZnO组合垂直结构发光器件及其制备方法
CN107221583B (zh) 一种纵向结构led及其制备工艺
CN207021280U (zh) 基于台阶结构的发光二极管
KR101050878B1 (ko) 실리콘 박막 태양전지 및 그 제조방법
CN109256437B (zh) 一种低温键合光电探测器及其制备方法
CN107123712B (zh) 一种红外led及其制备方法
CN107248540B (zh) 基于横向结构led及其制备方法
CN207800625U (zh) 发光二极管
CN107275458A (zh) 基于台阶结构的发光二极管
CN107248541B (zh) 基于GeSn材料的LED
CN107123711B (zh) 一种脊状led及其制备方法
CN107068819B (zh) 基于纵向结构的发光二极管
CN107331747B (zh) 脊状型led
CN107316921B (zh) 红外led及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181219

Address after: 362400 Longqiao Garden, Anxi Economic Development Zone, Quanzhou City, Fujian Province

Applicant after: FUJIAN HAIJIA CAILIANG OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: Unit A7, 9th floor, 389 Tongji South Road, Jimei District, Xiamen City, Fujian Province

Applicant before: Xiamen Ruijie Semiconductor Technology Co. Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Longqiao Park Economic Development Zone in Anxi County of Quanzhou City, Fujian province 362400

Patentee after: Fujian Haijia Group Co.,Ltd.

Address before: Longqiao Park Economic Development Zone in Anxi County of Quanzhou City, Fujian province 362400

Patentee before: FUJIAN HAIJIA CAILIANG OPTOELECTRONICS TECHNOLOGY Co.,Ltd.