KR102020432B1 - 다이아몬드-반도체 복합체 기판의 제조 방법 - Google Patents

다이아몬드-반도체 복합체 기판의 제조 방법 Download PDF

Info

Publication number
KR102020432B1
KR102020432B1 KR1020177032831A KR20177032831A KR102020432B1 KR 102020432 B1 KR102020432 B1 KR 102020432B1 KR 1020177032831 A KR1020177032831 A KR 1020177032831A KR 20177032831 A KR20177032831 A KR 20177032831A KR 102020432 B1 KR102020432 B1 KR 102020432B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
diamond
substrate
semiconductor
compound semiconductor
Prior art date
Application number
KR1020177032831A
Other languages
English (en)
Other versions
KR20170137180A (ko
Inventor
다니엘 프랜시스
Original Assignee
알에프에이치아이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알에프에이치아이씨 주식회사 filed Critical 알에프에이치아이씨 주식회사
Publication of KR20170137180A publication Critical patent/KR20170137180A/ko
Application granted granted Critical
Publication of KR102020432B1 publication Critical patent/KR102020432B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83052—Detaching layer connectors, e.g. after testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

다이아몬드-반도체 복합체 기판의 제조 방법이 개시된다. 본 발명에 의한 다이아몬드-반도체 복합체 기판의 제조 방법은
(i) 화합물 반도체가 상부에 배치된 천연 탄화규소 기판을 포함하는 모 반도체 웨이퍼로 시작하는 단계;
(ii) 탄화규소 캐리어 기판을 상기 화합물 반도체에 결합시키는 단계;
(iii) 상기 천연 탄화규소 기판을 제거하는 단계;
(iv) 상기 화합물 반도체 위에 핵형성 층을 형성시키는 단계;
(v) 상기 핵형성 층 위에 다결정성 화학 증착(CVD) 다이아몬드를 성장시켜 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 형성시키는 단계, 및
(vi) 상기 탄화규소 캐리어 기판을 제거하여 핵형성 층을 통해 다결정성 CVD 다이아몬드에 결합된 화합물 반도체를 포함하는 적층 구조물을 달성하는 단계를 포함한다.
이 때, 단계 (ii)에서 상기 탄화규소 캐리어 기판은 레이저 광을 흡수하는 레이저 흡수 물질을 통해 화합물 반도체에 결합되며, 여기서 상기 레이저는 상기 탄화규소 캐리어 기판의 두께보다 더 짧은 정합 길이를 갖는 것을 특징으로 한다.

Description

다이아몬드-반도체 복합체 기판의 제조 방법
본 발명은 다이아몬드-반도체 복합체 기판의 제조 방법에 관한 것이다. 본 발명의 특정 실시예는 탄화규소(SiC) 기판 위의 GaN으로부터 출발하여 다이아몬드 기판 위에서 질화갈륨(GaN)을 제조하는 방법에 관한 것이다.
차세대 반도체 장치 및 특히 질화갈륨과 같은 반도체 화합물을 기본으로 하는 제품들이 고 전자 이동성 트랜지스터(high electron mobility transistor: HEMT)와 같은 고 전력 및/또는 고 주파 장치용으로 제안되어 왔다. GaN과 같은 화합물 반도체의 완전한 이점을 실현가능하게 하는데 있어 한가지 제한은 열 관리의 제한이다. 이러한 목적을 위하여, 매우 높은 열 전도성을 갖는, 합성 다이아몬드 열 확산 기판을 GaN 계 반도체 장치 구조와 같은 반도체 장치 구조와 매우 근접하게 접합시켜, 보다 높은 전력 밀도를 사용하거나, 보다 높은 소자 패킹 밀도(device packing density)를 가능하게 하고/하거나 이러한 장치의 수명을 증가시키는 것이 제안되어 왔다.
최근에, 단 결정 규소 기판 위에서 고 품질의 단 결정 GaN을 제조하는 방법이 개발되었다. 이들 방법은 전형적으로 단 결정 GaN이 단결정 규소 기판과 단 결정 GaN 물질 사이에 격자 부정합으로부터 생성되는 변형을 완화시키기 위해 에피택시얼적으로(epitaxially) 성장하는 규소 기판 바로 위에서 변형 조절층을 제공하는 것을 포함한다. 이와 같이, 규소 기판 위의 고 품질의 단 결정 GaN이 현재 상업적으로 이용가능하다. 그러나, 이러한 기판과 관련한 한가지 문제점은 규소 물질의 열 전도성이 비교적 낮아서 위에 놓인(overlying) GaN이 열 관리 이슈를 유발하지 않으면서 그 완전한 잠재력을 끌어낼 수 없다는 점에 있다.
상기한 것 외에도, 단 결정 탄화규소 기판 위에 고 품질의 단 결정 GaN을 제조하는 방법이 또한 개발되었다. 탄화규소는 규소보다 더 높은 열 전도성을 갖는다. 다시, 상기 방법은 전형적으로 단 결정 GaN이 단 결정 탄화규소 기판과 단 결정 GaN 물질 사이에 격자 부정합으로부터 생성되는 변형을 완화시키기 위해 에피택시얼적으로 성장하는 탄화규소 기판 바로 위에 변형 조절층을 제공하는 것을 포함한다. 이와 같이, 탄화규소 기판 위의 고 품질 단 결정 GaN이 현재 상업적으로 이용가능하며 특정 적용을 위해 이러한 기판 웨이퍼는 탄화규소계 기판의 개선된 열 성능 외에도, GaN의 낮은 결합 밀도를 확보할 수 있는 확실한 장점이 있으나, 한 가지 단점은 이들 탄화규소계 기판이 규소계 기판보다 더 비싸다는 점이다. 또한, 탄화규소의 열 전도성이 규소보다 더 높지만, 위에 놓인 GaN은 열 관리 이슈가 발생되기에 그 완전한 잠재력을 끌어낼 수 없다.
현재 이용가능한 규소 및 탄화규소 용액에 대한 한 가지 가능한 대안은 다른 열 관리 물질보다 훨씬 더 높은 열 전도성을 갖는 합성 다이아몬드 기판 위에 GaN과 같은 고 품질의 단 결정 반도체 층을 제조하는 방법을 개발하는 것이다. 이와 관련하여, 얇은 규소 또는 탄화규소 층에서 에피택시얼적으로 성장하는 GaN이 있는 다이아몬드 기판위에 얇은 단 결정 규소 또는 탄화규소 층을 제작하는 방법을 일반적으로 사용하여, 다이아몬드 기판에 GaN과 같은 반도체를 성장시키는 것이 가능하다. 그러나, 지금까지 규소 또는 탄화규소 기판에서 GaN 성장과 비교하는 경우 변형 조절 문제로 인하여 이러한 기판에서 단 결정 GaN 물질의 동일한 품질을 달성하는 것이 가능하지 않았다. 더욱이, 반도체 성장을 위한 우수한 에피택시얼 기판을 제공하고 또한 위에 놓인 반도체와 아래에 놓인 다이아몬드 열 확산 물질 사이의 열 장벽 저항 문제점을 완화시키기 위해 또한 과도하게 얇은(예를 들면, 두께가 50nm 미만인) 다이아몬드 기판 위에 단 결정 규소 또는 탄화규소의 고 품질, 저 결함 박 층을 제공하는 것이 어렵다.
상기한 관점에서, GaN이 규소 또는 탄화규소 기판에서 성장한 후 GaN이 합성 다이아몬드 기판으로 전이되는 대안적 시도가 제안되어 왔다. 단 결정 반도체는 일반적으로 노출된 상부 표면이 소자 제조에 최적화된 에피택시얼 적층 구조(소위 "에피층(epilayer)" 구조)를 갖기 때문에, 대부분의 경우에, 밑에 놓인 규소 또는 탄화규소 기판을 GaN 에피층 구조의 노출된 상부 표면에 다이아몬드 층을 제작하는 것 보다 합성 다이아몬드 기판으로 교체되는 것이 바람직하다. 즉, 상기 전이 공정은 성장 공정에 사용된 기판의 제거 및 합성 다이아몬드 기판으로의 교체 공정을 포함한다. 이러한 공정에서, 2개의 인자가 중요하다: (i) 상기 전이 공정은 GaN 에피 층 구조를 과도하게 손상시키지 않는다; (ii) 상기 합성 다이아몬드 기판은 활성 GaN 에피층 구조와 합성 다이아몬드 물질 사이의 낮은 열 장벽 저항을 지닌 GaN 에피 층 구조로 열 접촉을 최적화하여 집적시킨다.
미국등록특허 US7,595,507는 모 규소 기판으로부터 합성 다이아몬드계 기판으로 GaN 에피층 구조를 전이시키는 제조 경로를 개시하고 있다. 상기 방법은 (i) 화합물 반도체(예를 들면, GaN)가 상부에 배치된 모 성장 기판(예를 들면, 규소)을 제공하는 단계; (ii) 캐리어 기판을 화합물 반도체 층에 결합시키는 단계; (iii) 모 성장 기판을 제거하는 단계; (iv) 화합물 반도체 층 위의 핵형성 층을 형성시키는 단계; (v) 핵형성 층 위에 다결정성 CVD 다이아몬드를 성장시키는 단계; 및 이후에 (vi) 캐리어 기판을 제거하여 핵형성 층을 통해 다결정성 CVD 다이아몬드에 결합된 화합물 반도체를 포함하는 적층 구조를 달성하는 단계를 포함한다.
상기 기술한 제조 경로에서, 일반적으로 임시 캐리어 기판에 대해 선택된 물질은 상이한 응력 관리 문제가 도입되는 것을 피하기 위하여 모 성장 기판의 것과 동일한 것을 사용한다. 규소가 모 기판 및 임시 캐리어 기판에 사용되는 경우, 이들 기판들은 예를 들면, 통상의 기계적 연마 기술 및/또는 연마와 식각의 조합에 의해 원칙적으로 제거될 수 있다. 그러나, 이와 관련하여, 웨이퍼는 당해 공정 단계에서 편평하므로 통상적인 연마가 성장 기판에 대해서는 작업할 수 있지만, 다이아몬드 성장 후 임시 캐리어 기판의 제거는 더욱 문제가 되는 것으로 밝혀졌다. 이는 임시 캐리어 기판이 다이아몬드 성장 후 굽혀져서 통상의 연마에 의해 용이하게 제거될 수 없기 때문이다.
미국등록특허 US7,595,507는 와이드-갭 반도체(wide-gap semiconductor)의 성장을 위해 사용된 대표적인 기판이 사파이어, 탄화규소 및 규소이며 상기 기판이 사파이어 또는 탄화규소인 경우 이의 제거가 어렵고, 상기 기판은 화학적 박리(chemical lift-off) 또는 레이저 박리(laser lift-off)에 의해 제거될 수 있음을 지적하였다. 그러나, 다이아몬드 성장 후 탄화규소 임시 캐리어 기판을 제거하기 위한 시도는 문제가 있는 것으로 입증되었다. 탄화규소는 습식 또는 건조 화학 공정에 의해 용이하게 식각될 수 없다. 더욱이, 이는 다이아몬드 성장 후 탄화규소-반도체-다이아몬드 복합체 웨이퍼의 휨(bow)이 이의 두께를 초과하기 때문에 래핑(lapping)에 의해 용이하게 제거될 수 없다. 또한 여전히, 레이저 박리 기술을 사용하여 탄화규소 캐리어 기판을 제거하기 위한 시도는 이러한 기술을 이용하는 경우 다이아몬드-반도체 웨이퍼가 깨지는 단점이 확인되고 있다.
이런 관점에서, 본 발명의 실시예들의 목표는 상술한 문제점을 해결하고 탄화규소-반도체 모 웨이퍼로 출발하여 다이아몬드-반도체 복합체 기판을 제조하기 위한 실현가능한 제조 경로를 제공하는 것에 있다.
본 발명은
(i) 화합물 반도체가 상부에 배치된 모 탄화규소 기판(또한 성장 기판으로 공지됨)을 포함하는 모 반도체 웨이퍼로 시작하는 단계;
(ii) 탄화규소 캐리어 기판을 화합물 반도체에 결합시키는 단계;
(iii) 모 탄화규소 기판을 제거하는 단계;
(iv) 화합물 반도체 위에 핵형성 층을 형성시키는 단계;
(v) 핵형성 층 위에 다결정성 CVD 다이아몬드를 성장시켜 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 형성시키는 단계, 및
(vi) 탄화규소 캐리어 기판을 제거하여 핵형성 층을 통해 다결정성 화학적 증착(CVD) 다이아몬드에 결합된 화합물 반도체를 포함하는 적층 구조물을 달성하는 단계를 포함하여, 반도체 다이아몬드 복합체(semiconductor-on-diamond composite) 기판을 제조하는 방법을 제공하며,
여기서, 단계 (ii)에서 상기 탄화규소 캐리어 기판은 탄화규소 캐리어 기판의 두께보다 더 짧은 정합 길이(coherence length)에서 레이저 광을 흡수하는 레이저 흡수 물질을 통해 화합물 반도체에 결합되며,
여기서, 단계 (vi)에서 상기 탄화규소 캐리어 기판은
복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 적어도 100℃의 온도로 가열시키는 단계;
탄화규소 캐리어 기판을 통해 상기 탄화규소 캐리어 기판의 두께보다 더 짧은 정합 길이를 갖는 레이저 광(당해 레이저 광은 레이저 흡수 물질에 의해 흡수된다)을 지향시키는 단계; 및
레이저 광에 노출시켜 화합물 반도체로부터 탄화규소 캐리어 기판을 분리시킨 후 상기 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 냉각시키는 단계에 의해 상기 화합물 반도체로부터 제거된다.
본 발명을 보다 잘 이해하고 이것이 효과적으로 수행될 수 있는 방법을 나타내기 위하여, 본 발명의 구현예를 이제 첨부되는 도면을 참고로 단지 예로서 기술할 것이며, 여기서:
도 l의 (i) 내지 도 l의 (vi)는 반도체-탄화규소 웨이퍼로 출발하여 반도체-다이아몬드 웨이퍼를 제조하는 제조 경로를 나타낸다.
본 발명의 구현예는 탄화규소-반도체 모 웨이퍼로 출발하여 다이아몬드-반도체 복합체 기판의 실현가능한 제조 수단을 제공한다. 도 1(i)에 나타낸 바와 같은 제조 방법에 대한 출발 점은 화합물 반도체(12)(예를 들면, GaN)가 상부에 배치된 모 탄화규소 성장 기판(10)을 포함하는 모 반도체 웨이퍼이다. 배경 단락에서 기술한 바와 같이, 이러한 웨이퍼는 상업적으로 이용가능하며 단 결정 화합물 반도체가 낮은 결함 밀도이면서도 매우 높은 품질을 갖도록 개발되어 왔다.
도 1에 나타낸 단계 (ii)에서, 탄화규소 캐리어 기판(16)은 탄화규소 캐리어 기판(16)보다 더 긴 파장에서 레이저 광을 흡수하는 레이저 흡수 물질(14)를 통해 화합물 반도체(12)에 결합된다. 상기 레이저 흡수 물질(14)은 레이저 박리 단계에서 제조 공정 중 후에 이용되어 탄화규소 캐리어 기판(16)을 분리시킨다. 상기 물질은 탄화규소 캐리어 기판을 통과하는 레이저 광을 흡수하기 위해 선택되며 세라믹 물질(예를 들면, 폴리 규소 또는 무정형 규소) 또는 결합 공정에서 생존할 수 있는 탄화규소 캐리어 기판이 전송하는 광을 강력하게 흡수하는 다른 물질일 수 있다. 레이저 흡수 물질은 탄화규소 캐리어 기판이 화합물 반도체에 결합하기 전에 탄화규소 캐리어 기판 위에 코팅될 수 있다. 예를 들면, 탄화규소는 1 마이크로미터 파장의 광을 흡수하지 않지만 폴리 규소는 이를 흡수한다. 따라서, 탄화규소 캐리어 기판을 통해 1 마이크로미터 파장의 광을 조사시켜서 폴리 규소 층에 의해 흡수된 광을 가짐으로써 이후 기술되는 바와 같이 탄화규소 캐리어 기판을 분리하는 것이 가능하다.
탄화규소 캐리어 기판은 100 내지 2000 마이크로미터의 두께를 가질 수 있다. 탄화규소 캐리어 기판의 두께는 제조 방법에서 이후의 박리 과정에 사용된 레이저 광의 정합 길이보다 더 길어야만 한다. 레이저 광의 정합 길이가 탄화규소 캐리어 기판의 두께보다 더 긴 경우, 탄화규소 캐리어 기판의 부드럽고 완전한 박리가 달성되지 않는다. 본원에 기술된 바와 같은 제조 방법은 큰 직경의 탄화규소 캐리어 기판을 부드럽고 완전하게 박리할 수 있음에 또한 주목할 수 있다. 예를 들면, 탄화규소 캐리어 기판은 적어도 50mm, 80mm, 100mm, 120mm, 140mm, 또는 150mm의 직경을 가질 수 있다.
도 1에 나타낸 단계 (iii)에서, 모 탄화규소 성장 기판(10)이 제거된다. 한 가지 가능성에 따르면, 상기 모 탄화규소 성장 기판(10)은 모 탄화규소 성장 기판(10)의 대부분의 기계적 제거 또는 경면처리; 및 모 탄화규소 성장 기판의 나머지의 건식 식각 공정을 포함하는 2 단계 공정을 사용하여 제거한다. 복합체 웨이퍼는 당해 공정 단계에서 여전히 편평한 구조이므로, 휨현상(bowing)은 중요한 문제가 아니며 이에 따라서 모 탄화규소 기판은 통상의 공정 단계를 사용하여 당해 방식으로 제거될 수 있다. 복합체 기판의 현저한 휨이 탄화규소 캐리어 기판을 제거하는 것에 특히 문제가 되는 것은 CVD 다이아몬드 성장 이후이다.
모 탄화규소 성장 기판(10)의 제거 후에, 화합물 반도체 에피층 구조의 보다 낮은 표면이 노출된다. 그러나, 얇은 천연 변형과 정합하는 층은 노출된 표면에 남게 되며 이들은 또한 유리하게 제거된다. 이들 층은 과도하게 얇으므로, 천연 변형 정합 층, 및 에피층 구조물내 천연 버퍼 층(native buffer layer)의 일부를 화합물 반도체 에피층 구조물의 활성 영역에 손상을 입히지 않고 제거하기 위해서는 당해 단계에서 조심스러운 공정이 요구된다.
일단 화합물 반도체 에피층 구조물(12)의 깨끗하고 평편하며, 낮은 조도의 노출된 하부 층이 달성되면, 도 1의 (iv)에 나타낸 바와 같이 다이아몬드 성장에 적합한 핵형성 층(18)이 상부에 제공된다. 핵형성 층(18)은 나노결정성 다이아몬드; 탄화규소, 규소, 질화규소, 이산화규소, 질화알루미늄, 산화마그네슘, 질화붕소, 또는 산화베릴륨 중 하나 이상을 포함할 수 있다. 핵형성 층(18)은 또한 다이아몬드 성장 전에 다이아몬드 분말로 씨딩(seeding)될 수 있다. 핵형성 층은 다이아몬드 성장 동안 화합물 반도체를 보호하기 위해 제공되며 또한 다이아몬드 성장에 적합한 표면을 제공한다. 그러나, 기타의 경우에 층이 후속적인 제조 단계에서 구조물 내로 다이아몬드 열 확산 층을 통합시키는 이점을 감소시키는 열 캐리어를 제공하므로 이는 매우 얇게(예를 들면, 50nm 미만의 두께) 제조되어야 한다.
도 1에 나타낸 단계 (v)에서, 다결정성 화학적 증착(CVD) 다이아몬드(20)는 핵형성 층(18) 위에서 성장하여 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 형성한다. 다결정성 CVD 다이아몬드의 비교적 두꺼운, 고 열 전도성 층은 효율적인 열 확산을 위해 제공될 수 있다. 예를 들면, 다결정성 CVD 다이아몬드는 적어도 50 마이크로미터, 100 마이크로미터, 150 마이크로미터, 200 마이크로미터, 또는 300 마이크로미터의 두께까지 성장할 수 있다. 그러나, 탄화규소와 다이아몬드 물질 사이의 열 팽창 계수에 있어서의 차이로 인하여, 수득되는 다이아몬드-화합물 반도체-탄화규소 웨이퍼는 유의적으로 굽혀진다. 이는, 하기 논의된 바와 같이 최종적인 다이아몬드 웨이퍼 상의 반도체를 달성하는데 요구되는 탄화규소 캐리어 기판을 제거하게 되는 경우 문제가 된다.
다이아몬드 성장 후, 탄화규소 기판은 제거되어 자립 기판형 웨이퍼(free standing wafer)로서 다이아몬드 상의 화합물 반도체를 남기는 것이 필요하다. 그러나, 탄화규소는 습윤 또는 건조 화학 공정에 의해 용이하게 식각될 수 없기 때문에 제거하기 어렵다. 더욱이, SiC 웨이퍼의 휨이 이의 두께를 초과하기 때문에 이는 래핑 또는 폴리슁(polishing)에 의해 용이하게 제거될 수 없다. 탄화규소와 화합물 반도체 사이의 중간 층에 흡수될 탄화규소 기판을 통해 레이저를 발사(firing)함으로써 탄화규소 캐리어 기판에 대해 레이저 박리 기술을 사용하는 것이 제안되어 왔다. 그러나, 이는 다이아몬드-탄화규소 시스템에서 응력의 생성(온도에 따른 CTE에 있어서의 차이에 의해 유발됨)은 웨이퍼가 레이저 박리 공정 동안 폭발하도록 하기 때문에 문제가 되는 것으로 밝혀졌다.
본 발명자들은 본 발명에 이르러 레이저 박리 공정 동안에 웨이퍼의 크래킹(cracking) 및 파괴를 피하는 레이저 박리 공정의 구체적인 실행을 발견하였다. 당해 방법에서, 도 1의 (vi)에 나타낸 바와 같이, 탄화규소 캐리어 기판(16)은 핵형성 층(18)을 통해 다결정성 CVD 다이아몬드(20)에 결합된 화합물 반도체(12)를 포함하는 적층 구조를 달성하기 위해 제거된다. 당해 제거 단계는:
복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 적어도 100℃(예를 들면, 적어도 150℃, 200℃, 300℃, 400℃, 또는 450℃)의 온도까지 가열하는 단계;
탄화규소 캐리어 기판(16)을 통해 탄화규소 캐리어 기판의 두께보다 더 짧은 정합 길이를 갖는, 레이저 흡수 물질(14)에 의해 흡수된 레이저 광을 투시하는 단계; 및
레이저 광에 노출시켜 화합물 반도체(12)로부터 탄화규소 캐리어 기판(16)을 분리시킨 후 상기 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 냉각시키는 단계를 포함한다.
웨이퍼를 보통 수준으로 가열하고 짧은 정합 길이를 사용함으로써, 다이아몬드-반도체 웨이퍼를 파쇄시키지 않고 큰 부위의 탄화규소 캐리어 웨이퍼의 깨끗하고 완전한 분리를 달성할 수 있음이 밝혀졌다. 따라서, 탄화규소 캐리어 기판의 두께보다 더 짧은 정합 길이를 지닌 레이저를 선택한 후 상기 기판을 150℃, 200℃, 300℃, 400℃, 또는 450℃보다 더 높은 온도로 가열하는 것이 요구된다.
보다 긴 정합 길이 레이저를 이용하는 경우 웨이퍼는 분리된 및 분리되지 않은 영역의 양식으로 발달한다. 이러한 공정의 결과는, 복합체 웨이퍼가 분리 공정 동안 갈라지는 것이다. 더욱이, 상기 분리 공정이 실온에서 수행되는 경우, 상기 분리는 유의적인 양의 에너지 생성(built)의 방출을 포함한다. 이러한 에너지 방출은 웨이퍼를 파열시키고 반도체 물질의 영역이 다이아몬드 기판보다는 탄화규소 캐리어에 부착되어 남도록 한다. 탄화규소로부터 다이아몬드/반도체의 느린 방출을 허용하기 위하여, 상기 다이아몬드 및 탄화규소 둘 다는 레이저 박리 공정 동안에 상기 온도, 예를 들면, 200℃로 가열되며 이후에 전체 웨이퍼가 레이저에 노출된 후 전체 웨이퍼를 냉각시켜 부드럽고 균일한 분리를 생성한다.
레이저-박리 단계 동안, 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼는 적어도 100℃, 150℃, 200℃, 300℃, 400℃, 또는 450℃ 및/또는 650℃, 600℃, 또는 550℃ 이하 및/또는 이들 상한치 및 하한치의 어떠한 조합에 의해 정의된 범위내의 온도로 가열될 수 있다. 이것이 이러한 저온에서 이루어질 수 있다는 사실은 다이아몬드 웨이퍼 상의 탄화규소의 휨의 측정이 탄화규소-다이아몬드의 휨 정도의 측정은 650℃ 이상의 온도 가열을 통해 200 마이크로미터 이하로 감소시킬 수 있었던 기존 결과와 비교하여 놀라운 결과였다. 이와 관련하여, 200 마이크로미터의 휨은 일반적인 다이아몬드-규소 웨이퍼와 동일한 응력을 얻는데 필요한 휨이기 때문에 적절한 수치이다. 따라서, 제거 단계가 100℃ 내지 650℃의 중간 온도만을 사용하여 수행될 수 있다는 것은 놀라운 것이다.
레이저 광의 정합 길이는 10 마이크로미터 내지 400 마이크로미터의 범위일 수 있다. 또한, 레이저 광은 400nm 내지 1200nm 범위의 파장 및/또는 1 나노초(nanosecond) 내지 1000 펨토초(femtosecond) 범위의 펄스 폭을 가질 수 있다. 이와 관련하여, 광원의 정합 길이, Lc는 대략 다음 관계식으로 제공된다:
Lc = λ2/Δλ
여기서, λ는 광의 파장이고 Δλ는 스펙트럼 대역폭이다. 근접 변환 제한 펄스의 경우, 정합 길이 및 펄스 폭은
Figure 112017112444637-pct00001
와 직접 관련된다. 예를 들면, 100 fs 레이저 펄스는 대략 30μm의 정합 길이를 갖는다.
보다 긴 가간섭성 길이 레이저가 일반적으로 최적 적용을 위해 보다 우수한 레이저인 것으로 고려되므로 짧은 가간섭성 길이 레이저가 이러한 적용을 위해 필요하다는 것은 놀랍다. 이와 관련하여, 보다 낮은 품질의 레이저가 이러한 적용에 보다 더 우수하다. 이러한 레이저는 레이저 흡수 물질의 모든층이 분리하기 위한 냉각 전에 레이저 광에 노출될 때까지 탄화규소 캐리어 기판 위에서 조사될 수 있다.
본 기술은 다수의 상이한 유형의 반도체-탄화규소 웨이퍼에 적용되어 탄화규소 기판을 다이아몬드 기판으로 치환시킬 수 있다. 예를 들면, 화합물 반도체는 질화갈륨, 질화알루미늄, 질화 알루미늄 갈륨, 및 질화 인듐 알루미늄 갈륨 중 하나 이상을 포함할 수 있다.
본 발명의 특정 구현예를 참고하여 나타내고 기술하였지만, 형태 및 세부사항에 있어서 다양한 변형은 첨부된 청구의 범위에 정의된 바에 따르는 본 발명의 범위로부터 벗어남이 없이 이루어질 수 있음은 당해 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (15)

  1. (i) 화합물 반도체가 상부에 배치된 모 탄화규소 기판을 포함하는 모 반도체 웨이퍼로 시작하는 단계;
    (ii) 탄화규소 캐리어 기판을 상기 화합물 반도체에 결합시키는 단계;
    (iii) 상기 모 탄화규소 기판을 제거하는 단계;
    (iv) 상기 화합물 반도체 위에 핵형성 층을 형성시키는 단계;
    (v) 상기 핵형성 층 위에 다결정성 화학 증착(CVD) 다이아몬드를 성장시켜 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 형성시키는 단계, 및
    (vi) 상기 탄화규소 캐리어 기판을 제거하여 핵형성 층을 통해 다결정성 화학적 증착(CVD) 다이아몬드에 결합된 화합물 반도체를 포함하는 적층 구조물을 달성하는 단계를 포함하는, 반도체 다이아몬드 복합체(semiconductor-on-diamond composite) 기판의 제조 방법으로서,
    상기, 단계 (ii)에서 상기 탄화규소 캐리어 기판은 탄화규소 캐리어 기판의 두께보다 더 짧은 정합 길이에서 레이저 광을 흡수하는 레이저 흡수 물질을 통해 화합물 반도체에 결합되며,
    상기, 단계 (vi)에서 상기 탄화규소 캐리어 기판은
    상기 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 적어도 100℃의 온도로 가열시키는 단계;
    상기 탄화규소 캐리어 기판을 통해 상기 탄화규소 캐리어 기판의 두께보다 더 짧은 정합 길이를 갖는 레이저 광(당해 레이저 광은 상기 레이저 흡수 물질에 의해 흡수된다)을 조사시키는 단계; 및
    상기 레이저 광에 노출시켜서 상기 화합물 반도체로부터 상기 탄화규소 캐리어 기판을 분리시킨 후 상기 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼를 냉각시키는 단계에 의해 상기 화합물 반도체로부터 제거되는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  2. 청구항 1에 있어서, 상기 탄화규소 캐리어 기판과 상기 화합물 반도체 사이에 제공된 상기 레이저 흡수 물질이 세라믹 물질인 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  3. 청구항 1에 있어서, 상기 탄화규소 캐리어 기판과 상기 화합물 반도체 사이에 제공된 상기 레이저 흡수 물질이 다결정성 또는 비정질 규소인 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  4. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 상기 레이저 흡수 물질이 상기 탄화규소 캐리어 기판을 상기 화합물 반도체에 결합시키기 전에 상기 탄화규소 캐리어 기판 위에 코팅되는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  5. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 상기 탄화규소 캐리어 기판이 100 마이크로미터 내지 2000 마이크로미터의 두께를 갖는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  6. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 상기 탄화규소 캐리어 기판이 적어도 50mm의 직경을 갖는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  7. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서,
    상기 모 탄화규소 기판이, 상기 모 탄화규소 기판을 기계적 제거(mechanical lapping) 또는 경면처리(polish off)시키는 제1단계;
    상기 제1단계를 거친 모 탄화규소 기판을 건식 식각시키는 제2단계를 포함하는 2 단계 공정의 사용에 의해 제거되는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  8. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 상기 핵형성 층이 나노결정성 다이아몬드; 탄화규소, 규소, 질화규소, 이산화규소, 질화알루미늄, 산화마그네슘, 질화붕소, 또는 산화베릴륨 중의 하나 이상을 포함하는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  9. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 다결정성 CVD 다이아몬드가 적어도 50 마이크로미터의 두께로 성장되는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  10. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 단계 (vi)에서 상기 복합체 다이아몬드-화합물 반도체-탄화규소 웨이퍼가 100 내지 550℃ 범위의 온도로 가열되는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  11. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 상기 레이저 광의 정합 길이(coherence length)가 10 마이크로미터 내지 400 마이크로미터의 범위인 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  12. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 상기 레이저 광이 400nm 내지 1200nm 범위의 파장을 갖는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  13. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 상기 레이저 광이 1 내지 1000 펨토초(femtosecond) 범위의 펄스 폭(pulse width)을 갖는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  14. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 상기 탄화규소 캐리어 기판을 통해 레이저 광을 조사시켜서 상기 레이저 흡수 물질에 의해 흡수되도록 하는 단계가, 레이저 흡수 물질의 전체 층이 냉각 전에 레이저 광에 노출될 때까지 탄화규소 캐리어 기판 위에 레이저 빔을 이동시킴을 포함하는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
  15. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서, 상기 화합물 반도체가 질화갈륨, 질화알루미늄, 질화알루미늄 갈륨, 및 질화 인듐 알루미늄 갈륨 중 하나 이상을 포함하는 것을 특징으로 하는 다이어몬드-반도체 복합체 기판의 제조 방법.
KR1020177032831A 2015-05-14 2016-05-11 다이아몬드-반도체 복합체 기판의 제조 방법 KR102020432B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562161636P 2015-05-14 2015-05-14
US62/161,636 2015-05-14
GBGB1509766.0A GB201509766D0 (en) 2015-06-05 2015-06-05 Method of fabricating diamond-semiconductor composite substrates
GB1509766.0 2015-06-05
PCT/EP2016/060493 WO2016180849A1 (en) 2015-05-14 2016-05-11 Method of fabricating diamond-semiconductor composite substrates

Publications (2)

Publication Number Publication Date
KR20170137180A KR20170137180A (ko) 2017-12-12
KR102020432B1 true KR102020432B1 (ko) 2019-09-11

Family

ID=53784999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177032831A KR102020432B1 (ko) 2015-05-14 2016-05-11 다이아몬드-반도체 복합체 기판의 제조 방법

Country Status (7)

Country Link
US (1) US10043700B2 (ko)
JP (1) JP6425835B2 (ko)
KR (1) KR102020432B1 (ko)
CN (1) CN107636800B (ko)
DE (1) DE112016002170T5 (ko)
GB (2) GB201509766D0 (ko)
WO (1) WO2016180849A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102221892B1 (ko) * 2016-10-24 2021-03-02 미쓰비시덴키 가부시키가이샤 반도체 장치
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers
EP3556454B1 (en) 2018-04-16 2024-05-29 IMEC vzw Formation of diamond membranes
CN108847392B (zh) * 2018-06-26 2019-12-03 苏州汉骅半导体有限公司 金刚石基氮化镓器件制造方法
GB201814192D0 (en) 2018-08-31 2018-10-17 Univ Bristol A semiconductor on diamond substrate, percursor for use in preparing a semiconductor on diamond substrate, and methods of making the same
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
KR102273305B1 (ko) * 2020-04-23 2021-07-06 알에프에이치아이씨 주식회사 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
CN112750690A (zh) * 2021-01-18 2021-05-04 西安电子科技大学 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法
CN113151898B (zh) * 2021-02-18 2021-10-15 北京科技大学 一种嵌入式金刚石基碳化硅复合衬底的制备方法
CN113862781B (zh) * 2021-09-22 2022-12-20 东莞市天域半导体科技有限公司 一种碳化硅外延晶片生长用样品托上的复合涂层制备方法
WO2023063176A1 (ja) * 2021-10-12 2023-04-20 東京エレクトロン株式会社 半導体装置の製造方法
WO2024058180A1 (ja) * 2022-09-12 2024-03-21 公立大学法人大阪 半導体装置形成用基板、半導体積層構造体、半導体装置、半導体装置形成用基板の製造方法、半導体積層構造体の製造方法及び半導体装置の製造方法
CN115491764B (zh) * 2022-09-29 2024-01-30 中国电子科技集团公司第十三研究所 一种剥离外延金刚石与GaN材料的方法
CN117577518A (zh) * 2023-11-20 2024-02-20 中国科学院上海微系统与信息技术研究所 金刚石基氧化镓半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060266280A1 (en) 2005-04-13 2006-11-30 Daniel Francis Semiconductor Devices Having Gallium Nitride Epilayers on Diamond Substrates

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524953B2 (ja) * 2001-05-18 2010-08-18 パナソニック株式会社 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
TWI275566B (en) * 2005-04-27 2007-03-11 Kinik Co A diamond substrate and the process method of the same
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101438818B1 (ko) 2008-04-01 2014-09-05 엘지이노텍 주식회사 발광다이오드 소자
DE102009057566A1 (de) * 2009-12-09 2011-06-16 Osram Opto Semiconductors Gmbh Vorrichtung für ein Laserabhebeverfahren und Laserabhebeverfahren
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
JP2013118272A (ja) * 2011-12-02 2013-06-13 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体デバイスの製造方法
KR20140131549A (ko) * 2012-02-29 2014-11-13 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 다이아몬드상의 질화갈륨 웨이퍼 및 제조 장치 및 제조 방법
CN102699537B (zh) 2012-05-18 2015-11-04 杭州士兰明芯科技有限公司 激光剥离led衬底的系统及方法
CN202655797U (zh) 2012-05-18 2013-01-09 杭州士兰明芯科技有限公司 激光剥离led衬底的系统
CN102664221B (zh) * 2012-05-18 2015-05-27 杭州士兰明芯科技有限公司 Led衬底的剥离方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060266280A1 (en) 2005-04-13 2006-11-30 Daniel Francis Semiconductor Devices Having Gallium Nitride Epilayers on Diamond Substrates

Also Published As

Publication number Publication date
GB201608216D0 (en) 2016-06-22
US10043700B2 (en) 2018-08-07
JP6425835B2 (ja) 2018-11-21
JP2018514498A (ja) 2018-06-07
KR20170137180A (ko) 2017-12-12
WO2016180849A1 (en) 2016-11-17
CN107636800A (zh) 2018-01-26
US20180151404A1 (en) 2018-05-31
DE112016002170T5 (de) 2018-02-15
CN107636800B (zh) 2020-11-20
GB2539780B (en) 2017-06-07
GB2539780A (en) 2016-12-28
GB201509766D0 (en) 2015-07-22

Similar Documents

Publication Publication Date Title
KR102020432B1 (ko) 다이아몬드-반도체 복합체 기판의 제조 방법
TWI527099B (zh) 用於回收基材之方法
US10023974B2 (en) Substrates for semiconductor devices
US9761493B2 (en) Thin epitaxial silicon carbide wafer fabrication
CN107170668B (zh) 一种自支撑氮化镓制备方法
JP4975513B2 (ja) シリコン（Ｓｉ）ウェハ上に、熱軟化性絶縁体と共に化合物半導体を形成する方法、及びシリコンウェハ
TWI424500B (zh) 生產半導體結構之方法
JP2012514316A (ja) 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
JP5582617B2 (ja) 歪み層の緩和
JP6525554B2 (ja) 基板構造体を含むｃｍｏｓ素子
US9041165B2 (en) Relaxation and transfer of strained material layers
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
KR20180118681A (ko) 화합물 반도체 기판, 펠리클막, 및 화합물 반도체 기판의 제조 방법
CN102693902A (zh) 实现至少部分松弛的应变材料的岛状物的方法
US8912081B2 (en) Stiffening layers for the relaxation of strained layers
JP7389472B2 (ja) 半導体デバイスの製造方法及び半導体デバイス
KR20190052000A (ko) 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법
JP7186872B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
RU2546858C1 (ru) Способ изготовления полупроводниковых приборных структур, основанный на клонировании исходных подложек (варианты)
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
KR101888585B1 (ko) Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법
JP2023542884A (ja) ガリウムベースのｉｉｉ－ｎ合金の層をエピタキシャル成長させるための基板を製造するための方法
JP2023544984A (ja) ガリウムベースのｉｉｉ－ｎ合金の層をエピタキシャル成長させるための基板を製造するための方法
JP2006073678A (ja) 異種半導体一体化法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant