CN107452681A - 激光再晶化GeNMOS器件及其制备方法 - Google Patents

激光再晶化GeNMOS器件及其制备方法 Download PDF

Info

Publication number
CN107452681A
CN107452681A CN201610718385.4A CN201610718385A CN107452681A CN 107452681 A CN107452681 A CN 107452681A CN 201610718385 A CN201610718385 A CN 201610718385A CN 107452681 A CN107452681 A CN 107452681A
Authority
CN
China
Prior art keywords
laser
crystallization
layers
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610718385.4A
Other languages
English (en)
Inventor
汪霖
陈晓璇
张万绪
刘成
彭瑶
姜博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwest University
Original Assignee
Northwest University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwest University filed Critical Northwest University
Priority to CN201610718385.4A priority Critical patent/CN107452681A/zh
Publication of CN107452681A publication Critical patent/CN107452681A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System

Abstract

本发明涉及一种激光再晶化Ge NMOS器件及其制备方法。该方法包括：选取Si衬底；生长第一Ge籽晶层；生长第二Ge主体层；将衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，形成晶化Ge层；生长栅介质层；生长栅极层；形成源漏区，最终形成NMOS器件。本发明提供的NMOS器件是通过采用激光再晶化(Laser Re‑Crystallization，简称LRC)工艺实现的，可有效降低Ge/Si虚衬底的位错密度；连续激光再晶化工艺选择性高，仅作用于Ge外延层，控制精确，避免了Si‑Ge互扩的问题；连续激光再晶化工艺辅助制备Ge/Si虚衬底，晶化速度快，因而还具有工艺步骤简单，工艺周期短，热预算低的优点。

Description

激光再晶化Ge NMOS器件及其制备方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种激光再晶化Ge NMOS器件及其制备方法。
背景技术
自从1958年Jack Kilby发明了第一块集成电路以来，集成电路一直以Moore定律向前发展，即集成电路上可容纳的晶体管数目，约每十八个月便会增加一倍，性能提升一倍，而价格降低一半。直至今天，Moore定律仍然发挥着作用。
然而随着微电子技术的进一步发展，器件特征尺寸的不断缩小，电路的速度不断增快，静态漏电、短沟道效应、功耗密度增大、迁移率退化等物理极限使器件性能不断恶化，IC芯片逐渐趋近其物理与工艺极限，传统Si基器件和集成电路逐渐显示出其缺陷和不足，使得Si基集成电路技术难以再按照摩尔定律继续发展下去。
因此，在目前的工艺水平下，要继续维持Moore定律发展，必须研究新型器件结构、探索新型器件材料、开发新型器件工艺，从而不断提高器件与集成电路的性能。对NMOS器件而言，采用新的沟道材料无疑是一种有效的解决这些物理问题和技术挑战的办法。
普通硅(Si)的电子迁移率约1350～1500cm2/Vs，而空穴迁移率仅约450～500cm2/Vs，低迁移率尤其是空穴迁移率未来将限制极小尺寸CMOS集成电路的发展。在新材料技术中，锗(Ge)沟道技术是非常引人注目的。其中的重要原因是Ge具有很好的空穴迁移率，其值为1900cm2/Vs。Ge材料同时具有较高的电子迁移率和空穴迁移率，这使其能够被更加对称地设计CMOS逻辑电路中的n沟道金属-氧化物-半导体场效应管(n-MOSFETs)和p沟道金属-氧化物-半导体场效应管(p-MOSFETs)。Ge因其与Si同属第IV主族具有与Si十分相似的物理化学性能而与传统的Si CMOS工艺平台高度兼容。正是由于Ge材料的这些突出优点，使其成为最有希望克服目前Si技术瓶颈的新沟道候选材料。
但Ge单晶片很昂贵，直接应用到成熟的硅平面工艺中存在技术和经济两方面的问题。考虑到Si单晶片资源丰富、质优价廉，Si工艺又很成熟，在Si单晶衬底上通过外延生长Ge单晶膜来制备NMOS、PMOS及CMOS器件是目前研究较多的办法。
目前Si衬底上制备Ge外延层相对成熟，但仍然无法解决Ge外延层中大量螺位错的出现，需要通过高温退火进一步降低位错密度，然而高温退火中经常会出现Si，Ge相互扩散，影响NMOS器件的性能。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种激光再晶化GeNMOS器件及其制备方法。
具体地，本发明一个实施例提出的一种激光再晶化Ge NMOS器件的制备方法，包括：
S101、选取单晶Si衬底；
S102、在275℃～325℃温度下，利用CVD工艺在所述单晶Si衬底上生长40～50nm的第一Ge籽晶层；
S103、在500℃～600℃温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150～250nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层；
S105、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却整个衬底材料；
S107、利用干法刻蚀工艺刻蚀所述SiO2层，得到所述Ge/Si虚衬底材料；
S108、在500～600℃温度下，利用CVD外延工艺在所述Ge/Si虚衬底表面淀积厚度为900～950nm的P型Ge层，掺杂浓度为1×1016～5×1016cm-3；
S109、在70℃～80℃温度下，将所述P型Ge层放置于H2O2溶液中形成GeO2层；
S110、在250～300℃温度下，采用原子层淀积工艺在所述GeO2层表面淀积厚度为2～3nm HfO2材料；
S111、利用电子束蒸发工艺在所述HfO2材料表面淀积厚度为10～20nm的Al-Cu材料；
S112、利用刻蚀工艺刻选择性蚀掉指定区域的所述Al-Cu材料形成NMOS的栅极区；
S113、采用自对准工艺，对整个衬底表面进行P离子注入，在250～300℃温度下，在氮气环境下快速热退火30s，形成NMOS源漏区；
S114、利用CVD工艺在整个衬底表面淀积厚度为200～300nm的BPSG形成介质层；
S115、利用硝酸和氢氟酸刻蚀所述BPSG形成源漏接触孔；
S116、利用电子束蒸发工艺在整个衬底表面淀积厚度为10～20nm的金属W形成源漏接触；
S117、利用刻蚀工艺刻选择性蚀掉指定区域的金属W，并利用CMP工进行平坦化处理；
S118、利用CVD工艺在整个衬底表面淀积厚度为20～30nm的SiN以形成所述激光再晶化Ge NMOS器件。
本发明另一个实施例提出的一种激光再晶化Ge NMOS器件，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、P型Ge层、HfO2层及Al-Cu层；其中，所述NMOS器件由上述实施例所述的方法制备形成。
本发明再一个实施例提出的一种激光再晶化Ge NMOS器件的制备方法，包括：
选取Si衬底；
在第一温度下，在所述Si衬底表面生长第一Ge籽晶层；
在第二温度下，在所述第一Ge籽晶层表面生长第二Ge主体层；
将包括所述Si衬底、所述第一Ge籽晶层、所述第二Ge主体层的衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，形成晶化Ge层；
在衬底材料表面生长栅介质层；
在所述栅介质层表面生长栅极层；
刻蚀所述栅极层及所述栅介质层，形成栅极；
利用自对准工艺进行源漏注入，形成源漏区，最终形成所述激光再晶化Ge NMOS器件。
在本发明的一个实施例中，在所述第一Ge籽晶层表面生长第二Ge主体层之后，还包括：
在所述第二Ge主体层表面上淀积SiO2材料；
相应地，在形成晶化Ge层之后，还包括：
去除所述SiO2材料。
在本发明的一个实施例中，第一温度为275℃～325℃，第二温度为500℃～600℃。
在本发明的一个实施例中，在衬底材料表面生长栅介质层之前，还包括：
将整个衬底置于H2O2溶液中，在所述晶化Ge层表面形成GeO2层。
在本发明的一个实施例中，在衬底材料表面生长栅介质层，包括：
在所述GeO2层表面采用原子层淀积工艺淀积HfO2材料，形成所述栅介质层。
在本发明的一个实施例中，形成源漏区之后，还包括：
利用CVD工艺在整个衬底表面淀积BPSG形成介质层；
利用硝酸和氢氟酸刻蚀所述BPSG形成源漏接触孔；
利用电子束蒸发工艺在整个衬底表面淀积金属W形成源漏接触；
利用刻蚀工艺刻选择性蚀掉指定区域的金属W。
在本发明的一个实施例中，利用刻蚀工艺刻选择性蚀掉指定区域的金属W之后，还包括：
利用CMP工艺对整个衬底进行平坦化处理；
利用CVD工艺在衬底表面淀积SiN材料。
本发明又一个实施例提出的一种激光再晶化Ge NMOS器件，包括：Si衬底、第一Ge籽晶层、第二Ge主体层、晶化Ge层、栅介质层及栅极层；其中，所述NMOS器件由上述实施例所述的方法制备形成。
上述实施例，本发明采用激光再晶化(Laser Re-Crystallization，简称LRC)工艺即通过连续激光再晶化薄Ge/Si虚衬底，可有效降低Ge/Si虚衬底的位错密度；连续激光再晶化工艺选择性高，仅作用于Ge外延层，控制精确，避免了Si-Ge互扩的问题；连续激光再晶化工艺辅助制备Ge/Si虚衬底，晶化速度快，因而还具有工艺步骤简单，工艺周期短，热预算低的优点。
基于此，本发明具备如下优点：
1、基于Ge/Si虚衬底制备Ge材料形成的NMOS器件，制备工艺均与现有Si工艺兼容，在工艺制造、降低成本方面具有十分明显的优势；
2、本发明通过连续激光辅助晶化Ge/Si虚衬底，可有效降低Ge/Si虚衬底的位错密度和表面粗糙度。连续激光晶化工艺选择性高，仅作用于Ge外延层，便于控制精确；
3、本发明以Ge材料为NMOS器件沟道，其载流子迁移率显著高于Si载流子迁移率，器件工作速度高、频率特性好。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种激光再晶化Ge NMOS器件工艺的流程示意图；
图2为本发明实施例提供的一种激光晶化工艺的示意图；
图3为本发明实施例提供的一种薄膜受激光照射过程中的温度相变关系示意图；
图4为本发明实施例提供的一种Ge/Si虚衬底材料的工艺之有限元仿真结果示意图；
图5为本发明实施例提供的一种连续激光再晶化工艺效果示意图；
图6a-图6o为本发明实施例提供的一种激光再晶化Ge NMOS器件工艺的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例提供的一种激光再晶化Ge NMOS器件工艺的流程示意图。该方法包括如下步骤：
步骤a、选取Si衬底；
步骤b、在第一温度下，在所述Si衬底表面生长第一Ge籽晶层；
步骤c、在第二温度下，在所述第一Ge籽晶层表面生长第二Ge主体层；
步骤d、将包括所述Si衬底、所述第一Ge籽晶层、所述第二Ge主体层的衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，形成晶化Ge层；
步骤e、在衬底材料表面生长栅介质层；
步骤f、在所述栅介质层表面生长栅极层；
步骤g、刻蚀所述栅极层及所述栅介质层，形成栅极；
步骤h、利用自对准工艺进行源漏注入，形成源漏区，最终形成所述激光再晶化GeNMOS器件。
其中，在步骤c之后，还可以包括：
步骤x1、在所述第二Ge主体层表面上淀积SiO2材料；
相应地，在步骤d之后，还包括：
步骤x2、在所述第二Ge主体层表面上淀积SiO2材料。
另外，步骤b和步骤c中，第一温度为275℃～325℃，第二温度为500℃～600℃。
进一步地，在步骤e之前还可以包括：
步骤y、将整个衬底置于H2O2溶液中，在所述晶化Ge层表面形成GeO2层。
对应地，步骤e可以包括：
在所述GeO2层表面采用原子层淀积工艺淀积HfO2材料，形成所述栅介质层。
另外，步骤h中，形成源漏区之后，还包括：
步骤i1、利用CVD工艺在整个衬底表面淀积BPSG形成介质层；
步骤i2、利用硝酸和氢氟酸刻蚀所述BPSG形成源漏接触孔；
步骤i3、利用电子束蒸发工艺在整个衬底表面淀积金属W形成源漏接触；
步骤i4、利用刻蚀工艺刻选择性蚀掉指定区域的金属W。
进一步地，在步骤i4之后还可以包括：
步骤i5、利用CMP工艺对整个衬底进行平坦化处理；
步骤i6、利用CVD工艺在衬底表面淀积SiN材料。
本发明的工作原理及有益效果具体为：
Si衬底上制备弛豫Ge缓冲层相对成熟，也是最常见的方法是两步生长法。该方法先低温外延一薄层Ge，抑制由于大的晶格失配引起的岛状生长。之后再高温生长主体Ge外延层。与传统渐变缓冲层生长方法相比，该方法减小了渐变层厚度，并且使得Ge外延层表面粗糙度显著降低。
但是，两步生长法仍然无法解决Ge外延层中大量螺位错的出现，所以还常需要结合循环退火工艺以减小Ge外延层螺位错密度。然而，循环退火工艺只适用于几个微米厚度的Ge外延层，对于薄Ge外延层来说，会出现Si-Ge互扩问题。另外，循环退火工艺的引入在减小位错密度的同时，还会导致Ge/Si缓冲层表面粗糙度的增加。同时，该方法还存在工艺周期长，热预算高等缺点。
难以获得低位错密度Ge/Si虚衬底的本质是由于Si与Ge之间的失配位错大，界面位错缺陷在外延层逐渐增厚的过程中，会纵向延伸至Ge的表面，进而导致Ge/Si虚衬底晶体质量降低。因此，为了消除纵向外延产生的位错缺陷，可采用Ge/Si快速热融化再结晶的方法，横向释放Ge与Si之间的位错失配，进而获得高质量的Ge/Si虚衬底。
为此，请参见图2，图2为本发明实施例提供的一种激光晶化工艺的示意图。先用磁控溅射工艺或者CVD工艺经两步法形成薄的Ge外延层，再用连续激光晶化横向释放Ge与Si之间的位错失配，从而减少外延层中由于晶格失配引起的位错，制备出品质优良的Ge/Si虚衬底。
请参见图3，图3为本发明实施例提供的一种薄膜受激光照射过程中的温度相变关系示意图；本发明的技术要点是连续激光晶化。激光晶化的原理是利用激光的高能量对材料表面瞬间加热使之融化结晶，其本质是热致相变的过程，这点也与传统的激光热退火有本质区别。因此，激光晶化可以看作是激光对薄膜的热效应，即激光通过热效应将被照射的薄膜融化，在较短的时间使其冷却结晶的过程。激光晶化大致可分为以下三个阶段：
1)激光与物质的相互作用阶段。此阶段物质吸收激光能量转变为热能，达到熔化状态。激光与物质相互作用过程中，物质的电学性能、光学性能、结构状况等均发生变化。
2)材料的热传导阶段。根据热力学基本定律，激光作用于材料上将会发生传导、对流和辐射三种传热方式，此时加热速度快，温度梯度大。
3)材料在激光作用下的传质阶段。传质，即物质从空间或空间某一部位运动到另一部位的现象。在此阶段，经激光辐射获得能量的粒子开始运动。传质存在两种形式：扩散传质和对流传质。扩散传质表示的是原子或分子的微观运动；对流传质则是流体的宏观运动。以完全融化结晶机制为例，激光晶化后薄膜的温度变化情况如图3所示。
利用激光再晶化LRC技术辅助制备高质量虚Ge衬底，要求激光作用下虚Ge层温度至少达到熔点，且尽量靠近烧熔点，达到理想晶化的近完全熔融状态，保证Ge晶粒的后续完美结晶。同时，外延层下面的Si衬底层不能达到熔点，保证了激光晶化对衬底不产生影响。因此，确定合理的激光晶化相关工艺参数(如激光功率密度、移动速度等)，控制外延层温度分布，将是该工艺成败的关键。请参见图4，图4为本发明实施例提供的一种Ge/Si虚衬底材料的工艺之有限元仿真结果示意图。图中，纵坐标表示Ge/Si体系厚度，在Ge外延层厚度200nm的Ge/Si虚衬底上采用激光移动速度为25mm/s、激光功率1.5kW/cm2的工艺条件可实现Ge融化结晶而Si未融化。
请参见图5，图5为本发明实施例提供的一种连续激光再晶化工艺效果示意图。本发明可以采用如808nm半导体激光器完成激光再晶化工艺。激光通过全反射棱镜照向样品台，并通过凸透镜聚焦到样品上，从而防止了在受热过程中薄膜融化后的液体受重力影响而流动对结晶产生的影响。激光再晶化时，步进电机带动样品台移动，每移动到一个位置进行一次激光照射，使该位置成为具有高能量的小方块，而后停止激光照射，样品台移动到下一位置时再继续激光照射。如此循环使得激光依次照射到整个薄膜表面，至此完成连续激光再晶化过程。
本实施例，通过上述加工工艺，至少具备如下优点：
1)本发明首先采用磁控溅射或者CVD工艺的方法，通过两步法获取的Ge/Si虚衬底，材料表面粗糙度好，淀积速率高成本低，大规模生产潜力大；
2)本发明通过连续激光辅助再晶化Ge/Si虚衬底，可有效降低Ge/Si虚衬底的位错密度。连续激光晶化工艺选择性高，仅作用于Ge外延层，控制精确；同时与传统热退火工艺相比，晶化速度快，因而还具有工艺步骤简单，工艺周期短，热预算低的优点；
3)本发明以Ge材料为NMOS器件沟道，其载流子迁移率显著高于Si载流子迁移率，器件工作速度高、频率特性好。
另外，需要强调说明的是，本发明的激光再晶化(Laser Re-Crystallization,简称LRC)工艺与激光退火(laser annealing)工艺有显著区别。激光退火工艺，属于热退火工艺范畴。其采用激光作为热源，仅对半导体进行加热处理，未产生相变过程。而本发明激光再晶化工艺处理过程中，半导体材料会发生两次相变--熔融液化而后再固相结晶。因而，此二者工艺在本质上有显著的区别。
实施例二
请参见图6a-图6o，图6a-图6o为本发明实施例提供的一种激光再晶化Ge NMOS器件工艺的示意图，该方法包括：
S101、如图6a，选取一定厚度的单晶Si衬底001；
S102、如图6b，在275℃～325℃温度下，利用CVD工艺在所述单晶Si衬底上生长40～50nm的第一Ge籽晶层002；
S103、如图6b，在500℃～600℃温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150～250nm第二Ge主体层002(图中为了便于查看，将第一Ge籽晶层和第二Ge主体层统一为编号202)；
S104、如图6c，利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层003；
S105、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却整个衬底材料；
S107、如图6d，利用干法刻蚀工艺刻蚀所述SiO2层003，得到所述Ge/Si虚衬底材料；
S108、如图6e，在500～600℃温度下，利用CVD外延工艺在所述Ge/Si虚衬底表面淀积厚度为900～950nm的P型Ge层004，掺杂浓度为1×1016～5×1016cm-3；
S109、如图6f，在70℃～80℃温度下，将所述P型Ge层放置于H2O2溶液中形成GeO2层005；在Ge表面形成一层GeO2钝化层，可以在Ge沟道与MOS氧化层界面处获得良好的电学特性和稳定性。
S110、如图6g，在250～300℃温度下，采用原子层淀积工艺在所述GeO2层表面淀积厚度为2～3nm HfO2材料006；
S111、如图6h，利用电子束蒸发工艺在所述HfO2材料006表面淀积厚度为10～20nm的Al-Cu材料007；
S112、如图6i，利用刻蚀工艺刻选择性蚀掉指定区域的所述Al-Cu材料形成NMOS的栅极区；
S113、如图6j，采用自对准工艺，对整个衬底表面进行P离子注入，在250～300℃温度下，在氮气环境下快速热退火30s，形成NMOS源漏区008；
S114、如图6k，利用CVD工艺在整个衬底表面淀积厚度为200～300nm的BPSG 009形成介质层；掺BPSG能俘获移动离子，以防止它们扩散到栅极而损害器件性能；
S115、如图6l，利用硝酸和氢氟酸刻蚀所述BPSG 009形成源漏接触孔；
S116、如图6m，利用电子束蒸发工艺在整个衬底表面淀积厚度为10～20nm的金属W010形成源漏接触；
S117、如图6n，利用刻蚀工艺刻选择性蚀掉指定区域的金属W 010，并利用CMP工进行平坦化处理；
S118、如图6o，利用CVD工艺在整个衬底表面淀积厚度为20～30nm的SiN材料011以形成所述激光再晶化Ge NMOS器件。
本发明实施例提供的激光再晶化Ge NMOS器件，以Ge材料为NMOS器件沟道，其载流子迁移率显著高于Si载流子迁移率，器件工作速度高、频率特性好。
综上所述，本文中应用了具体个例对本发明激光再晶化Ge NMOS器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种激光再晶化Ge NMOS器件的制备方法，其特征在于，包括：
S101、选取单晶Si衬底；
S102、在275℃～325℃温度下，利用CVD工艺在所述单晶Si衬底上生长40～50nm的第一Ge籽晶层；
S103、在500℃～600℃温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150～250nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积150nmSiO2层；
S105、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却整个衬底材料；
S107、利用干法刻蚀工艺刻蚀所述SiO2层，得到所述Ge/Si虚衬底材料；
S108、在500～600℃温度下，利用CVD外延工艺在所述Ge/Si虚衬底表面淀积厚度为900～950nm的P型Ge层，掺杂浓度为1×1016～5×1016cm-3；
S109、在70℃～80℃温度下，将所述P型Ge层放置于H2O2溶液中形成GeO2层；
S110、在250～300℃温度下，采用原子层淀积工艺在所述GeO2层表面淀积厚度为2～3nmHfO2材料；
S111、利用电子束蒸发工艺在所述HfO2材料表面淀积厚度为10～20nm的Al-Cu材料；
S112、利用刻蚀工艺刻选择性蚀掉指定区域的所述Al-Cu材料形成NMOS的栅极区；
S113、采用自对准工艺，对整个衬底表面进行P离子注入，在250～300℃温度下，在氮气环境下快速热退火30s，形成NMOS源漏区；
S114、利用CVD工艺在整个衬底表面淀积厚度为200～300nm的BPSG形成介质层；
S115、利用硝酸和氢氟酸刻蚀所述BPSG形成源漏接触孔；
S116、利用电子束蒸发工艺在整个衬底表面淀积厚度为10～20nm的金属W形成源漏接触；
S117、利用刻蚀工艺刻选择性蚀掉指定区域的金属W，并利用CMP工进行平坦化处理；
S118、利用CVD工艺在整个衬底表面淀积厚度为20～30nm的SiN以形成所述激光再晶化Ge NMOS器件。
2.一种激光再晶化Ge NMOS器件，其特征在于，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、P型Ge层、HfO2层及Al-Cu层；其中，所述NMOS器件由权利要求1所述的方法制备形成。
3.一种激光再晶化Ge NMOS器件的制备方法，其特征在于，包括：
选取Si衬底；
在第一温度下，在所述Si衬底表面生长第一Ge籽晶层；
在第二温度下，在所述第一Ge籽晶层表面生长第二Ge主体层；
将包括所述Si衬底、所述第一Ge籽晶层、所述第二Ge主体层的衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，形成晶化Ge层；
在衬底材料表面生长栅介质层；
在所述栅介质层表面生长栅极层；
刻蚀所述栅极层及所述栅介质层，形成栅极；
利用自对准工艺进行源漏注入，形成源漏区，最终形成所述激光再晶化Ge NMOS器件。
4.根据权利要求3所述的方法，其特征在于，在所述第一Ge籽晶层表面生长第二Ge主体层之后，还包括：
在所述第二Ge主体层表面上淀积SiO2材料；
相应地，在形成晶化Ge层之后，还包括：
去除所述SiO2材料。
5.根据权利要求3所述的方法，其特征在于，第一温度为275℃～325℃，第二温度为500℃～600℃。
6.根据权利要求3所述的方法，其特征在于，在衬底材料表面生长栅介质层之前，还包括：
将整个衬底置于H2O2溶液中，在所述晶化Ge层表面形成GeO2层。
7.根据权利要求6所述的方法，其特征在于，在衬底材料表面生长栅介质层，包括：
在所述GeO2层表面采用原子层淀积工艺淀积HfO2材料，形成所述栅介质层。
8.根据权利要求3所述的方法，其特征在于，形成源漏区之后，还包括：
利用CVD工艺在整个衬底表面淀积BPSG形成介质层；
利用硝酸和氢氟酸刻蚀所述BPSG形成源漏接触孔；
利用电子束蒸发工艺在整个衬底表面淀积金属W形成源漏接触；
利用刻蚀工艺刻选择性蚀掉指定区域的金属W。
9.根据权利要求8所述的方法，其特征在于，利用刻蚀工艺刻选择性蚀掉指定区域的金属W之后，还包括：
利用CMP工艺对整个衬底进行平坦化处理；
利用CVD工艺在衬底表面淀积SiN材料。
10.一种激光再晶化Ge NMOS器件，其特征在于，包括：Si衬底、第一Ge籽晶层、第二Ge主体层、晶化Ge层、栅介质层及栅极层；其中，所述NMOS器件由权利要求3～9任一项所述的方法制备形成。
CN201610718385.4A 2016-08-25 2016-08-25 激光再晶化GeNMOS器件及其制备方法 Pending CN107452681A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610718385.4A CN107452681A (zh) 2016-08-25 2016-08-25 激光再晶化GeNMOS器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610718385.4A CN107452681A (zh) 2016-08-25 2016-08-25 激光再晶化GeNMOS器件及其制备方法

Publications (1)

Publication Number Publication Date
CN107452681A true CN107452681A (zh) 2017-12-08

Family

ID=60486163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610718385.4A Pending CN107452681A (zh) 2016-08-25 2016-08-25 激光再晶化GeNMOS器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107452681A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534407A (zh) * 2019-07-18 2019-12-03 西安科技大学 构建激光再晶化Si-Ge互扩抑制模型及制备Ge/Si虚衬底的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224285A1 (en) * 2003-09-09 2009-09-10 Sang Han THREADING-DISLOCATION-FREE NANOHETEROEPITAXY OF Ge ON Si USING SELF-DIRECTED TOUCH-DOWN OF Ge THROUGH A THIN SiO2 LAYER
CN101866835A (zh) * 2010-05-19 2010-10-20 中国科学院半导体研究所 一种高锗组分锗硅虚衬底的制备方法
CN102163619A (zh) * 2010-02-19 2011-08-24 三星电子株式会社 晶体管及其制造方法
CN103107096A (zh) * 2013-03-05 2013-05-15 中国科学院半导体研究所 一种硅基III-V族nMOS器件的制作方法
CN105244320A (zh) * 2015-08-28 2016-01-13 西安电子科技大学 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224285A1 (en) * 2003-09-09 2009-09-10 Sang Han THREADING-DISLOCATION-FREE NANOHETEROEPITAXY OF Ge ON Si USING SELF-DIRECTED TOUCH-DOWN OF Ge THROUGH A THIN SiO2 LAYER
CN102163619A (zh) * 2010-02-19 2011-08-24 三星电子株式会社 晶体管及其制造方法
CN101866835A (zh) * 2010-05-19 2010-10-20 中国科学院半导体研究所 一种高锗组分锗硅虚衬底的制备方法
CN103107096A (zh) * 2013-03-05 2013-05-15 中国科学院半导体研究所 一种硅基III-V族nMOS器件的制作方法
CN105244320A (zh) * 2015-08-28 2016-01-13 西安电子科技大学 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
彭英才，赵新为，傅广生: "《硅基纳米光电子技术》", 30 April 2009, 河北大学出版社 *
黄志伟等: "《激光退火改善Si外延Ge晶体质量》", 《第十一届全国硅基光电子材料及器件研讨会》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534407A (zh) * 2019-07-18 2019-12-03 西安科技大学 构建激光再晶化Si-Ge互扩抑制模型及制备Ge/Si虚衬底的方法

Similar Documents

Publication Publication Date Title
Wang et al. Super thin-film transistor with SOI CMOS performance formed by a novel grain enhancement method
Kim et al. Advanced source/drain engineering for box-shaped ultrashallow junction formation using laser annealing and pre-amorphization implantation in sub-100-nm SOI CMOS
US8362560B2 (en) Field effects transistor with asymmetric abrupt junction implant
Lee et al. High performance poly Si junctionless transistors with sub-5nm conformally doped layers by molecular monolayer doping and microwave incorporating CO2 laser annealing for 3D stacked ICs applications
Yang et al. High gamma value 3D-stackable HK/MG-stacked tri-gate nanowire poly-Si FETs with embedded source/drain and back gate using low thermal budget green nanosecond laser crystallization technology
Luong et al. Study of dopant activation in biaxially compressively strained SiGe layers using excimer laser annealing
CN104752419B (zh) 集成电路及其制造方法
Current The role of ion implantation in CMOS scaling: A tutorial review
CN107452681A (zh) 激光再晶化GeNMOS器件及其制备方法
CN102637592A (zh) 一种半导体结构的制造方法
CN107785418A (zh) 基于LRC工艺Ge PMOS器件及其制备方法
Alvarez Alonso et al. Optimization of solid-phase epitaxial regrowth performed by UV nanosecond laser annealing
CN107452682A (zh) 激光再晶化Ge CMOS器件及其制备方法
CN107658338A (zh) P型tfet器件
Fiory Rapid thermal processing for silicon nanoelectronics applications
CN107818977A (zh) 应变GeSn PMOS器件及其制备方法
Ram et al. Performance investigation of single grain boundary junctionless field effect transistor
Chung et al. High-Performance P-type Germanium Tri-gate FETs via Green Nanosecond Laser Crystallization and Counter Doping for Monolithic 3D ICs
Morimoto et al. An advanced 405-nm laser diode crystallization method of a-Si film for fabricating microcrystalline-Si TFTs
Noda et al. Analysis of pocket profile deactivation and its impact on Vth variation for laser annealed device using an atomistic kinetic Monte Carlo approach
Fan et al. An Emerging Local Annealing Method for Simultaneous Crystallization and Activation in Xtacking 3-D NAND Flash
Tabata et al. 3D Simulation for Melt Laser Anneal Integration in FinFET’s Contact
CN107785408A (zh) Ge/Si虚衬底材料及其制备方法
CN107785234A (zh) 基于Si衬底的应变Ge1‑xSnx薄膜材料及其制备方法
Huet Laser annealing applications for semiconductor devices manufacturing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171208