CN105206584B - 异质沟道槽型栅cmos集成器件及其制备方法 - Google Patents

异质沟道槽型栅cmos集成器件及其制备方法 Download PDF

Info

Publication number
CN105206584B
CN105206584B CN201510540631.7A CN201510540631A CN105206584B CN 105206584 B CN105206584 B CN 105206584B CN 201510540631 A CN201510540631 A CN 201510540631A CN 105206584 B CN105206584 B CN 105206584B
Authority
CN
China
Prior art keywords
layer
pmos
nmos
active areas
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510540631.7A
Other languages
English (en)
Other versions
CN105206584A (zh
Inventor
刘翔宇
胡辉勇
张鹤鸣
宋建军
舒斌
宣荣喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201510540631.7A priority Critical patent/CN105206584B/zh
Publication of CN105206584A publication Critical patent/CN105206584A/zh
Application granted granted Critical
Publication of CN105206584B publication Critical patent/CN105206584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本发明涉及一种异质沟道槽型栅CMOS集成器件及其制备方法，该制备方法包括:选取SOI衬底；形成SiGe层；连续生长N型应变Ge层和N型应变Si层；采用刻蚀工艺形成隔离沟槽，形成NMOS有源区和PMOS有源区；刻蚀NMOS有源区表面的N型应变Si层，并注入N型离子以形成增强型NMOS有源区；在指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽；在表面生长氧化层，刻蚀部分区域的氧化层形成PMOS栅介质层；向PMOS有源区表面注入P型离子形成PMOS源漏区；在PMOS的栅介质层表面生长栅极材料形成PMOS栅极；在所述NMOS栅极区生长栅极材料形成NMOS栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成异质沟道槽型栅CMOS集成器件。

Description

异质沟道槽型栅CMOS集成器件及其制备方法
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种异质沟道槽型栅CMOS集成器件及其制备方法。
背景技术
微电子技术是现代电子信息技术的直接基础，它的发展有力推动了通信技术，计算机技术和网络技术的迅速发展，成为衡量一个国家科技进步的重要标志。美国贝尔研究所的三位科学家因研制成功第一个结晶体三极管，获得1956年诺贝尔物理学奖。晶体管成为集成电路技术发展的基础，现代微电子技术就是建立在以集成电路为核心的各种半导体器件基础上的高新电子技术。集成电路的生产始于1959年，其特点是体积小、重量轻、可靠性高、工作速度快。
对半导体产业发展产生巨大影响的“摩尔定律”之处：集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。
为了解决上述问题，新材料、新技术和新工艺被应用，但效果并不十分理想。比如：隧穿二极管虽然电流开关比很高，但制作成本高，开态电流小；石墨烯材料载流子具有极高的迁移率，但禁带宽度问题一直没有很好的得以解决。FinFET器件可以有效减小系漏电流，但是工艺复杂且提升效果有限。而应变Si材料与应变Ge材料能够有效提升器件性能并且工艺相对易实现，从而可以使CMOS集成电路芯片性能得到明显改善。因此，如何制作一种高性能的CMOS集成器件就变得及其重要。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种异质沟道槽型栅CMOS集成器件及其制备方法。
具体地，本发明实施例提出的一种异质沟道槽型栅CMOS集成器件的制备方法，包括：
(a)选取SOI衬底；
(b)在所述SOI衬底上形成SiGe层；
(c)在所述SiGe层表面连续生长N型应变Ge层和N型应变Si层；
(d)在所述N型应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区；
(e)刻蚀所述NMOS有源区表面的所述N型应变Si层，并向所述NMOS有源区内注入N型离子以形成增强型NMOS有源区；
(f)在所述增强型NMOS有源区指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽；
(g)在所述增强型NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成PMOS栅介质层；
(h)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区；
(i)在所述PMOS的栅介质层表面生长栅极材料形成PMOS栅极；
(j)在所述增强型NMOS栅极区生长栅极材料以形成增强型NMOS栅极；以及
(k)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述异质沟道槽型栅CMOS集成器件。
此外，本发明另一实施例提出的一种异质沟道槽型栅CMOS集成器件，由上述实施例的异质沟道槽型栅CMOS集成器件的制备方法制得。
由上可知，本发明实施例具有如下优点：
1.本发明PMOS利用的材料为压应变Ge材料，相对于传统Si材料空穴迁移率提高了数倍，从而提升了CMOS器件的驱动电流与频率特性；
2.本发明NMOS利用的材料为张应变Si材料，相对于传统Si材料电子迁移率有了很大的提高，从而提升了CMOS器件的驱动电流与频率特性；
3.本发明制备的CMOS器件使用了不同的沟道材料，充分发挥了应变Ge材料与应变Si材料的特性；
4.本发明使用增强型NMOS来实现CMOS中NMOS的功能，使用N型掺杂。从而避免了传统SiGe材料NMOS的P型掺杂杂质激活率低的问题；
5.本发明采用了倒梯型凹槽栅结构，保证了在NMOS器件开关比较大的前提下，同时增大了NMOS与PMOS器件沟道面积，且沟道顶部杂质掺杂较高，从而增大了驱动电流，提升了CMOS电路的电学特性与频率特性；
6.由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备异质沟道槽型栅CMOS集成器件与集成电路，可实现了国内集成电路加工能力的大幅提升。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种异质沟道槽型栅CMOS集成器件的制备方法流程图；
图2a-图2x为本发明实施例的一种异质沟道槽型栅CMOS集成器件的制备方法示意图；
图3为本发明实施例的一种异质沟道槽型栅CMOS集成器件的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参加图1，图1为本发明实施例的一种异质沟道槽型栅CMOS集成器件的制备方法流程图，该制备方法包括如下步骤：
(a)选取SOI衬底；
(b)在所述SOI衬底上形成SiGe层；
(c)在所述SiGe层表面连续生长N型应变Ge层和N型应变Si层；
(d)在所述N型应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区；
(e)刻蚀所述NMOS有源区表面的所述N型应变Si层，并向所述NMOS有源区内注入N型离子以形成增强型NMOS有源区；
(f)在所述增强型NMOS有源区指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽；
(g)在所述增强型NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成PMOS栅介质层；
(h)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区；
(i)在所述PMOS的栅介质层表面生长栅极材料形成PMOS栅极；
(j)在所述增强型NMOS栅极区生长栅极材料以形成增强型NMOS栅极；以及
(k)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述异质沟道槽型栅CMOS集成器件。
具体地，步骤(b)包括：
(b1)在所述SOI衬底上形成SiGe外延层；
(b2)在所述SiGe外延层上形成本征Si层；
(b3)对所述SOI衬底、所述SiGe外延层和所述本征Si层采用干氧氧化工艺进行氧化，并退火处理，形成所述SiGe层。
具体地，步骤(d)包括：
(d1)利用光刻工艺在所述N型应变Si层表面形成隔离区图形；
(d2)利用刻蚀工艺，在所述隔离区图形所在位置刻蚀形成隔离槽；
(d3)利用化学气相沉积工艺，采用氧化物填充所述隔离槽，形成所述隔离沟槽。
具体地，步骤(e)包括：
(e1)在所述NMOS有源区和所述PMOS有源区表面形成第一阻挡层；
(e2)利用刻蚀工艺刻蚀所述NMOS有源区表面的所述第一阻挡层和所述N型应变Si层；
(e3)采用离子注入工艺在所述NMOS有源区的N型应变Ge表面注入N型离子形成所述增强型NMOS有源区；
(e4)去除所述第一阻挡层。
具体地，在步骤(f)包括：
(f1)在所述增强型NMOS有源区和所述PMOS有源区表面形成第二阻挡层；
(f2)光刻形成增强型NMOS有源区指定的栅极区图形，利用离子束刻蚀工艺，偏置条件为400~700V，固定束流为50mA，对所述增强型NMOS栅极区进行刻蚀，以形成所述双倒梯形凹槽；
(f3)去除所述第二阻挡层。
具体地，在步骤(g)包括：
(g1)在所述增强型NMOS有源区和所述PMOS有源区表面生长金属氧化物，作为所述增强型NMOS和所述PMOS的栅介质材料；
(g2)在所述金属氧化物表面形成第三阻挡层；
(g3)利用干法刻蚀工艺刻蚀掉所述PMOS有源区表面指定区域的所述第三阻挡层和所述金属氧化物，在所述PMOS有源区表面保留的所述金属氧化物形成所述PMOS栅介质层。
具体地，在步骤(g)之后，还包括：
(x1)采用干法刻蚀工艺刻蚀掉所述增强型NMOS有源区表面异于所述增强型NMOS有源区指定的栅极区的所述第三阻挡层；
(x2)在所述PMOS源漏区及在所述增强型NMOS有源区且异于所述增强型NMOS有源区指定的栅极区处生长金属接触层；
(x3)去除表面所述第三阻挡层。
具体地，步骤(i)包括：
(i1)在所述PMOS有源区和所述增强型NMOS有源区表面形成第四阻挡层；
(i2)利用干法刻蚀工艺刻蚀所述PMOS栅介质层表面的所述第四阻挡层；
(i3)在所述耗尽型PMOS栅介质层表面生长金属形成所述PMOS栅极；
(i4)去除表面所述第四阻挡层。
具体地，步骤(j)包括：
(j1)在所述PMOS有源区和所述增强型NMOS有源区表面形成第五阻挡层；
(j2)利用干法刻蚀工艺刻蚀所述增强型NMOS有源区指定的栅极区的所述第五阻挡层；
(j3)在所述增强型NMOS指定的栅极区生长金属形成所述增强型NMOS栅极；
(j4)去除表面所述第五阻挡层。
本发明实施例具有如下优点：
1.本发明PMOS利用的材料为压应变Ge材料，相对于传统Si材料空穴迁移率提高了数倍，从而提升了CMOS器件的驱动电流与频率特性；
2.本发明NMOS利用的材料为张应变Si材料，相对于传统Si材料电子迁移率有了很大的提高，从而提升了CMOS器件的驱动电流与频率特性；
3.本发明制备的CMOS器件使用了不同的沟道材料，充分发挥了应变Ge材料与应变Si材料的特性；
4.本发明使用增强型NMOS来实现CMOS中NMOS的功能，使用N型掺杂。从而避免了传统SiGe材料NMOS的P型掺杂杂质激活率低的问题；
5.本发明采用了倒梯型凹槽栅结构，保证了在NMOS器件开关比较大的前提下，同时增大了NMOS与PMOS器件沟道面积，且沟道顶部杂质掺杂较高，从而增大了驱动电流，提升了CMOS电路的电学特性与频率特性；
6.由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备异质沟道槽型栅CMOS集成器件与集成电路，可实现了国内集成电路加工能力的大幅提升。
实施例二
请参见图2a-图2x，图2a-图2x为本发明实施例的一种异质沟道槽型栅CMOS集成器件的制备方法示意图，在上述实施例一的基础上，以制备导电沟道为20nm的异质沟道槽型栅CMOS集成器件为例进行详细说明，具体步骤如下：
S101、衬底选取。
如图2a所示，选取掺杂为P型，浓度为1×1016cm-3~3×1016cm-3顶层硅(Si)厚度为20~30nm，氧化层厚度为150~200nm的绝缘衬底上的硅 (Silicon-On-Insulator,简称SOI)衬底片201为初始材料。
S102、外延层生长。
如图2b所示，利用超高真空化学气相沉积（Ultrahigh vacuum CVD ,简称UHVCVD）的方法，在SOI衬底上生长一层70~80nm厚的P型硅锗(SiGe)外延层202，掺杂浓度为1×1016cm-3，锗(Ge)组分为0.1。
S103、本征层生长。如图2c所示，利用UHVCVD的方法，在SiGe外延层上生长一层厚度为10~15nm的本征硅(Si)层203。
S104、有源区制备。具体步骤如下：
S1041、利用标准清洗工艺清洗本征硅(Si)层203表面；
S1042、在温度可控的石英管中，将本征硅(Si)层/硅锗(SiGe)/SOI堆叠结构进行干氧氧化，温度为1150~1200℃，时间为150~180分钟；
S1043、如图2d所示，在氮气(N2)气氛中进行退火，退火温度由1150℃逐渐降至900℃，时间为80~90分钟，以得到Ge组分约为40%的SiGe层204；进行干氧氧化，温度为800~900℃，时间为180~240分钟；
S1044、如图2e所示，在N2气氛中进行退火，退火温度为900℃，时间为50~60分钟，以得到Ge组分约为70%~80%的SiGe层205。
上述步骤S1041~S1044的好处在于能够有效降低位错，因此应变Ge沟道材料中缺陷密度低，制备的异质沟道槽型栅CMOS集成器件性能良好。
S1045、利用CVD的方法，在SiGe层205上生长一层厚度为30~40nm的N型应变锗（Ge）层206，掺杂浓度为5×1017cm-3~10×1017 cm-3，应变锗材料相较于普通硅材料，载流子迁移率有着极大的提升。
S1046、利用CVD的方法，在应变Ge层上生长一层厚度为10~20nm的N型应变硅(Si)层207，掺杂浓度为1×1018cm-3~5×1018 cm-3，张应变硅材料相较于普通硅材料，电子迁移有着较大的提升。
S105、隔离区的制备：
S1051、如图2f所示，光刻浅槽隔离区，利用干法刻蚀工艺，在源漏隔离区刻蚀出深度为50~70nm的浅槽208，因为此器件为小尺寸器件，沟道层厚度较低，深槽隔离误差太大；
S1052、如图2g所示，利用CVD的方法，在750~850℃下，在表面淀积50~70nm的二氧化硅（SiO2）209，将浅槽内填满；
S1053、如图2h所示，利用CVD的方法在表面淀积20~30nm的氮化硅(SiN) 210；
S1054、如图2i所示，利用CMP方法，将表面20~30nm以上的SiO2与SiN除去；
S1055、如图2j所示，利用各向异性的干法刻蚀刻蚀掉表面多余的氧化层，形成浅槽隔离；
S106、制作NMOS的有源区：
S1061、如图2k所示，利用CVD的方法在表面淀积20~30nm的氮化硅(SiN) 211；
S1062、如图2l所示，利用刻蚀工艺刻蚀掉NMOS的表面指定位置即NMOS有源区处的SiN 211和应变Si层 207，利用离子注入的方法，向N型应变SiGe层注入磷（P）原子，并在500~600℃下，杂质扩散1~2分钟，以使杂质分布形成峰值位置距离表面约3~5nm的高斯分布。也即可以形成增强型NMOS，好处在于：采用多子传输的方式从而避免了对NMOS沟道进行P型掺杂，因为P型掺杂例如硼（B）掺杂有着严重的杂质激活率低的问题，严重影响了沟道载流子迁移率。
S1063、刻蚀掉多余的SiN阻挡层；
S107、制作NMOS的双倒梯形凹槽栅极：
S1071、如图2m所示，利用利用化学气相淀积（CVD）的方法在750~850℃下，表面淀积一层20nm氮化硅(SiN) 212；
S1072、光刻NMOS栅极区，利用离子束刻蚀技术，对栅极指定区域进行刻蚀，理想状态下所刻蚀图形应为矩形凹槽，但由于刻蚀凹槽侧墙的作用，凹槽边沿的刻蚀速率较小，所以实际情况下所刻蚀的图形应为倒梯形，且梯形的底角大小与轰击的离子束能量相关，离子束能量越大，则梯形的底角越接近90°，利用离子束为氩(Ar)粒子，固定束流为50mA，偏置条件为400~700V的粒子束刻蚀方法，刻蚀时间为0.5~1.5分钟，从而在NMOS栅极区刻蚀出两个角度为75~85°，深度为15~25nm的倒梯形凹槽208，且两凹槽相距10nm，凹槽顶部宽度为5~8nm；这样做的好处在于：在保证了NMOS器件开关比较大的前提下，同时增大了NMOS与PMOS器件沟道面积，且沟道顶部杂质掺杂较高，从而增大了驱动电流，提升了CMOS电路的电学特性与频率特性；
S108、制作PMOS与NMOS源漏极：
S1081、如图2n所示，刻蚀掉表面多余的SiN阻挡层；
S1082、如图2o所示，利用ALCVD的方法在200~250℃，在表面淀积一层厚度为5~8nm的Al2O3 214；这样做的好处在于：可以提高器件的栅控能力，增强了器件的电学特性；
S1083、利用CVD的方法在750~850℃下，表面淀积一层20nm SiN 215；
S1084、如图2p所示，利用刻蚀工艺刻蚀掉PMOS有源区表面指定位置即源漏位置处的SiN 215和Al2O3 214；
S1085、采用离子注入工艺，对PMOS的源漏区进行硼（B）注入，形成重掺杂区216，掺杂浓度为1×1019~5×1019cm-3；
S1086、刻蚀掉多余的SiN阻挡层；
S109、制作PMOS和NMOS的电极；
S1091、如图2q所示，利用CVD的方法在750~850℃下，表面淀积一层20nm SiN 217；
S1092、如图2r所示，利用刻蚀工艺刻蚀掉指定区域的SiN 217和Al2O3 214形成PMOS与NMOS的源漏区窗口；
S1093、如图2s所示，利用CVD的方法，在400~450℃淀积厚度为4~6nm的金属Ni层218；在225~300℃下进行欧姆退火25~40秒；
S1094、刻蚀掉多余的SiN阻挡层；
S1095、如图2t所示，利用CVD的方法在750~850℃下，表面淀积一层20nm SiN 219；
S1096、如图2u所示，利用刻蚀工艺，刻蚀掉部分SiN 214形成PMOS的栅极区，并利用CVD的方法，淀积金属Al 220，制备形成PMOS的栅极；
S1055、如图2v所示，利用刻蚀工艺，刻蚀掉表面多余的SiN阻挡层，并利用CVD的方法，在750~850℃，在表面淀积一层20nm SiN 221；
S1056、如图2w所示，利用刻蚀工艺刻蚀掉指定区域的SiN形成NMOS的栅极区；利用CVD的方法，淀积合金Cr/Au 222，制备增强型NMOS栅极，采用增强型NMOS的好处在于：采用多子传输的方式从而避免了对NMOS沟道进行P型掺杂，因为P型掺杂所需的硼（B）掺杂有着严重的杂质激活率低的问题，严重影响了沟道载流子迁移率；
S109、制备CMOS集成电路；
S1091、如图2x所示，利用刻蚀工艺，刻蚀掉表面多余的SiN阻挡层，利用CVD的方法，在750~850℃，在表面淀积一层SiN 223；
S1082、在PMOS和NMOS的栅，源和漏区上光刻引线孔；
S1083、金属化处理；
S1084、光刻引线，形成漏极金属引线，源极金属引线和栅极金属引线，最终形成，构成沟道长度为20nm的应变Ge沟道PMOS与应变Si沟道NMOS组成的异质沟道槽型栅CMOS集成器件。
本发明实施例异质沟道槽型栅CMOS集成器件的制备方法，通过在SOI衬底上采用增强型应变锗(Ge)NMOS器件形成CMOS集成器件，即通过在SOI衬底上生长一N型应变锗(Ge)层形成CMOS集成器件中NMOS器件的有源区，并采用高功函数材料作为栅极，实现了高性能的应变锗(Ge)CMOS器件。
实施例三
请参见图3，图3为本发明实施例的一种异质沟道槽型栅CMOS集成器件的器件结构示意图，该异质沟道槽型栅CMOS集成器件包括应变Si NMOS和应变Ge PMOS，且应变Si NMOS从下而上依次包括：SOI衬底、浓缩SiGe层、N型应变Ge层、位于同一层的源漏接触层和栅氧化层以及在栅氧化层上的NMOS栅极，其中，NMOS器件的栅极为如图3所示的双倒梯形凹槽栅极，其工艺由上述实施例中的工艺方法制备形成。应变Ge PMOS从下而上依次包括：SOI衬底、浓缩SiGe层、N型应变Ge层、N型应变Si层，位于同一层的源漏接触层和栅氧化层以及在栅氧化层上的PMOS栅极，另外，该异质沟道槽型栅CMOS还包括在分离的NMOS和PMOS之间形成互连的引线和钝化层等（图中未示出）,当然，还包括位于NMOS和PMOS之间的隔离区，该隔离区由浅槽隔离工艺(shallow trench isolation,简称STI)技术实现。
综上所述，本文中应用了具体个例对本发明异质沟道槽型栅CMOS集成器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (8)

1.一种异质沟道槽型栅CMOS集成器件的制备方法，其特征在于，包括步骤：
(a)选取SOI衬底；
(b)在所述SOI衬底上形成SiGe外延层，掺杂浓度为1×1016cm-3，Ge组分为0.1；
利用UHVCVD方法，在所述SiGe外延层上生长本征Si层；利用标准清洗工艺清洗所述本征Si层表面；在温度可控的石英管中，将本征Si层/SiGe/SOI堆叠结构进行干氧氧化，温度为1150～1200℃，时间为150～180分钟；在N2气氛中进行退火，退火温度由1150℃逐渐降至900℃，时间为80～90分钟，以得到Ge组分为40％的第一SiGe层；进行干氧氧化，温度为800～900℃，时间为180～240分钟；在N2气氛中进行退火，退火温度为900℃，时间为50～60分钟，得到Ge组分为70％～80％的第二SiGe层，以形成浓缩SiGe层；
(c)在所述浓缩SiGe层表面连续生长形成掺杂浓度为5×1017～1×1018cm-3的N型压应变Ge层和掺杂浓度为1×1018～5×1018cm-3的N型张应变Si层；
(d)在所述N型张应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区；
(e)刻蚀所述NMOS有源区表面的所述N型张应变Si层，并向所述NMOS有源区内注入N型离子以形成增强型NMOS有源区；
(f)在所述增强型NMOS有源区指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽；
(g)在所述增强型NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成PMOS栅介质层；
(h)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区；
(i)在所述PMOS的栅介质层表面生长栅极材料形成PMOS栅极；
(j)在所述增强型NMOS栅极区生长栅极材料以形成增强型NMOS栅极；以及
(k)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述异质沟道槽型栅CMOS集成器件。
2.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)利用光刻工艺在所述N型张应变Si层表面形成隔离区图形；
(d2)利用刻蚀工艺，在所述隔离区图形所在位置刻蚀形成隔离槽；
(d3)利用化学气相沉积工艺，采用氧化物填充所述隔离槽，形成所述隔离沟槽。
3.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)在所述NMOS有源区和所述PMOS有源区表面形成第一阻挡层；
(e2)利用刻蚀工艺刻蚀所述NMOS有源区表面的所述第一阻挡层和所述N型张应变Si层；
(e3)采用离子注入工艺在所述NMOS有源区的N型压应变Ge层表面注入N型离子形成所述增强型NMOS有源区；
(e4)去除所述第一阻挡层。
4.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：
(f1)在所述增强型NMOS有源区和所述PMOS有源区表面形成第二阻挡层；
(f2)光刻形成增强型NMOS有源区指定的栅极区图形，利用离子束刻蚀工艺，偏置条件为400～700V，固定束流为50mA，对所述增强型NMOS栅极区进行刻蚀，以形成所述双倒梯形凹槽；
(f3)去除所述第二阻挡层。
5.如权利要求1所述的制备方法，其特征在于，步骤(g)，包括：
(g1)在所述增强型NMOS有源区和所述PMOS有源区表面生长金属氧化物，作为所述增强型NMOS和所述PMOS的栅介质材料；
(g2)在所述金属氧化物表面形成第三阻挡层；
(g3)利用干法刻蚀工艺刻蚀掉所述PMOS有源区表面指定区域的所述第三阻挡层和所述金属氧化物，在所述PMOS有源区表面保留的所述金属氧化物形成所述PMOS栅介质层。
6.如权利要求5所述的制备方法，其特征在于，在步骤(g)之后，还包括：
(x1)采用干法刻蚀工艺刻蚀掉所述增强型NMOS有源区表面异于所述增强型NMOS有源区指定的栅极区的所述第三阻挡层；
(x2)在所述PMOS源漏区及在所述增强型NMOS有源区且异于所述增强型NMOS有源区指定的栅极区处生长金属接触层；
(x3)去除表面所述第三阻挡层。
7.如权利要求1所述的制备方法，其特征在于，步骤(j)包括：
(j1)在所述PMOS有源区和所述增强型NMOS有源区表面形成第五阻挡层；
(j2)利用干法刻蚀工艺刻蚀所述增强型NMOS有源区指定的栅极区的所述第五阻挡层；
(j3)在所述增强型NMOS指定的栅极区生长金属形成所述增强型NMOS栅极；
(j4)去除表面所述第五阻挡层。
8.一种异质沟道槽型栅CMOS集成器件，其特征在于，由如权利要求1-7中任一项所述的方法制得。
CN201510540631.7A 2015-08-28 2015-08-28 异质沟道槽型栅cmos集成器件及其制备方法 Active CN105206584B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510540631.7A CN105206584B (zh) 2015-08-28 2015-08-28 异质沟道槽型栅cmos集成器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510540631.7A CN105206584B (zh) 2015-08-28 2015-08-28 异质沟道槽型栅cmos集成器件及其制备方法

Publications (2)

Publication Number Publication Date
CN105206584A CN105206584A (zh) 2015-12-30
CN105206584B true CN105206584B (zh) 2018-09-14

Family

ID=54954167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510540631.7A Active CN105206584B (zh) 2015-08-28 2015-08-28 异质沟道槽型栅cmos集成器件及其制备方法

Country Status (1)

Country Link
CN (1) CN105206584B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106654523A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 用于可重构多层全息天线的Si基SPiN二极管制备方法
CN106654522A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 一种多层全息天线SiGe基等离子pin二极管的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828908A (zh) * 2005-02-25 2006-09-06 国际商业机器公司 半导体结构及制造半导体结构的方法
CN1973374A (zh) * 2004-06-10 2007-05-30 飞思卡尔半导体公司 具有多个半导体层的半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772117B2 (en) * 2012-12-05 2014-07-08 Globalfoundries Inc. Combination FinFET and planar FET semiconductor device and methods of making such a device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1973374A (zh) * 2004-06-10 2007-05-30 飞思卡尔半导体公司 具有多个半导体层的半导体器件
CN1828908A (zh) * 2005-02-25 2006-09-06 国际商业机器公司 半导体结构及制造半导体结构的方法

Also Published As

Publication number Publication date
CN105206584A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
KR100856437B1 (ko) 반도체 디바이스 제조 방법 및 반도체 장치
JP5669954B2 (ja) 高Ｋ／金属ゲートＭＯＳＦＥＴを有するＶｔ調整及び短チャネル制御のための構造体及び方法。
US10103245B2 (en) Embedded shape sige for strained channel transistors
CN105244320A (zh) 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法
US9076867B2 (en) Semiconductor device structures including strained transistor channels
US8828812B2 (en) Silicon-germanium heterojunction tunnel field effect transistor and preparation method thereof
CN103325787B (zh) Cmos器件及其制造方法
CN105206584B (zh) 异质沟道槽型栅cmos集成器件及其制备方法
US8378424B2 (en) Semiconductor structure having test and transistor structures
US10170617B2 (en) Vertical transport field effect transistors
CN105244375B (zh) 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法
US8802528B2 (en) Vertical PMOS field effect transistor and manufacturing method thereof
CN107919368B (zh) 一种半导体器件及其制造方法、电子装置
CN100578812C (zh) 半导体器件以及半导体器件的制造方法
CN104966716B (zh) 异沟道cmos集成器件及其制备方法
Lee et al. Room-temperature operation of a single-electron transistor made by oxidation process using the recessed channel structure
CN105118809A (zh) 应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件
CN105244319A (zh) 应变SiGe沟道的倒梯形栅CMOS集成器件及制备方法
CN102738166B (zh) 一种混合晶面三应变BiCMOS集成器件及制备方法
CN105118782B (zh) 具有突变隧穿结的ssoi隧穿场效应晶体管及制备方法
CN102723330B (zh) 一种应变Si BiCMOS集成器件及制备方法
CN102751282B (zh) 一种基于晶面选择的应变BiCMOS集成器件及制备方法
CN102751279B (zh) 一种基于晶面选择的双应变BiCMOS集成器件及制备方法
CN102738174B (zh) 一种三应变全平面SOI BiCMOS集成器件及制备方法
CN102820295B (zh) 一种双应变平面BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant