CN1501498A - 具有多层垂直结构的高容量电容器 - Google Patents

具有多层垂直结构的高容量电容器 Download PDF

Info

Publication number
CN1501498A
CN1501498A CNA03164984XA CN03164984A CN1501498A CN 1501498 A CN1501498 A CN 1501498A CN A03164984X A CNA03164984X A CN A03164984XA CN 03164984 A CN03164984 A CN 03164984A CN 1501498 A CN1501498 A CN 1501498A
Authority
CN
China
Prior art keywords
electrode
capacitor
electrodes
metal level
conductive plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA03164984XA
Other languages
English (en)
Other versions
CN1305136C (zh
Inventor
̩
金勋泰
赵启钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1501498A publication Critical patent/CN1501498A/zh
Application granted granted Critical
Publication of CN1305136C publication Critical patent/CN1305136C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明公开了一种用于RF电路高容量电容器，其具有多层垂直结构。该电容器包括上电极、下电极和设置在上电极与下电极之间的介电层。多个电极沿着倾斜方向平行地形成在介电层中。作为该多个电极的一半的第一电极仅连接到上电极。作为该多个电极的另一半的第二电极仅连接到下电极。第一电极和第二电极沿着行和列的方向交替设置。该电容器不需要附加工艺，由此减少了其制造的复杂性和成本。

Description

具有多层垂直结构的高容量电容器
技术领域
本发明涉及一种电容器。具体而言，本发明涉及用于RF电路中的具有多层垂直结构的高容量电容器。
背景技术
用于制造为应用数字电路而开发的互补金属氧化物半导体(CMOS)的工艺也广泛用于制造模拟电路。在利用这种传统的CMOS工艺制造RF电路时，为了解决由于硅的高频特性所导致的问题，还需要附加工艺。例如，要进一步向制造电容器的工艺中加入形成金属层的工艺，这样成本昂贵。并且，为了形成高度集成的RF电路，应在不降低电容器容量的情况下减少电容器的尺寸。然而，在传统的电容器中，容量与尺寸一起减少。
发明内容
本发明的实施例提供一种电容器，其具有多层垂直结构和提高了的每单位面积的容量，因此适合用于高度集成的RF电路中，该电容器不需要附加的工艺步骤。
根据本发明实施例的特点，提供一种电容器，用于RF电路，其包括上电极、下电极和设置在上电极与下电极之间的介电层，其中多个电极沿着倾斜方向平行地形成在介电层中，作为该多个电极的一半的第一电极仅连接到上电极，作为该多个电极的另一半的第二电极仅连接到下电极，第一电极和第二电极沿着行和列的方向交替设置。
优选，至少一个第一电极和至少一个第二电极以阶梯形式设置并且包括多个导电插头和多个用于平行连接导电插头的金属层，其中导电插头以小于金属层水平长度的间隔彼此水平分开、并且以等于金属层厚度的间隔彼此垂直分开。
优选，至少一个第一电极和至少一个第二电极包括：两个导电插头，该两个导电插头以小于金属层长度的间隔彼此水平分开、并且以等于金属层厚度的间隔彼此垂直分开；以及，一个金属层，该金属层将两个导电插头中的一个的下端连接到另一个导电插头的上端。
介电层优选是氮化硅(Si3N4)层；但介电层也可以是具有比氮化硅(Si3N4)层的介电常数更高或更低的材料层。
本发明实施例的电容器利用CMOS工艺制造并且不需要任何附加工艺。因此，与传统方法相比，本发明可以简化电容器的制造工艺，降低制造成本。此外，在本发明的电容器中，每单位面积的容量比传统电容器的要高。
附图说明
参照附图对本发明的优选实施例进行详细描述，其上述和其它特点和优点将更为明显，附图中：
图1表示根据本发明实施例的具有多层垂直结构的高容量电容器的平面图；
图2表示沿图1的线6-6’截取的截面图；
图3表示图2的区域A的放大截面图；
图4表示图3的区域B的放大透视图；以及
图5表示说明元件段的透视图，其用于比较传统电容器和根据本发明实施例的电容器的特性。
具体实施方式
2002年8月12日提交的、题为“具有多层垂直结构的高容量电容器”的韩国专利申请No.2002-47516的全部内容在此引作参考。
下面，将参考附图详细描述根据本发明实施例的具有多层垂直结构的电容器(以下称作“多层垂直电容器”)。但本发明可以按不同的方式实施，不应当局限于在此列出的实施例。当然，提供这些实施例使得此公开透彻完整，并完全地向本领域技术人员表达本发明的范围。附图中，为了清楚起见，放大了层和区域的厚度。还应理解，当称一层在另一层或衬底之“上”时，它可以直接地位于该另一层或衬底之上，或者也可以存在中间层。此外，应理解，当称一层在另一层之“下”时，它可以直接在下面，也可以存在一个或多个中间层。此外还应理解，当称一层位于两层“之间”时，它可以是该两层之间的仅有的层，或者也可以存在一个或多个中间层。相同的附图标记始终表示相同的元件。
图1表示本发明的多层垂直电容器的平面图。图1中，附图标记70表示上电极，附图标记72表示面对上电极70并设置在上电极70下面的下电极。附图标记70a和70b表示第一电极，其连接到上电极70面对下电极72的一侧；附图标记72a和72b表示第二电极，其连接到下电极72面对上电极70的一侧。第一电极70a和70b朝向下电极72延伸，但不接触下电极72；第二电极72a和72b朝向上电极70延伸，但不接触上电极70。从上面看不到第一电极70a和70b及第二电极72a和72b，除非上电极70是透明的。但为了便于理解，图1中示出了第一电极70a和70b及第二电极72a和72b。
图1中，为了将仅接触上电极70的第一电极70a和70b与仅接触下电极72的第二电极72a和72b区分开，第一电极70a和70b是条纹的。另外，在图1中，在横轴上示出的1、2、3、…、m、m+1、…、n-1、n代表第一电极70a和70b或第二电极72a和72b的列位置，在竖轴上示出的1、2、3、…、m、m+1、…、n-1、n表示第一电极70a和70b或第二电极72a和72b的行位置。以下，(m，m+1)表示位于第m列、第m+1行的电极。
参考图1，第一电极70a的面积与第一电极70b的面积不同。换句话说，上电极70同第一电极70a之间的接触面积与上电极70同第一电极70b之间的接触面积不同。在第二电极72a和72b中，第二电极72a面对上电极70的端部面积与第二电极72b面对上电极70的端部面积不同，如下面所详细描述的。第一电极70a和70b及第二电极72a和72b沿着矩阵的行和列交替排列。并且第一电极70a和70b连接到上电极70，第二电极72a和72b连接到下电极72。
参见沿图1的线6-6’截取的图2，在上电极70与下电极72之间形成介电层74，沿着倾斜方向在介电层74中平行地形成多个第一电极70a和70b及多个第二电极72a和72b。这里，根据设计要求在其制造工艺中调整第一电极70a和70b及第二电极72a和72b的倾斜度。如上所述，多个第一电极70a和70b仅连接上电极70，而多个第二电极72a和72b仅连接下电极72。
如图2所示，第一电极70a和70b及第二电极72a和72b沿着行方向从左至右交替形成。第一电极70a和70b及第二电极72a和72b同样沿着列方向交替形成，正如图1的平面图中明显看出的那样。因此，每个第二电极72a和72b必须位于左右的第一电极70a与70b之间以及前后的第一电极之间；而每个第一电极70a和70b必须位于第二电极72a与72b之间。
在将第一电极70a和70b及第二电极72a和72b平行地倾斜设置以使第一电极70a和70b及第二电极72a和72b沿行列交替的同时，向各电极施加不同的极性。因此，一组电极(例如第一电极70a和70b)和另一组相邻电极(例如第二电极72a和72b)匹配。此外，因为所有电极70a、70b、72a和72b倾斜取向，所以电极70a、70b、72a和72b相互面对的面积大于其中电极以直角设置在上、下电极的传统电容器。结果，根据本发明的电容器的容量大于传统电容器的。
在上电极70与下电极72之间形成的介电层74优选是氮化硅(Si3N4)层。但也可以采用具有不同Si和N比例的任何其它氮化硅层、具有比Si3N4层更低的介电常数的材料层(例如，氧化硅层)、或者具有比Si3N4层更高的介电常数的材料层，诸如，Ta2O5层、STO层或PZT层。
同时，第一电极70a和70b及第二电极72a和72b可以具有各种形状，同时平行地倾斜设置。图3示出了电极70a、70b、72a和72b的此典型设置。
具体而言，图3表示图2的区域A的放大图，其中第一电极70a和70b及第二电极72a和72b以阶梯形式形成。因为第一电极70a和70b及第二电极72a和72b以倾斜方向设置，所以第一电极70a和70b的上端对应于阶梯的水平部分，而第二电极72a和72b的上端对应于阶梯的垂直部分。为此，电极70a、70b、72a和72b的上端的截面积各不相同。这种情况可应用于第一电极70a和70b与上电极70的连接，以及第二电极72a和72b与下电极72的连接。结果，如图1所示，第一电极70a和70b接触上电极70的面积不同，朝向上电极70延伸的第二电极72a和72b的截面积不同。
图4表示图3的第二电极72b的区域B的放大透视图。下面的描述同样应用于第一电极70a和70b。
参见图4，第一电极70a和70b或第二电极72a和72b各包括作为“阶梯”垂直部分的多个导电插头P1和P2，以及作为“阶梯”水平部分的多个金属层M1和M2。导电插头P1和P2通过等于金属层M1厚度的间隔彼此垂直分开、通过小于金属层M1长度的间隔彼此水平分开。各金属层M1和M2连接两个导电插头之一的上端和另一个导电插头的下端。
以下将详细描述根据本发明的多层垂直电容器和其中第一和第二电极相对于上下电极以直角形成的传统电容器的对比结果。
图5表示用于将本发明的多层垂直电容器与传统电容器进行比较的透视图。图5中，(a)是垂直于传统电容器上电极或下电极的电极(以下，称作“垂直电极”)的局部透视图，(b)是本发明的多层垂直电容器的第一电极或第二电极的局部透视图。
在(a)中，附图标记98、102和106分别表示第一至第三导电插头，附图标记100和104分别表示第一和第二金属层。这里，各导电插头的截面是具有边长a的方形。并且，各导电插头98、102和106的高度取b，第一金属层100和第二金属层104的厚度取c。
对于实际应用而言，连接到各导电插头98、102和106的第一金属层100和第二金属层104优选具有比各导电插头的面积大0.1μm或更多。但在此实施例中，假设金属层100和104具有与导电插头98、102和106相同的面积。
在(b)中，附图标记110和114分别表示第四和第五导电插头，附图标记112表示连接第四导电插头110的上端与第五导电插头114下端的第四金属层。假设第四金属层112的厚度与第一金属层100或第二金属层104的厚度相同。并且假设第四和第五导电插头110和114的高度具有与在第四与第五导电插头110与114之间的水平间隔相同的值b。
在下表1至3中，附图标记A1、V1和A1/V1表示传统垂直电极的体积、匹配面积、每单位体积的匹配面积，附图标记A2、V2和A2/V2表示根据本发明的多层垂直电容器的电极的体积、匹配面积、每单位体积的匹配面积。
表1表示电容器的容量随着金属层100、104和112的厚度的变化。表2表示电容器的容量随着导电插头98、102、106、110和114的截面积的变化，表3表示电容器的容量随着金属层100、104和112的厚度和导电插头98、102、106、110和114的截面积的变化。
参考表1，其中在导电插头98、102、106、110和114的高度b保持固定的同时，金属层100、104和112的厚度变化，确定能够使传统电容器和本发明的多层垂直电容器具有相同性能的值a和c。然后，在预先确定的导电插头98、102、106、110和114的截面积固定的状态下，第一至第三金属层100、104和112的厚度c从6μm至2μm变化。
(表1)
     a[10-6m]      b[10-6m]      c[10-6m]      A1[10-12m2]     V1[10-18m3]  A1/V1[10-6m]    A2[10-12m2]    V2[10-12m2]  A2/V2[10-6m] (A2/V2)/(A1/V1)[％]
    0.6     0.9     0.6     9.36     1.40   6.67   9.36   1.40   6.67     100.0
    0.6     0.9     0.5     8.88     1.33   6.67   8.82   1.28   6.90     103.5
    0.6     0.9     0.4     8.40     1.26   6.67   8.28   1.15   7.19     107.8
    0.6     0.9     0.3     7.92     1.19   6.67   7.74   1.03   7.54     113.2
    0.6     0.9     0.2     7.44     1.12   6.67   7.20   0.90   8.00     120.0
如表1所示，当体积相同时，根据本发明的多层垂直电容器的容量比传统电容器的容量大20％。
同时，在第一至第三金属层100、104和112由铝形成的情况下，其厚度范围从4μm至6μm，在第一至第三金属层100、104和112由铜形成的情况下，其厚度范围从4μm至2μm。不需要附加工艺来降低金属层的厚度，通过形成薄的金属层，金属层的电阻可以保持在常数水平。
然而，在本发明的多层垂直电容器中，因为电流不是在水平方向流动，而是在垂直方向流动，所以电容器的容量由导电插头的截面面积确定，而不是金属层的厚度c，这在下表2中示出。
(表2)
     a[10-6m]      b[10-6m]      c[10-6m]      A1[10-12m2]      V1[10-18m3]    A1/V1[10-6m]      A2[10-12m2]     V2[10-12m2]  A2/V2[10-6m] (A2/V2)/(A1/V1)[％]
    0.6     0.9     0.6     9.36     1.40     6.67     9.36     1.40   6.67     100.0
    0.7     0.9     0.6     10.92     1.91     5.71     10.88     1.85   5.89     103.0
    0.8     0.9     0.6     12.48     2.50     5.00     12.44     2.35   5.29     105.8
    0.9     0.9     0.6     14.04     3.16     4.44     14.04     2.92   4.81     108.3
    1.0     0.9     0.6     15.60     3.90     4.00     15.68     3.54   4.43     110.7
参考表2，当通过将导电插头截面一侧的长度从0.6μm增加至1.0μm来降低电阻时，本发明的多层垂直电容器的容量比传统电容器的容量大10％。
同时，参见表3，当第一至第五导电插头98、102、106、110和114的截面积以及第一至第三金属层100、104和112的厚度c同时变化时，本发明的多层垂直电容器的容量比传统电容器的容量大32％。
(表3)
     a[10-6m]      b[10-6m]      c[10-6m]      A1[10-12m2]     V1[10-18m3]  A1/V1[10-6m]     A2[10-12m2]     V2[10-12m2]   A2/V2[10-6m] (A2/V2)/(A1/V1)[％]
    0.6     0.9     0.6     9.36     1.40   6.67   9.36   1.40   6.67     100.0
    1.0     0.9     0.2     12.40     3.10   4.00   12.56   2.38   5.28     131.9
如上所述，本发明的多层垂直电容器不需要附加工艺，由此简化了制造工艺并且比传统电容器降低了制造成本。并且，沿着倾斜方向以阶梯形状在介电层中设置仅连接到上电极的多个第一电极和仅连接到下电极并形成在第一电极之间的多个第二电极。结果，本发明的多层垂直电容器每单位体积的耦合面积大于传统电容器的耦合面积，因此提高了电容器的容量。
在此已公开了本发明的优选实施方式，虽然采用了特定术语，但仅是出于一般性说明的意义而采用的，并不是为了限制的目的。因此，本领域技术人员应理解，正如权利要求中所列出的那样，在不脱离本发明实质和范围的情况下可以进行形式和细节上的各种变化。例如，通过本领域的常用技术之一，使多个金属层的至少一个比其它的更长。另外，多个导电插头的至少一个可以形成得比其它更长。此外，导电插头的一部分或金属层的一部分可以由不同的材料形成。

Claims (4)

1.一种电容器，用于RF电路，其包括上电极、下电极和设置在上电极与下电极之间的介电层，
其中多个电极沿着倾斜方向平行地形成在介电层中，作为该多个电极的一半的第一电极仅连接到上电极，作为该多个电极的另一半的第二电极仅连接到下电极，第一电极和第二电极在行和列中交替设置。
2.根据权利要求1的电容器，其中至少一个第一电极和至少一个第二电极以阶梯形式设置并且包括多个导电插头和多个用于平行地连接导电插头的金属层，
其中导电插头以小于金属层水平长度的间隔彼此水平分开、并且以等于金属层厚度的间隔彼此垂直分开。
3.根据权利要求2的电容器，其中至少一个第一电极和至少一个第二电极包括：
两个导电插头，该两个导电插头以小于金属层长度的间隔彼此水平分开、并且以等于金属层厚度的间隔彼此垂直分开；以及
一个金属层，该金属层将两个导电插头中的一个的下端连接到另一个导电插头的上端。
4.根据权利要求1的电容器，其中介电层是Si3N4层。
CNB03164984XA 2002-08-12 2003-08-12 具有多层垂直结构的高容量电容器 Expired - Fee Related CN1305136C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR47516/02 2002-08-12
KR1020020047516A KR100902503B1 (ko) 2002-08-12 2002-08-12 다층 수직 구조를 갖는 고용량 커패시터
KR47516/2002 2002-08-12

Publications (2)

Publication Number Publication Date
CN1501498A true CN1501498A (zh) 2004-06-02
CN1305136C CN1305136C (zh) 2007-03-14

Family

ID=30768212

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03164984XA Expired - Fee Related CN1305136C (zh) 2002-08-12 2003-08-12 具有多层垂直结构的高容量电容器

Country Status (4)

Country Link
US (1) US6912114B2 (zh)
EP (1) EP1389803B1 (zh)
KR (1) KR100902503B1 (zh)
CN (1) CN1305136C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463161C (zh) * 2004-10-26 2009-02-18 恩益禧电子股份有限公司 半导体器件
CN102456665A (zh) * 2010-10-18 2012-05-16 台湾积体电路制造股份有限公司 用于金属-氧化物-金属电容器的保护结构
CN103325766A (zh) * 2013-06-27 2013-09-25 上海华力微电子有限公司 金属互连线电容结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672673B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법
US7339225B2 (en) * 2005-05-20 2008-03-04 Faraday Technology Corp. Capacitor structure
US7466534B2 (en) * 2006-06-06 2008-12-16 International Business Machines Corporation High capacitance density vertical natural capacitors
JP2008021809A (ja) * 2006-07-12 2008-01-31 Elpida Memory Inc 半導体装置およびその製造方法
KR100775107B1 (ko) 2006-11-23 2007-11-08 삼성전자주식회사 커패시터 구조물 및 이의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0704904B1 (en) * 1994-09-30 1999-05-26 Yozan Inc. Capacitance forming method
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JPH11168173A (ja) * 1997-12-04 1999-06-22 Kawasaki Steel Corp 半導体装置
US6016019A (en) * 1998-05-28 2000-01-18 Microchip Technology Incorporated Capacitor array arrangement for improving capacitor array matching
US6037621A (en) * 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
US6266227B1 (en) * 1998-08-26 2001-07-24 Kyocera Corporation Thin-film capacitor
US6208500B1 (en) * 1998-11-25 2001-03-27 Microchip Technology Incorporated High quality factor capacitor
EP1043740B1 (en) * 1999-04-09 2006-08-23 STMicroelectronics N.V. Layered capacitor device
JP2001074569A (ja) * 1999-09-02 2001-03-23 Tokin Corp 平板型静電容量式捩り歪みセンサ
US6383858B1 (en) * 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6410954B1 (en) * 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
KR20020037554A (ko) * 2000-11-14 2002-05-22 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463161C (zh) * 2004-10-26 2009-02-18 恩益禧电子股份有限公司 半导体器件
CN102456665A (zh) * 2010-10-18 2012-05-16 台湾积体电路制造股份有限公司 用于金属-氧化物-金属电容器的保护结构
CN103325766A (zh) * 2013-06-27 2013-09-25 上海华力微电子有限公司 金属互连线电容结构

Also Published As

Publication number Publication date
US6912114B2 (en) 2005-06-28
KR20040015426A (ko) 2004-02-19
EP1389803A2 (en) 2004-02-18
EP1389803A3 (en) 2005-08-03
US20040027785A1 (en) 2004-02-12
EP1389803B1 (en) 2008-08-13
KR100902503B1 (ko) 2009-06-15
CN1305136C (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
US7298001B1 (en) Three-dimensional capacitor structure
TWI412112B (zh) 對稱金屬-絕緣層-金屬電容器之設計
CN1783376A (zh) 多层片状电容器
CN1305136C (zh) 具有多层垂直结构的高容量电容器
CN1787136A (zh) 多层片状电容器和多层片状电容器阵列
US20060086965A1 (en) Semiconductor device
CN1992268A (zh) 半导体电容装置
US20070291439A1 (en) X-Shaped Semiconductor Capacitor Structure
CN1606168A (zh) 金属在金属上的组件及其制造方法
CN1647274A (zh) 包含集成格状电容器结构的半导体组件
CN101110295B (zh) 贯通型叠层电容器
US20070241425A1 (en) Three-dimensional capacitor structure
KR20210033132A (ko) 적층형 전자 부품
US7027289B2 (en) Extended thin film capacitor (TFC)
CN1481564A (zh) 电的多层结构元件和具有该结构元件的抗干扰电路
CN1740879A (zh) 用于平面显示器的扇出导线区
CN101044801A (zh) 具有降低的电容耦合的电路板组件
CN1489213A (zh) 集成电路电容器
US7061746B2 (en) Semiconductor component with integrated capacitance structure having a plurality of metallization planes
CN1612271A (zh) 层叠电容器
US20090296313A1 (en) Capacitor structure and metal layer layout thereof
US8154847B2 (en) Capacitor structure
US11605502B2 (en) Multilayer electronic component
KR20220037728A (ko) 적층형 전자 부품
CN1160777C (zh) 制造集成半导体存储装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070314