CN1647274A - 包含集成格状电容器结构的半导体组件 - Google Patents

包含集成格状电容器结构的半导体组件 Download PDF

Info

Publication number
CN1647274A
CN1647274A CNA038086379A CN03808637A CN1647274A CN 1647274 A CN1647274 A CN 1647274A CN A038086379 A CNA038086379 A CN A038086379A CN 03808637 A CN03808637 A CN 03808637A CN 1647274 A CN1647274 A CN 1647274A
Authority
CN
China
Prior art keywords
minor structure
zone
trellis
electricity
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038086379A
Other languages
English (en)
Inventor
N·达达尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1647274A publication Critical patent/CN1647274A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种绝缘层，被制造于具有一电容器结构(K)之半导体基板上。该电容器结构(K)具有至少一第一子结构(T1a)，其具有一金属格状区域(G1a至G1c)及被安置于该格状区域(G1a至G1c)中的截断之中的电导区域(P1a至P1c)，该格状区域(G1a至G1c)乃电连接至第一连接线路，而该电导区域(P1a至P1c)被电连接至一第二连接线路。

Description

包含集成格状电容器结构的半导体组件
本发明系有关具有绝缘层被制造其上之半导体基板之半导体组件，该绝缘层系具有被制造于其中之电容器结构。
混合数字/模拟电路之大多数模拟电路部件系需具有高电容值，高线性位准及高品质之电容器。为了尽可能维持制造该组件之低成本，制造电容器结构需尽量少处理步骤。此外，组件及集成电路之逐渐小型化亦需电容器结构尽可能小面积要求。
已知于先前技术中之电容器结构系已知来自专利说明书DE 198 50915 C1。”夹层电容”型式之结构系具有已被施加至半导体基板且彼此被介电层隔离之两传导薄片。位于介电层上之上薄片系经由至少一传导气桥被连接至用于该电容之两连接导体至少之一。该电容中之寄生电感系藉由被连接电容之至少一高电阻性线路彼此相连之两连接导体而被大量补偿。
电容器结构之近一步设计系已知来自专利说明书US 5,208,725。半导体基板上之复数狭条形第一线路系被彼此平行排列。被介电层隔离之复数第二线路系被重叠排列于这些第一线路上。藉由位于不同电位之垂直及侧向邻接线路，彼此重叠之线路间之电容及一平面中之邻接线路间之电容系被制造。此结构之实质缺点系为彼此被重叠排列之金属线路中之最小转移会相当大程度地降低垂直电容组成及降低有用电容部分。
另依电容器结构系已知来自Aparicio，R.及Hajimiri，A.于2001年5月6-9日，圣地亚哥IEEE客户集成电路会议：侧向流量集成电容器之容量限制及匹配特性。被垂直排列棒条结构系被彼此对称排列。各棒条系被建构自金属区域及被彼此交替排列之孔径区域。棒条上之金属点系位于共同电位上。邻接棒条上之金属点系位于不同电位上。孔径区域分别与棒条上之两邻接金属区域接触。制造此结构系非常复杂-需许多屏蔽步骤-且电容密度系被棒条中之金属区域最低大小所限制。然而，这些金属区域大小系远大于棒条中之孔径区域大小，造成制造金属区域所需幕罩不同于被用来制造孔径区域之幕罩之事实。这些电容器之缺点系为无论电容器结构指向为何-原始指向或对基板垂直旋转180度，基板之寄生电容均相当大且大小实质相同。
专利说明书US 5,583,359已揭示集成电路之电容器结构。此例中，形成堆栈电容器之电极之复数金属板系被介电层隔离彼此重叠安置。各金属板之边缘区域系具有金属板平面中之一截断，其包含被隔离自各平板之金属线路(狭条型式)。与金属线路之接触系分别使用孔径接点从两侧来达成，结果首先奇数位置中之所有平板及其次偶数位置中之所有平板系被彼此电连接。结果偶数位置中之所有平板被连接至第一连接线，而奇数位置中之所有平板被连接至第二连接线，邻接平板系位于不同电位并形成平板电容器中之各电极对。因此，电容表面本质上系藉由平板表面来形成。一替代实施例中，堆栈电容器之电极之一系为以被安置相距金属板一距离且位于不同于金属板之电位之一框所环绕之同质金属板型式。无论对基本之安置为何，所示电容器结构均具有相当高寄生电容。需电容器结构之最新应用系列中，预期或必须制造电容器之至少一电极结构与第二电极结构相较下具有相对于基板相当低，理论上无寄生电容之电容器结构。
因此，本发明之目的系提供一种具有有用电容对寄生电容之比率可被改善之集成电容器结构之半导体组件。
此目的系藉由具有权利要求第1项之半导体组件来达成。
半导体组件系具有层系统包含一个或更多绝缘层且介电层被安置其上之半导体基板。此绝缘层或此绝缘层系统系具有被制造其间之电容器结构。
依据本发明，电容器结构系具有本质上被完全制造于第一平面且具有两组件之第一子结构。该子结构之第一组件系为具有复数凝聚，金属框结构之格状区域型式。该格状区域本质上平行扩展于基本表面且可特别被制造于金属化平面中。该格状区域系被电连接至第一连接线路。第一子结构之第二组件系为被安置于格状区域中之截断中之电导区域。各电导区域系以相距截断边缘区域之一距离被安置于截断之一。电导区域系被电连接至第二连接线路。
此允许电容器结构具有相当小寄生电容，其相当简单制造-少量屏蔽步骤-且需少量空间。此意指甚至可制造具有相当高有用电容及改善有用电容及寄生电容比率之最小电容器结构。
一具有优点配置中，电导区域系为金属板型式或电导节点型式，各节点可为孔径接点一端或连接两个别孔径接点之接点型式。孔径接点可为电连接电容器结构之子结构或电连接电容器结构之子结构及不是该电容器结构之部分之半导体组件区域。
一较佳实施例中，电容器结构系具有被平行及相距绝缘层中之第一子结构之一距离来制造且被电连接至该第一子结构之第二子结构。该第二子结构系具有金属，凝聚格状区域。
由于一电极结构与第二电极结构相较下具有相对基本之最小寄生电容，所以此意指可增加电容器结构中之有用电容及寄生电容比率。
一具有优点实施例系被具体呈现第二子结构与第一子结构之设计本质相同，且该两子结构系被彼此垂直偏移安置，使第一子结构之格状区域中之交叉点被垂直安置于第二子结构之电导区域上，而第一子结构之电导区域被垂直安置于第二子结构之格状区域中之交叉点上。
较佳是，该两子结构系藉由孔径接点被电连接。提供各被垂直校准配对，包含藉由一个或更多孔径接点被电连接之一电导区域及一交叉点。视被用于制造电容器结构或半导体组件之技术而定，此分别可被用来提供个别平面或子结构间之相当良好及稳固电连接。
另一实施例系具有优点被具体呈现第尔子结构仅具有偏离第一子结构之一金属格状区域，使第二子结构之隔状区域中之交叉点被垂直安置于第一子结构之电导区域下。由于第一子结构之电导区域及格状区域中之交叉点间之电连接被形成，所以第一及第二子结构间之电连接系较佳可藉由孔径接点来制造。此实施例具有特别低寄生电容。特别是因为仅为格状结构型式之靠近基板之第二子结构，与全部电容器结构之其它电极结构相较下具有相对基板之相当程度降低之寄生电容之电极结构系被制造。
另一具有优点配置系藉由电容器结构之第三子结构来具体呈现。该第三子结构系为金属板型式且被安置于基板表面及第二子结构之间。该第三子结构可藉由孔径接点被电连接至第二子结构之格状区域中之电导区域或交叉点。
发明性半导体组件之进一步具有优点配置系被详述于权利要求子项中。
发明性半导体组件之复数实施例系参考略图被更详细解释如下，其中：
第1图显示本发明为基础之半导体组件之第一实施例透视图；
第2图显示本发明为基础之半导体组件之第二实施例透视图；
第3图显示本发明为基础之半导体组件之第三实施例透视图；
第4图显示本发明为基础之半导体组件之第四实施例透视图；
第5图显示第1至3图之一所示之半导体组件平面图；
第6图显示半导体组件另一实施例平面图。
图中，相同或具有相同功能之组件系被相同参考符号注记。
本发明为基础之半导体组件(第1图)系具有被制造于绝缘层或绝缘层系统(无图标)中之电容器结构K。绝缘层及电容器结构K系被安置于半导体组件(无图标)上。该实施例中，电容器结构K系具有第一子结构T1a。该第一子结构T1a系以金属格状区域G1a及复数金属板P1a来制造。金属格状区域G1a中之各截断系具有被中央安置于其中之金属板P1a。金属板P1a及金属格状区域G1a系被制造于一金属化平面M1中，金属格状区域G1a系被电连接至第一连接线路(无图标)，并形成电容器结构K之电极。金属板P1a系被电连接至第二连接线路(无图标)。此形成金属化平面M1中之电容器结构之第一有用电容组件。这些电容组件C1(被显示于第5图)系分别被形成于彼此相对于金属化平面M1中之金属格状区域G1a及金属板P1a之表面区域之间。
电容器结构K具有依据第一子结构T1a来制造之第二子结构T1b。子结构T1b系被制造于被平行至及一距离相距第一金属化平面M1之第二金属化平面M2中，该两金属化平面系藉由被制造于绝缘层系统中之绝缘层或介电层被彼此相隔。子结构T1b系具有格状区域G1b及金属板P1b。子结构T1b系于x-y平面中被安置偏离第一子结构T1a，使金属板P1b被垂直安置于第一子结构T1a之格状区域G1a中之交叉点KP下。
格状区域G1a中之各交叉点KP系藉由孔径接点V被电连接至被垂直安置之下之金属板P1b，而各金属板P1b系被电连接至被垂直安置之下之格状区域G1b中之交叉点KP。该实施例中，交叉点KP及金属板间之电连接系使用单孔径接点V来制造。亦可提供两个或更多孔径接点V被制造于交叉点KP及金属板之间。
第一子结构T1a及第二子结构T1b之间经由孔径接点V之电连接，系可将金属板P1b电连接至第一连接线路及将格状区域G1b电连接至第二连接线路。此形成另一有用电容组件。首先，另一电容组件C1系被制造于金属板P1b及格状区域G1b之相对表面区域间之x-y平面中。当被观察于对应第1图之平面图之z方向时，电容组件C2系被形成于格状结构表面区域交叉点处之格状区域G1a及G1b之间。例如且藉由此方式被制造之所有其它电容组件C2来表示，单一例系被显示于第1图。促成电容器结构K之有用电容之另一电容组件C3系被制造于孔径接点V之间。此例中，制造金属板P1a及格状区域G1b中之交叉点KP间之电连接之孔径接点V系被连接至第二连接线路，且具有不同于制造格状区域G1a中之交叉点KP及金属板P1b及间之电连接之孔径接点V之电位。例如且藉由此方式被制造之所有其它电容组件C3来表示，单一例系被显示于第1图。
电容器结构之另一子结构T1c系被制造于金属化平面M3中。子结构T1c同样地依据第一子结构T1a来制造，且具有截断包含金属板P1c之金属格状区域G1c。子结构T1c本质上被与子结构T1a重叠安置。结果，子结构T1c之格状区域G1c中之交叉点KP系被垂直安置于金属板P1b之下，而金属板P1c系被垂直安置于子结构T1b之格状区域G1b中之交叉点KP之下。孔径接点V可制造各交叉点KP及金属板P1b及P1c间之电连接。
此意指格状区域G1c被电连接至第一连接线路，而金属板P1c被电连接至第二连接线路。
以上述解释为基础，电容组件C1系被制造于x-y平面中之金属板P1c及格状区域G1c之间。电容组件C2系依据子结构T1a及T1b之间者被制造于子结构T1b及T1c之间。同样地，电容组件C3系被制造于位于不同电位之孔径接点V处。
此结构明显降低电容器结构K及基板间之寄生电容。
另一实施例被显示于第2图。电容器结构K本质上系对应第1图所示者。一差异系为第三子结构T1c仅被建构自格状区域G1c。此被承认意指有用电容并不具有金属化平面M3中之电容组件C1，或位于子结构T1b及子结构T1c间之不同电位之孔径接点V间之电容组件。然而，删除金属板P1c系明显降低寄生电容。
另一实施例被显示于第3图。电容器结构K本质上系对应第1图所示者。此例中一差异系子结构T1c为单片金属板MP型式，其藉由孔径接点V被连接至子结构T1b之金属板P1b，且被电连接至第一连接线路。
本发明为基础之半导体组件之另一电容器结构K系被显示于第4图。此电容器结构K系对应第1图中者。此实施例中，金属板P1a，P1b及P1c已被电导节点KNa至KNc取代，其被制造于该实施例中之孔径接点V之间。例如，若电容器结构K仅包含子结构T1c-格状区域G1c及节点KNc-及子结构T1b-格状区域G1b及节点KNb-则节点KNb及KNc分别为孔径接点V之端点型式。
亦可提供电容器结构K被建构自两子结构T1b及T1c-两者设计系对应第一子结构者-及提供从节点KNb于正z方向向上延伸与不再是电容器结构K之部件之半导体组件区域接触之孔径接点V。
促成电容器结构K之有用电容之电容组件C1，C2及C3(无图标)本质上系对应第1图所示电容器结构来制造。
第5图显示如被实施于基板T1a之子结构平面图。格状区域G1a具有正方形截断，其各包含被中央安置之正方形金属板P1a。电容组件C1系被形成于各相对表面区域之间。
第6图显示子结构另一平面图。此例中，如G1a之格状区域系为具有各包含如P1a之圆形金属板之环形截断型式。
所有实施例中，子结构T1c最靠近半导体基板。
实施例各以三个金属化平面M1至M3来显示及解释。亦提供制造仅一，二或大于三金属化平面，其具有被制造其中之个别子结构，各金属化平面系具有相同子结构或被制造其中之个别不同子结构。

Claims (9)

1.一种半导体组件，具有一半导体基板、被制造于该半导体基板上之一绝缘层，及具有被制造于该绝缘层中之电容器结构(K)，其特征在于
-该电容器结构(K)具有一第一子结构(T1a)，其具有本质上与平行该基板表面之一平面(M1)平行且电连接至一第一连接线路之一聚合格状金属区域(G1a)，及
-该第一子结构系具有电导区域(P1a；KN)，其以距该平面(M1)中之截断边缘区域一距离的形式被安置于该第一子结构(T1a)之该格状区域(G1a)中的截断中，且该电导区域(P1a；KN)乃电连接至一第二连接线路。
2.如权利要求1之半导体组件，其特征在于该电导区域系为金属板(P1a至P1c)或是在孔径接点间的节点(KN)。
3.如权利要求1及2任一项之半导体组件，其特征在于该电容器结构(K)系具有一第二子结构(T1b)，其被制造为平行于该第一子结构(T1a)且与该第一子结构(T1a)维持一间距，且其具有一金属，即聚合格状区域(G1b)，其乃与该第一及第二子结构(T1a，T1b)电连接。
4.如权利要求3之半导体组件，其特征在于该第二子结构(T1b)之设计乃与该第一子结构(T1a)相同，且该两子结构(T1a，T1b)系彼此偏移安置，使得该第一子结构(T1a)之该电导区域(P1a)系被垂直安置于该第二子结构(T1b)之该格状区域(G1b)中的交叉点(KP)之上，而该第一子结构(T1a)之该格状区域(G1a)中之交叉点(KP)系被垂直安置于该第二子结构(T1b)之电导区域(P1b)之上。
5.如权利要求3及4任一项之半导体组件，其特征在于该第一子结构(T1a)之该格状区域(G1a)中的交叉点(KP)系藉由至少一个别孔径接点(V)而电连接至被垂直安置于下方之该第二子结构(T1b)之该电导区域(P1b)，而该第一子结构(T1a)之该电导区域(P1a)系藉由至少一个别孔径接点(V)被电连接至被垂直安置于下之该第二子结构(T1b)之该格状区域(G1b)中之交叉点(KP)。
6.如权利要求3之半导体组件，其特征在于该第二子结构(T1b)之该格状区域(G1b)系偏移自该第一子结构(T1a)，以致于该第一子结构(T1a)之该电导区域(P1a)系被垂直安置于该第二子结构(T1b)之该格状区域(G1b)的该交叉点(KP)之上。
7.如权利要求6之半导体组件，其特征在于该第一子结构(T1a)之该电导区域(P1a)及在该第二子结构(T1b)之该格状区域(G1b)中的交叉点(KP)系藉由一个或更多个别孔径接点(V)而电连接。
8.如权利要求3至7任一项之半导体组件，其特征在于另一子结构系为金属板(MP)型式，其系藉由一个或更多个别孔径接点(V)而电连接至一子结构(T1a；T1b)之格状区域(G1a；G1b)中的交叉点(KP)或是所述的电导区域(P1a；P1b)。
9.如前述权利要求的任一项之半导体组件，其特征在于该格状区域(G1a至G1c)具有至少两个方形或圆形截断。
CNA038086379A 2002-04-19 2003-04-09 包含集成格状电容器结构的半导体组件 Pending CN1647274A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10217565A DE10217565A1 (de) 2002-04-19 2002-04-19 Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
DE10217565.9 2002-04-19

Publications (1)

Publication Number Publication Date
CN1647274A true CN1647274A (zh) 2005-07-27

Family

ID=29224604

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038086379A Pending CN1647274A (zh) 2002-04-19 2003-04-09 包含集成格状电容器结构的半导体组件

Country Status (6)

Country Link
US (1) US20050161725A1 (zh)
EP (1) EP1497862B1 (zh)
JP (1) JP2005527973A (zh)
CN (1) CN1647274A (zh)
DE (2) DE10217565A1 (zh)
WO (1) WO2003090279A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454541C (zh) * 2006-01-31 2009-01-21 恩益禧电子股份有限公司 半导体器件
CN102224567A (zh) * 2008-11-21 2011-10-19 吉林克斯公司 具有缆线平板的整合电容器
CN108305860A (zh) * 2018-03-20 2018-07-20 珠海市杰理科技股份有限公司 兼容交流耦合电容的射频电路引脚
CN113363234A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10217566A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter, eine Mehrzahl an Metallisierungsebenen aufweisende Kapazitätsstruktur
JP2005340518A (ja) * 2004-05-27 2005-12-08 Sanyo Electric Co Ltd 容量素子
DE102004047660B4 (de) * 2004-09-30 2008-01-24 Infineon Technologies Ag Bauteil mit integrierter Kapazitätsstruktur
JP2006179620A (ja) * 2004-12-21 2006-07-06 Sharp Corp 半導体集積回路
JP2007081132A (ja) * 2005-09-14 2007-03-29 Sharp Corp 半導体集積回路
JP5259054B2 (ja) * 2006-02-14 2013-08-07 富士通セミコンダクター株式会社 容量セル、および容量
JP2007263097A (ja) * 2006-03-30 2007-10-11 Toyota Industries Corp 容量可変型圧縮機における流量検出装置
DE102007036973A1 (de) * 2007-02-24 2008-09-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pixelzelle, Verfahren zum Betreiben einer Pixelzelle, Verfahren zum Bestimmen einer Position eines Maximums einer Hüllkurve eines analogen amplituden-modulierten Signals, Vorrichtung zum Bestimmen einer Ladungsmenge, Vorrichtung und Verfahren zum Bestimmen einer Ladungsmenge auf einem kapazitiven Element, Vorrichtung und Verfahren und Setzen eines Schaltungsknotens auf eine vorbestimmte Spannung, Vorrichtung und Verfahren zum ladungsbasierten analog-/digital-Wandeln und Vorrichtung und Verfahren zur ladungsbasierten Signalverarbeitung
KR100851075B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
KR101024652B1 (ko) * 2008-12-09 2011-03-25 매그나칩 반도체 유한회사 캐패시터 구조체
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9177909B2 (en) * 2013-08-14 2015-11-03 United Microelectronics Corp. Semiconductor capacitor
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
TWI659441B (zh) * 2018-12-28 2019-05-11 國家中山科學研究院 用於毫米波頻段之多層交錯式電容陣列

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JP3246274B2 (ja) * 1995-06-22 2002-01-15 松下電器産業株式会社 半導体装置
US6037621A (en) * 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
DE19850915C1 (de) * 1998-11-05 2000-03-23 Bosch Gmbh Robert Monolithisch integrierte Kapazität
US6208500B1 (en) * 1998-11-25 2001-03-27 Microchip Technology Incorporated High quality factor capacitor
US6327134B1 (en) * 1999-10-18 2001-12-04 Murata Manufacturing Co., Ltd. Multi-layer capacitor, wiring board, and high-frequency circuit
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
JP4446525B2 (ja) * 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
JP3489729B2 (ja) * 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6410954B1 (en) * 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6411492B1 (en) * 2000-05-24 2002-06-25 Conexant Systems, Inc. Structure and method for fabrication of an improved capacitor
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6410955B1 (en) * 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits
TW548779B (en) * 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
US6963122B1 (en) * 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
ATE355597T1 (de) * 2003-12-05 2006-03-15 Ngk Spark Plug Co Kondensator und verfahren zu seiner herstellung
US6974994B1 (en) * 2004-06-22 2005-12-13 Advanic Technologies Inc. Capacitor with a geometrical layout
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4322839B2 (ja) * 2005-04-11 2009-09-02 エルピーダメモリ株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454541C (zh) * 2006-01-31 2009-01-21 恩益禧电子股份有限公司 半导体器件
CN102224567A (zh) * 2008-11-21 2011-10-19 吉林克斯公司 具有缆线平板的整合电容器
CN102224567B (zh) * 2008-11-21 2013-12-18 吉林克斯公司 具有缆线平板的整合电容器
CN108305860A (zh) * 2018-03-20 2018-07-20 珠海市杰理科技股份有限公司 兼容交流耦合电容的射频电路引脚
CN113363234A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113363234B (zh) * 2020-03-05 2023-06-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
WO2003090279A8 (de) 2004-04-29
WO2003090279A1 (de) 2003-10-30
US20050161725A1 (en) 2005-07-28
EP1497862A1 (de) 2005-01-19
EP1497862B1 (de) 2006-12-20
DE10217565A1 (de) 2003-11-13
DE50306040D1 (de) 2007-02-01
JP2005527973A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
CN1647274A (zh) 包含集成格状电容器结构的半导体组件
CN1320432C (zh) 触觉传感器元件和传感器阵列
US7859039B2 (en) X-shaped semiconductor capacitor structure
US7768054B2 (en) Semiconductor component with integrated capacitance structure and method for fabrication thereof
CN103050549B (zh) 金属-氧化物-金属电容器结构
EP3493284B1 (en) Shielded mom capacitor
CN1459123A (zh) 具有增强匹配特性的高效电容器结构
JP5021294B2 (ja) 電気的多層構成素子
KR20010039886A (ko) 반도체 장치
CN1478294A (zh) 具有无源元件的半导体器件及其制备方法
KR100640065B1 (ko) 그라운드 실드층을 포함하는 ｍｉｍ 커패시터
KR100815655B1 (ko) 전자 소자 및 집적 회로
CN1291495C (zh) 半导体器件
EP3437112B1 (de) Kondensatoranordnung
US20070241425A1 (en) Three-dimensional capacitor structure
CN1289451A (zh) 改进的高品质因数电容器
US7061746B2 (en) Semiconductor component with integrated capacitance structure having a plurality of metallization planes
CN1489213A (zh) 集成电路电容器
US7327011B2 (en) Multi-surfaced plate-to-plate capacitor and method of forming same
CN1764992A (zh) 复合电子元件
CN112992540A (zh) 多层电容器和其上安装有该多层电容器的板
CN1305136C (zh) 具有多层垂直结构的高容量电容器
US6600209B1 (en) Mesh capacitor structure in an integrated circuit
CN113224237B (zh) 电容器结构的制作方法
CN1160777C (zh) 制造集成半导体存储装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication