CN1289451A - 改进的高品质因数电容器 - Google Patents
改进的高品质因数电容器 Download PDFInfo
- Publication number
- CN1289451A CN1289451A CN99802390A CN99802390A CN1289451A CN 1289451 A CN1289451 A CN 1289451A CN 99802390 A CN99802390 A CN 99802390A CN 99802390 A CN99802390 A CN 99802390A CN 1289451 A CN1289451 A CN 1289451A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- conductive pole
- pole plate
- bottom conductive
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种改善的高品质因数电容器件被实现在一单一、单片集成电路上。新的设计技术通过借助减少顶部和底部导电极板的金属接点之间的距离减少电容器本征电阻改善电容器的品质因数(Q)。设计技术需要将电容器的顶部导电极板设计为带状以便底部导电极板的金属接点进入带间并穿过介电层。另一选择,小孔可被刻蚀进入顶部导电极板以便金属接点穿过小孔并与底部导电极板连接。
Description
本发明总体上涉及半导体器件的制造。特别是本发明给出了用于制造半导体器件上高品质电容器的新设计技术。
谐振电路或元件的品质因数(即电气工程符号Q)被定义为存储在无功部分例如电容中的能量，与消耗在有功部分的能量之比。对于一些简单的电阻-电感-电容电路，电感和电容器存储能量而电阻消耗一些能量。直观上，如果电阻大，任何起始振荡将会快速衰减为零。小的电阻将电路振荡保持较长。对于电容器，Q被定义为：
如方程(1)中所见，Q与电阻成反比。涉及电容器品质因数的主要部分是器件内固有的串联电阻。为了获得高Q，电容器中的电阻，如方程(1)所示，应最小化。
在现有技术中，如图1所示，描述了一种电容器设计，在此，几乎相同面积的顶部和底部导电极板侧向偏置，以便于底板上的接点穿过半导体层。在现有技术中，串联电阻主要归因于顶板和底板接点间的有效距离。
因此，需要提出一种减少接点间距离的新设计，则它减少如方程(1)中所示的电容器本征的有功部分。当串联电阻的减少得以实现时，电容器的品质因数被优化。
本发明的目的在于提出一种用于半导体器件上电容器的新设计技术。
本发明的另一目的在于提出一种改善电容器品质因数的新设计技术。
本发明的另一目的在于提出一种减少电容器本征串联电阻的新设计技术。
本发明的另一目的在于提出一种提供低成本制造的新设计技术。
根据本发明的一实施例，用于电容器的一种改进的设计技术，该电容器包括至少一个底部导电极板；一与该至少一个底部导电极板连接的介电层；多个与该介电层连接的顶部导电极板；与该至少一个底部导电极板连接的多个金属接点，其中，该多个接点中的至少一个位于由多个顶部导电极板中的两个产生的空隙之间；以及与该多个顶部导电极板连接的第二多个金属接点。
根据本发明的另一实施例，底部导电极板可为一单块板。
根据本发明的另一实施例，底部导电极板可为多个导电极板。
根据本发明的另一实施例，用于高Q值电容器的一种改进的设计技术，该电容器包括一底部导电极板；一与介电层连接的顶部导电极板，其中顶部导电极板包括多个小孔；多个与底部导电极板连接的金属接点，其中多个金属接点中的至少一个穿过多个小孔中的至少一个而不与顶部导电极板接触；第二多个与顶部导电极板连接的金属接点。
本发明上述的和其它的目的、特征和优点将通过以下结合附图对本发明更具体的优选实施例的说明中得以明确。
图1为现有技术的图示。
图2为本发明一实施例的剖面图。
图3为本发明第二实施例的剖面图。
图4A为本发明第三实施例的斜示图。
图4B为本发明第三实施例的顶视图。
参照图2，其示出了一种用于高品质因数电容器100的改进的设计技术。改进的设计技术包括一电容器，其具有沉积在场氧化物5上的共用底板10，多个顶板20以及底板10和顶板20间的共用介电层30。导电材料的顶板20采用已知的光刻和刻蚀技术成行或带状排列。
非导电层50，图中所示为一单层，但它可能是几个非导电层的合并，填充顶板20的导电带之间的通路并覆盖顶板20以便将底板10和顶板20相互隔离并与后续的导电层绝缘。每个顶板20具有一个或多个金属接点45，而底板10具有多个经由顶板带20形成的通路穿透介质层30和非导电层50的接点40。金属接点40和45可与电路的其余部分连接。
参照图3，在此类似标号对应于类似元件，用于高Q值电容器100的改进的设计技术的第二实施例包括场氧化物5上的多个底板11，多个顶板20以及底板11和顶板20间的共用介电层30。导电材料的底板11和顶板20成行或带状排列。非导电层50，图中所示为一单层，但如前一实施例中所述可能是几个非导电层的合并，填充顶板20的导电带之间的通路并覆盖顶板20，以便将底板11和顶板20相互绝缘并与后续的导电层绝缘。
每个底板11与一个或多个金属接点40连接，接点40经多个顶板20之间产生的通路中的小孔穿透介质层30和非导电层50。金属接点45与顶板20连接。金属接点40和45同样可采用半导体制造领域的技术人员已知的各种技术与电路的其余部分连接。
参照图4A，在此相同标号代表相同元件，用于高Q值电容器100的改进的设计技术的另一实施例包括一电容器，其具有单一底板10、具有多个小孔25和多个表面金属接点45的单一顶板22以及底板10和顶板22之间的共用介电层30。在前面实施例中所述的保护性非导电层50存在但未示出。
顶板22中的小孔25允许金属接点40(未示出)与底板10接点而不与顶板22接点或短路。借助下述某一制造技术，例如当顶板22为多晶硅，而底板10为衬底(即MOS电容器)时，表面金属接点45定位于场岛(fieldisland)46上，即绝缘材料如二氧化硅的薄膜。
小孔25，如图4A和4B所示，为矩形形状，但那些本领域的技术人员将认识到其它多边或圆的几何图形是可能的。金属接点40(未示出)和45随后采用半导体制造领域的技术人员已知的各种技术与电路的其余部分连接。
上述每个实施例中，除图2用作下述每种构造形式的对比，底板10、顶板20和介电层30的组成可根据应用变化。在一种构造形式中底板10为沉积在氧化的单晶硅衬底上的多晶硅层。介电层30，其特性在下面描述，位于形成底板10的多晶硅层上。顶板20为沉积在介电层30上的第二多晶硅层。
在第二种构造形式中底板10为一被掺杂以提供电容特性的单晶硅衬底。介电层30再次位于底板10上。顶板20包括沉积在介电层上的多晶硅层。
在第三种构造形式中底板10为一沉积在氧化的单晶硅层上的多晶硅层，该单晶硅层沉积在氧化的单晶硅衬底上。介电层30位于底板10上。顶板20为金属成分，即铝、铜或其它导电金属，它沉积在介电层30上。
在第四种构造形式中，底板10为一单晶硅衬底，经掺杂以提供电容特性。介电层30也位于底板10上。顶板20为金属成份，即铝、铜或其他导电金属，其沉积在介电层30上。
以上各种不同构造形式中所述的多晶硅层(aka polysilicon,aka poly)为半导体型材料，该材料可能表现或可能不表现作为结晶结构一部分的非晶态特征。以上结构中所述的介电层可包括二氧化硅、氮化硅、氮氧化物，或其任意组合。此外，本发明可预期半导体材料即多晶硅和导电材料即金属的另外构造形式，用于形成实现基本上相同结果的底板和顶板和介电层(例如绝缘体上的硅)。
在半导体工艺领域中熟知的光刻和刻蚀技术可被用于构图图2-4中所示的底板10和顶板20，包括例如条带、通路和小孔的设计技术。电容器100的这些独特的设计特征限制了与顶板20(或多个顶板22)有关的金属接点45和与底板10(或多个底板11)有关的金属接点40之间的距离，由此降低了本征有功部分并改善了电容器100的品质因数。
虽然本发明参照一优选实施例对其特别示出和说明，但本领域的技术人员将明白，可实现其中形式和细节的变化而不偏离本发明的精神和范围。
Claims (22)
1．一种改进的高品质因数电容器，包括：
至少一个底部导电极板；
一与至少一个底部导电极板连接的介电层；
与介电层连接的多个顶部导电极板；
与该至少一个底部导电极板连接的多个金属接点，其中该多个接点的至少一个位于由该多个顶部导电极板中的两个产生的空隙之间；以及
与多个顶部导电极板连接的第二多个金属接点；
其中，电容器实现在一单一、单片集成电路上。
2．按照权利要求1的电容器，其中，所述至少一个底部导电极板为从由多晶硅和单晶硅衬底组成的组中选出的一种材料。
3．按照权利要求1的电容器，其中，所述介电层为从由二氧化硅、氮化硅和氮氧化物组成的组中选出的一种材料。
4．按照权利要求1的电容器，其中，所述多个顶部导电极板为从由多晶硅和金属组成的组中选出的一种材料。
5．按照权利要求1的电容器，其中，所述至少一个底部导电极板包括一单一导电极板。
6．按照权利要求1的电容器，其中，所述至少一个底部导电极板包括多个底部导电极板。
7．按照权利要求6的电容器，其中，所述多个底部导电极板被构造为导电材料的条带。
8．按照权利要求7的电容器，其中，所述多个底部导电极板借助介电材料相互分离。
9．按照权利要求8的电容器，其中，所述多个底部导电极板中的每个与所述第一多个金属接点中的一个连接。
10．按照权利要求1的电容器，其中，所述多个顶部导电极板被构造为导电材料带。
11．按照权利要求10的电容器，其中，所述多个顶部导电极板借助介电材料相互分离。
12．按照权利要求11的电容器，其中，所述多个顶部导电极板中的每个与所述第二多个金属接点中的一个连接。
13．按照权利要求1的电容器，其中，电容器的本征串联电阻被减小。
14．按照权利要求1的电容器，其中，电容器的品质因数被改善。
15．按照权利要求1的电容器，其中，电容器实现在一单一、单片集成电路上。
16．一种改进的高品质因数电容器，包括：
一底部导电极板；
一与至少一个底部导电极板连接的介电层：
一与介电层连接的顶部导电极板，其中顶部导电极板包括多个小孔；
与底部导电极板连接的多个金属接点，其中该多个金属接点中的至少一个穿过该多个小孔中的至少一个而不与顶部导电极板接点；以及
与顶部导电极板连接的第二多个金属接点；
其中，电容器实现在一单一、单片集成电路上。
17．按照权利要求16的电容器，其中底部导电极板为从由多晶硅和单晶硅衬底组成的组中选出的一种材料。
18．按照权利要求16的电容器，其中，所述介电层为从由二氧化硅、氮化硅和氮氧化物组成的组中选出的一种材料。
19．按照权利要求16的电容器，其中，所述顶部导电极板为从由多晶硅和金属组成的组中选出的一种材料。
20．按照权利要求16的电容器，其中，电容器的本征串联电阻被减小。
21．按照权利要求16的电容器，其中，电容器的品质因数被改善。
22．按照权利要求16的电容器，其中，电容器实现在一单一、单片集成电路上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/200,542 US6208500B1 (en) | 1998-11-25 | 1998-11-25 | High quality factor capacitor |
| US09/200,542 | 1998-11-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1289451A true CN1289451A (zh) | 2001-03-28 |
Family
ID=22742145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99802390A Pending CN1289451A (zh) | 1998-11-25 | 1999-11-24 | 改进的高品质因数电容器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6208500B1 (zh) |
| EP (1) | EP1050072A1 (zh) |
| JP (1) | JP2002530884A (zh) |
| KR (1) | KR20010034345A (zh) |
| CN (1) | CN1289451A (zh) |
| TW (1) | TW493217B (zh) |
| WO (1) | WO2000031779A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8077443B2 (en) | 2007-10-16 | 2011-12-13 | Industrial Technology Research Institute | Capacitor structure with raised resonance frequency |
| CN101436465B (zh) * | 2007-11-14 | 2013-09-11 | 财团法人工业技术研究院 | 提升谐振频率的电容器结构 |
| US8674478B2 (en) | 2006-09-27 | 2014-03-18 | Fujitsu Semiconductor Limited | Semiconductor device having capacitor with upper electrode whose circumference is made long |
| CN102176457B (zh) * | 2006-09-27 | 2016-01-13 | 富士通半导体股份有限公司 | 具有电容器的半导体器件及其制造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573584B1 (en) * | 1999-10-29 | 2003-06-03 | Kyocera Corporation | Thin film electronic device and circuit board mounting the same |
| JP3986859B2 (ja) * | 2002-03-25 | 2007-10-03 | 富士通株式会社 | 薄膜キャパシタ及びその製造方法 |
| DE10217566A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter, eine Mehrzahl an Metallisierungsebenen aufweisende Kapazitätsstruktur |
| DE10217565A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur |
| KR100902503B1 (ko) * | 2002-08-12 | 2009-06-15 | 삼성전자주식회사 | 다층 수직 구조를 갖는 고용량 커패시터 |
| DE102004047660B4 (de) * | 2004-09-30 | 2008-01-24 | Infineon Technologies Ag | Bauteil mit integrierter Kapazitätsstruktur |
| US20060081998A1 (en) * | 2004-10-15 | 2006-04-20 | Zeng Xiang Y | Methods of forming in package integrated capacitors and structures formed thereby |
| US7675138B2 (en) * | 2005-09-30 | 2010-03-09 | Broadcom Corporation | On-chip capacitor structure |
| US7508021B2 (en) * | 2006-06-12 | 2009-03-24 | Freescale Semiconductor, Inc. | RF power transistor device with high performance shunt capacitor and method thereof |
| US7589370B2 (en) * | 2006-12-20 | 2009-09-15 | Freescale Semiconductor, Inc. | RF power transistor with large periphery metal-insulator-silicon shunt capacitor |
| US8199457B1 (en) * | 2010-08-16 | 2012-06-12 | Rockwell Collins, Inc. | Microfabricated RF capacitor |
| US9337188B2 (en) * | 2013-10-22 | 2016-05-10 | Broadcom Corporation | Metal-insulator-metal capacitor structure |
| TW202137559A (zh) * | 2020-03-30 | 2021-10-01 | 智原科技股份有限公司 | 電容器 |
| KR20230012876A (ko) * | 2021-07-16 | 2023-01-26 | 주식회사 키파운드리 | 반도체 소자의 ｍｉｍ 커패시터 및 그 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479316A (en) * | 1993-08-24 | 1995-12-26 | Analog Devices, Inc. | Integrated circuit metal-oxide-metal capacitor and method of making same |
| US5608246A (en) * | 1994-02-10 | 1997-03-04 | Ramtron International Corporation | Integration of high value capacitor with ferroelectric memory |
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| EP0837504A3 (en) * | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Partially or completely encapsulated ferroelectric device |
| US5917230A (en) * | 1997-04-09 | 1999-06-29 | United Memories, Inc. | Filter capacitor construction |
-
1998
- 1998-11-25 US US09/200,542 patent/US6208500B1/en not_active Expired - Lifetime
-
1999
- 1999-11-24 EP EP99962859A patent/EP1050072A1/en not_active Withdrawn
- 1999-11-24 WO PCT/US1999/027885 patent/WO2000031779A1/en not_active Application Discontinuation
- 1999-11-24 JP JP2000584514A patent/JP2002530884A/ja not_active Withdrawn
- 1999-11-24 KR KR1020007008080A patent/KR20010034345A/ko not_active Application Discontinuation
- 1999-11-24 CN CN99802390A patent/CN1289451A/zh active Pending
-
2000
- 2000-02-25 TW TW088120568A patent/TW493217B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8674478B2 (en) | 2006-09-27 | 2014-03-18 | Fujitsu Semiconductor Limited | Semiconductor device having capacitor with upper electrode whose circumference is made long |
| CN102176457B (zh) * | 2006-09-27 | 2016-01-13 | 富士通半导体股份有限公司 | 具有电容器的半导体器件及其制造方法 |
| US8077443B2 (en) | 2007-10-16 | 2011-12-13 | Industrial Technology Research Institute | Capacitor structure with raised resonance frequency |
| CN101436465B (zh) * | 2007-11-14 | 2013-09-11 | 财团法人工业技术研究院 | 提升谐振频率的电容器结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000031779A1 (en) | 2000-06-02 |
| KR20010034345A (ko) | 2001-04-25 |
| US6208500B1 (en) | 2001-03-27 |
| EP1050072A1 (en) | 2000-11-08 |
| WO2000031779A9 (en) | 2002-08-29 |
| JP2002530884A (ja) | 2002-09-17 |
| TW493217B (en) | 2002-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1289451A (zh) | 改进的高品质因数电容器 | |
| CN1205648C (zh) | 用于深亚微米cmos的带有交替连接的同心线的多层电容器结构 | |
| CN1194417C (zh) | 具有同心环形板阵列的用于深亚微型cmos的多层电容器结构 | |
| CN100363830C (zh) | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 | |
| US8000083B2 (en) | Scalable integrated circuit high density capacitors | |
| US6465832B1 (en) | Semiconductor device | |
| US6094335A (en) | Vertical parallel plate capacitor | |
| CN1194418C (zh) | 一种集成元件的制造方法 | |
| CN1220778A (zh) | 集成电路的导体 | |
| US7557426B2 (en) | Integrated capacitor structure | |
| US20050161725A1 (en) | Semiconductor component comprising an integrated latticed capacitance structure | |
| CN1716477A (zh) | 叠层电容器 | |
| CN1084050C (zh) | 含有带无源元件的薄膜结构的电子元件 | |
| JPH01206697A (ja) | 絶縁された基準面を有する支持層から絶縁されて電圧が供給される伝送線の構造及び製造方法 | |
| KR100470634B1 (ko) | 축전식 미세전자기계적 스위치 및 그 제조 방법 | |
| CN1165983C (zh) | 叠层电容器存储单元及其制造方法 | |
| KR101037009B1 (ko) | 커패시터 구조 | |
| CN1236484C (zh) | 半导体器件的金属接触结构及其形成方法 | |
| CN111933614A (zh) | 一种半导体器件、集成电路及电子设备 | |
| CN117976611B (zh) | 一种三维结构 | |
| CN219322901U (zh) | 一种半导体器件及半导体芯片 | |
| US20240188306A1 (en) | Resistive memory device | |
| US20220216350A1 (en) | 3d capacitors | |
| CN1257611A (zh) | 减小绝缘体基外延硅半导体元件中电场强度的方法和器件 | |
| KR100187726B1 (ko) | 반도체 소자용 캐패시터 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |