TW202137559A - 電容器 - Google Patents

電容器 Download PDF

Info

Publication number
TW202137559A
TW202137559A TW109110750A TW109110750A TW202137559A TW 202137559 A TW202137559 A TW 202137559A TW 109110750 A TW109110750 A TW 109110750A TW 109110750 A TW109110750 A TW 109110750A TW 202137559 A TW202137559 A TW 202137559A
Authority
TW
Taiwan
Prior art keywords
electrode
conductive plate
capacitor
plate
solid
Prior art date
Application number
TW109110750A
Other languages
English (en)
Inventor
田佳輝
林童澤
洪志源
呂志勳
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Priority to TW109110750A priority Critical patent/TW202137559A/zh
Priority to CN202010697031.2A priority patent/CN113471360A/zh
Priority to US16/942,710 priority patent/US20210304964A1/en
Publication of TW202137559A publication Critical patent/TW202137559A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種電容器，包括實心導電板、第一電極以及第二電極。實心導電板被配置在晶片的底材的上方。此實心導電板作為電容器的下板。第一電極被配置在所述實心導電板的上方，使得實心導電板位於底材與第一電極之間。此第一電極作為電容器的上板。第二電極被配置在實心導電板的上方，以及被配置在第一電極旁。第二電極電性連接至所述實心導電板。

Description

電容器
本發明是有關於一種積體電路，且特別是有關於一種電容器。
電容器被廣泛應用於各種積體電路中。電容器可以用各種結構來實現。例如，電容器結構可以包括指叉式（interdigitated fingers）結構，以產生邊緣電容（fringing capacitance）。一般而言，電容器結構被配置在晶片的底材（substrate）上方，而底材接地。電容器的上板（top plate）與底材之間存在非期望的寄生電容（parasitic capacitor）。這個寄生電容會影響（降低）電容器的有效容值。
須注意的是，「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容（或全部內容）可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容，不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。
本發明提供一種電容器，使電容器的上板（top plate）與底材之間的寄生電容（parasitic capacitor）可以盡可能地小。
本發明的電容器包括實心導電板、第一電極以及第二電極。實心導電板被配置在晶片的底材（substrate）的上方。此實心導電板作為電容器的下板（bottom plate）。第一電極被配置在所述實心導電板的上方，使得實心導電板位於底材與第一電極之間。此第一電極作為電容器的上板。第二電極被配置在實心導電板的上方，以及被配置在第一電極旁。第二電極電性連接至所述實心導電板。
基於上述，本發明的實施例所述電容器利用下板（實心導電板）當做屏蔽（shielding）層。實心導電板可以有效地減少電容器的上板與晶片的底材之間的寄生電容（parasitic capacitor）。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文（包括申請專利範圍）中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文（包括申請專利範圍）中提及的「第一」、「第二」等用語是用以命名元件（element）的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的一實施例繪示一種電容器100的布局結構的爆炸示意圖。圖2是依照本發明的一實施例繪示一種電容器100的布局結構的剖面示意圖。圖1與圖2繪示了第一導電層11、第二導電層12與第三導電層13。請參照圖1與圖2。第一導電層11、第二導電層12與第三導電層13可以是在晶片的底材（substrate）10上方的任意導電層（例如金屬層、多晶矽層或是其他導電層）。第三導電層13被配置在所述底材10的上方，而第一導電層11與第二導電層12被配置在所述底材10與第三導電層13之間。第一導電層11與第二導電層12之間配置有絕緣層（未繪示），而第二導電層12與第三導電層13之間亦配置有絕緣層（未繪示）。
圖1所示電容器100包括實心導電板111、第一電極121與第二電極122。請參照圖1與圖2。實心導電板111可以是沒有開孔的導電板。實心導電板111被配置在晶片的底材10的上方。例如，實心導電板111可以被配置在第一導電層11中。實心導電板111的材質可以是任何導電材質，例如金屬、多晶矽或是其他導電材質。實心導電板111可以作為電容器100的下板（bottom plate，即下電極板）。
第一電極121被配置在實心導電板111的上方，使得實心導電板111位於晶片的底材10與第一電極121之間。例如，第一電極121可以被配置在第二導電層12中。第一電極121的材質可以是任何導電材質，例如金屬、多晶矽或是其他導電材質。第一電極121可以作為電容器100的上板（top plate，即上電極板）。在圖1與圖2所示實施例中，第一電極121的幾何形狀是矩形。無論如何，本發明的其他實施例並不受限於此。第一電極121的幾何形狀可以依照設計需求來決定。
第二電極122被配置在實心導電板111的上方。例如，第二電極122可以被配置在第二導電層12中。第二電極122的材質可以是任何導電材質，例如金屬、多晶矽或是其他導電材質。第二電極122被配置在第一電極121旁。例如，第二電極122可以環繞第一電極121。第二電極122可以經由多個介層窗插塞（via）V1電性連接至實心導電板111。第二電極122具有缺口以容置導線129。電容器100的上板（第一電極121）可以經由導線129電性連接至其他電路/元件（未繪示）。
依照設計需求，圖1所示電容器100還可以包括上導電板131。請參照圖1與圖2。上導電板131被配置在第一電極121與第二電極122的上方，使得第一電極121與第二電極122位於上導電板131與實心導電板111之間。例如，上導電板131可以被配置在第三導電層13中。上導電板131的材質可以是任何導電材質，例如金屬、多晶矽或是其他導電材質。上導電板131可以經由多個介層窗插塞V2電性連接至第二電極122。因此，上導電板131可以電性連接至實心導電板111。依照設計需求，上導電板131的中央部可以具有至少一個開孔。所述至少一個開孔的尺寸與（或）幾何形狀可以依照依照設計需求來決定。舉例來說，所述至少一個開孔可以是矩形開孔，而所述至少一個開孔的寬度可以小於（或等於）上導電板131的寬度的一半。
圖1與圖2所示電容器100可以利用下板（實心導電板111）當做屏蔽（shielding）層。實心導電板111可以有效地減少電容器100的上板（第一電極121）與晶片的底材10之間的寄生電容（parasitic capacitor）。在圖1與圖2所示實施例中，實心導電板111、第二電極122與上導電板131的幾何形狀是矩形。無論如何，本發明的其他實施例並不受限於此。實心導電板111的幾何形狀、第二電極122的幾何形狀與上導電板131的幾何形狀可以依照設計需求來決定。
圖3是依照本發明的另一實施例繪示一種電容器300的布局結構的爆炸示意圖。圖4是依照本發明的另一實施例繪示一種電容器300的布局結構的剖面示意圖。圖3與圖4所示底材10、第一導電層11、第二導電層12與第三導電層13可以參照圖1與圖2的相關說明，故不再贅述。
請參照圖3與圖4。電容器300包括實心導電板112、第一電極123與第二電極124。圖3與圖4所示電容器300、實心導電板112、第一電極123與第二電極124可以參照圖1與圖2所示電容器100、實心導電板111、第一電極121與第二電極122的相關說明來類推，故不予贅述。第二電極124可以經由多個介層窗插塞V3電性連接至實心導電板112。第二電極124具有缺口以容置導線125。電容器300的上板（第一電極123）可以經由導線125電性連接至其他電路/元件（未繪示）。
依照設計需求，電容器300還可以包括上導電板132。上導電板132可以經由多個介層窗插塞V4電性連接至第二電極124。因此，上導電板132可以電性連接至實心導電板112。圖3與圖4所示上導電板132可以參照圖1與圖2所示上導電板131的相關說明來類推，故不予贅述。不同於上導電板131在於，上導電板132為另一個實心導電板（沒有開孔）。
在上述諸實施例中，在上導電板與實心導電板（電容器的下板）之間的第一電極的幾何形狀是矩形。無論如何，本發明的其他實施例並不受限於此。第一電極的幾何形狀與第二電極的幾何形狀可以依照設計需求來決定。
舉例來說，圖5是依照本發明的又一實施例繪示一種電容器500的布局結構的俯視示意圖。圖6是依照本發明的另一實施例繪示一種電容器500的布局結構的剖面示意圖。圖5與圖6所示底材10、第一導電層11、第二導電層12與第三導電層13可以參照圖1與圖2的相關說明，故不再贅述。
請參照圖5與圖6。電容器500包括實心導電板113、第一電極125與第二電極126。圖5與圖6所示電容器500、實心導電板113、第一電極125與第二電極126可以參照圖1與圖2所示電容器100、實心導電板111、第一電極121與第二電極122的相關說明來類推，以及（或是）參照圖3與圖4所示電容器300、實心導電板112、第一電極123與第二電極124的相關說明來類推。
於圖5與圖6所示實施例中，第二電極126可以經由多個介層窗插塞V5電性連接至實心導電板113。不同於圖3與圖4所示實施例在於，第一電極125與第二電極126之間具有指叉式（interdigitated fingers）結構。第二電極126可以環繞第一電極125，以減少電容器500的上板（第一電極125）與晶片的底材10之間的寄生電容。
依照設計需求，電容器500還可以包括上導電板133。上導電板133可以經由多個介層窗插塞V6電性連接至第二電極126。因此，上導電板133可以電性連接至實心導電板113。圖5與圖6所示上導電板133可以參照圖1與圖2所示上導電板131的相關說明來類推，故不予贅述。不同於上導電板131在於，上導電板133為另一個實心導電板（沒有開孔）。
在上述諸實施例中，在上導電板與實心導電板（電容器的下板）之間存在單一導電層。無論如何，本發明的其他實施例並不受限於此。在上導電板與實心導電板（電容器的下板）之間的導電層的數量可以依照設計需求來決定。
例如，圖7是依照本發明的再一實施例繪示一種電容器700的布局結構的俯視示意圖。電容器700包括實心導電板114、第一電極127、第二電極128、第三電極134、第四電極135、第五電極141、第六電極142與上導電板151。圖7所示電容器700、實心導電板114、第一電極127、第二電極128與上導電板151可以參照圖1與圖2所示電容器100、實心導電板111、第一電極121、第二電極122與上導電板131的相關說明來類推，以及（或是）參照圖3與圖4所示電容器300、實心導電板112、第一電極123、第二電極124與上導電板132的相關說明來類推，以及（或是）參照圖5與圖6所示電容器500、實心導電板113、第一電極125、第二電極126與上導電板133的相關說明來類推。
於圖7所示實施例中，實心導電板114位於晶片的第一導電層，而第一電極127與第二電極128位於晶片的第二導電層。第二電極128可以經由多個介層窗插塞V7電性連接至實心導電板114。第二電極128可以環繞第一電極127，以減少電容器700的上板（第一電極127）與晶片的底材（未繪示）之間的寄生電容。
第三電極134與第四電極135位於晶片的第三導電層。第三電極134與第四電極135被配置在第一電極127與第二電極128的上方，使得第一電極127與第二電極128位於實心導電板114與第三電極134之間，以及使得第一電極127與第二電極128位於實心導電板114與第四電極135之間。第三電極134可以經由多個介層窗插塞V8電性連接至第一電極127。第四電極135可以經由多個介層窗插塞V9電性連接至第二電極128。因此，第四電極135可以電性連接至實心導電板114。第四電極135被配置在第三電極134旁。第四電極135可以環繞第三電極134，以減少電容器700的上板（第三電極134）與晶片的底材（未繪示）之間的寄生電容。
第五電極141與第六電極142位於晶片的第四導電層，而上導電板151位於晶片的第五導電層。第五電極141可以經由多個介層窗插塞V10電性連接至第三電極134。第六電極142可以經由多個介層窗插塞V11電性連接至第四電極135。第六電極142可以環繞第五電極141。上導電板151可以經由多個介層窗插塞V12電性連接至第六電極142。因此，上導電板151與第六電極142可以減少電容器700的上板（第五電極141）與晶片的底材（未繪示）之間的寄生電容。
綜上所述，上述諸實施例所述電容器可以利用下板（實心導電板）當做屏蔽層。實心導電板可以有效地減少所述電容器的上板與晶片的底材之間的寄生電容。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:底材 11:第一導電層 12:第二導電層 13:第三導電層 100、300、500、700:電容器 111、112、113、114:實心導電板 121、123、125、127:第一電極 122、124、126、128:第二電極 125、129:導線 131、132、133、151:上導電板 134:第三電極 135:第四電極 141:第五電極 142:第六電極 V1、V2、V3、V4、V5、V6、V7、V8、V9、V10、V11、V12:介層窗插塞
圖1是依照本發明的一實施例繪示一種電容器的布局結構的爆炸示意圖。 圖2是依照本發明的一實施例繪示一種電容器的布局結構的剖面示意圖。 圖3是依照本發明的另一實施例繪示一種電容器的布局結構的爆炸示意圖。 圖4是依照本發明的另一實施例繪示一種電容器的布局結構的剖面示意圖。 圖5是依照本發明的又一實施例繪示一種電容器的布局結構的俯視示意圖。 圖6是依照本發明的另一實施例繪示一種電容器的布局結構的剖面示意圖。 圖7是依照本發明的再一實施例繪示一種電容器的布局結構的俯視示意圖。
10:底材
11:第一導電層
12:第二導電層
13:第三導電層
112:實心導電板
123:第一電極
124:第二電極
132:上導電板
V3、V4:介層窗插塞

Claims (10)

  1. 一種電容器，包括： 一實心導電板，被配置在一晶片的一底材的上方，其中該實心導電板作為該電容器的一下板； 一第一電極，被配置在該實心導電板的上方，使得該實心導電板位於該底材與該第一電極之間，其中該第一電極作為該電容器的一上板；以及 一第二電極，被配置在該實心導電板的上方，以及被配置在該第一電極旁，其中該第二電極電性連接至該實心導電板。
  2. 如請求項1所述的電容器，其中該第一電極與該第二電極位於一相同導電層。
  3. 如請求項1所述的電容器，其中該第二電極環繞該第一電極。
  4. 如請求項1所述的電容器，其中該第一電極與該第二電極之間具有一指叉式結構。
  5. 如請求項1所述的電容器，更包括： 一上導電板，被配置在該第一電極與該第二電極的上方，使得該第一電極與該第二電極位於該上導電板與該實心導電板之間，其中該上導電板電性連接至該實心導電板。
  6. 如請求項5所述的電容器，其中該上導電板為另一實心導電板。
  7. 如請求項5所述的電容器，其中該上導電板的一中央部具有至少一開孔。
  8. 如請求項7所述的電容器，其中該開孔的一寬度小於或等於該上導電板的一寬度的一半。
  9. 如請求項1所述的電容器，更包括： 一第三電極，被配置在該第一電極與該第二電極的上方，使得該第一電極與該第二電極位於該實心導電板與該第三電極之間，其中該第三電極電性連接至該第一電極；以及 一第四電極，被配置在該第一電極與該第二電極的上方，以及被配置在該第三電極旁，其中該第四電極電性連接至該實心導電板。
  10. 如請求項9所述的電容器，其中該實心導電板位於一第一導電層，該第一電極與該第二電極位於一第二導電層，該第三電極與該第四電極位於一第三導電層。
TW109110750A 2020-03-30 2020-03-30 電容器 TW202137559A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109110750A TW202137559A (zh) 2020-03-30 2020-03-30 電容器
CN202010697031.2A CN113471360A (zh) 2020-03-30 2020-07-20 电容器
US16/942,710 US20210304964A1 (en) 2020-03-30 2020-07-29 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109110750A TW202137559A (zh) 2020-03-30 2020-03-30 電容器

Publications (1)

Publication Number Publication Date
TW202137559A true TW202137559A (zh) 2021-10-01

Family

ID=77857071

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109110750A TW202137559A (zh) 2020-03-30 2020-03-30 電容器

Country Status (3)

Country Link
US (1) US20210304964A1 (zh)
CN (1) CN113471360A (zh)
TW (1) TW202137559A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208500B1 (en) * 1998-11-25 2001-03-27 Microchip Technology Incorporated High quality factor capacitor
US6888235B2 (en) * 2001-09-26 2005-05-03 Molex Incorporated Power delivery system for integrated circuits utilizing discrete capacitors
JP2003258178A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置
TWI271754B (en) * 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
US8330251B2 (en) * 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
CN107633128A (zh) * 2017-09-15 2018-01-26 北京华大九天软件有限公司 Mom电容、mom电容阵列及mom电容阵列的布局和走线方法

Also Published As

Publication number Publication date
US20210304964A1 (en) 2021-09-30
CN113471360A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US9865622B2 (en) Array substrate and a method for manufacturing the same
JP4805600B2 (ja) 半導体装置
US9478533B2 (en) Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration
US8053865B2 (en) MOM capacitors integrated with air-gaps
TWI697921B (zh) 電容器
US6445056B2 (en) Semiconductor capacitor device
EP1251559A2 (en) Multiple terminal capacitor structure
JP2005142531A (ja) Ｍｉｍ構造抵抗体を搭載した半導体装置
US20090160019A1 (en) Semiconductor capacitor
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
US6445564B1 (en) Power supply bypass capacitor circuit for reducing power supply noise and semiconductor integrated circuit device having the capacitor circuit
US11894366B2 (en) Trench capacitor assembly for high capacitance density
US11848352B2 (en) Metal-insulator-metal capacitors and methods of forming the same
TW202017130A (zh) 晶片封裝體與電源模組
TW201743349A (zh) 金屬-氧化物-金屬電容
TW202137559A (zh) 電容器
US20100244190A1 (en) Semiconductor device and manufacturing method
JP2008153484A (ja) 半導体集積回路
JP4265575B2 (ja) 半導体チップおよび電子機器
CN111933614A (zh) 一种半导体器件、集成电路及电子设备
JP2007335842A (ja) チップ型電子部品
US10629523B2 (en) Via-based vertical capacitor and resistor structures
US20240243057A1 (en) Integrated circuit and manufacturing method thereof
TWI553563B (zh) 指紋辨識裝置
TW202324772A (zh) 電容器結構和半導體裝置