CN111933614A - 一种半导体器件、集成电路及电子设备 - Google Patents
一种半导体器件、集成电路及电子设备 Download PDFInfo
- Publication number
- CN111933614A CN111933614A CN202010806679.9A CN202010806679A CN111933614A CN 111933614 A CN111933614 A CN 111933614A CN 202010806679 A CN202010806679 A CN 202010806679A CN 111933614 A CN111933614 A CN 111933614A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- auxiliary
- integrated circuit
- resistor
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种半导体器件、集成电路及电子设备,包括:衬底;位于所述衬底一侧表面且叠加设置的多个结构层,所述多个结构层包括至少一个导电层,所述导电层包括有效组件且至少一个所述导电层包括辅助被动组件。本发明提供的半导体器件中,在半导体器件中的有效组件无法满足需求时,可以将半导体器件的有效组件与辅助被动组件相应连接,进而减少甚至无需将有效组件外接被动组件,改善了半导体器件需要外接被动组件的情况,简化了集成电路的制程,同时减小了集成电路的占用面积。
Description
技术领域
本发明涉及半导体器件技术领域,更为具体地说,涉及一种半导体器件、集成电路及电子设备。
背景技术
集成电路(integrated circuit)是一种微型电子器件或部件,采用一定的工艺,把一个电路中所需的元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上形成半导体器件,然后将半导体器件封装成为具有所需电路功能的微型结构;其中半导体器件在结构上已组成一个整体,使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。集成电路中除了包括主动组件外,其还包括有被动组件,通过主动组件和被动组件的兼备才能完成电路的设计。现有的半导体器件中有效组件无法满足需求时,往往需要外接一些被动组件,对此不仅增加了集成电路的制程复杂程度,还增加了集成电路的占用面积。
发明内容
有鉴于此,本发明提供了一种半导体器件、集成电路及电子设备,有效解决了现有技术存在的技术问题,改善了半导体器件需要外接被动组件的情况,简化了集成电路的制程,同时减小了集成电路的占用面积。
为实现上述目的,本发明提供的技术方案如下:
一种半导体器件,包括:
衬底;
位于所述衬底一侧表面且叠加设置的多个结构层,所述多个结构层包括至少一个导电层,所述导电层包括有效组件且至少一个所述导电层包括辅助被动组件。
可选的,所述辅助被动组件包括辅助电阻。
可选的,所述辅助电阻包括块状电阻、折线状电阻中至少之一者。
可选的,多个所述导电层包括辅助被动组件,所述辅助被动组件包括辅助电容;
其中,所述辅助电容的第一极板和第二极板分别位于不同所述导电层。
可选的,所述导电层的材质包括导体材质和半导体材质中的至少之一者。
可选的,所述导电层的材质包括W、Cu、Co、Al、Ru、TiN、TaN、多晶硅中的至少之一者。
相应的,本发明还提供了一种集成电路,所述集成电路包括上述的半导体器件。
相应的,本发明还提供了一种电子设备,所述电子设备包括上述的集成电路。
相较于现有技术,本发明提供的技术方案至少具有以下优点:
本发明提供了一种半导体器件、集成电路及电子设备,包括:衬底;位于所述衬底一侧表面且叠加设置的多个结构层,所述多个结构层包括至少一个导电层,所述导电层包括有效组件且至少一个所述导电层包括辅助被动组件。本发明提供的半导体器件中,在半导体器件中的有效组件无法满足需求时,可以将半导体器件的有效组件与辅助被动组件相应连接,进而减少甚至无需将有效组件外接被动组件,改善了半导体器件需要外接被动组件的情况,简化了集成电路的制程,同时减小了集成电路的占用面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种半导体器件的结构示意图;
图2为本发明实施例提供的另一种半导体器件的结构示意图;
图3为本发明实施例提供的又一种半导体器件的结构示意图;
图4为本发明实施例提供的一种辅助电阻的结构示意图;
图5为本发明实施例提供的另一种辅助电阻的结构示意图;
图6为本发明实施例提供的又一种半导体器件的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
正如背景技术所述,现有的半导体器件中有效组件无法满足需求时,往往需要外接一些被动组件,对此不仅增加了集成电路的制程复杂程度,还增加了集成电路的占用面积。
基于此,本发明实施例提供了一种半导体器件、集成电路及电子设备,有效解决了现有技术存在的技术问题,改善了半导体器件需要外接被动组件的情况,简化了集成电路的制程,同时减小了集成电路的占用面积。
为实现上述目的,本发明实施例提供的技术方案如下,具体结合图1至图6对本发明实施例提供的技术方案进行详细的描述。
参考图1所示,为本发明实施例提供的一种半导体器件的结构示意图,其中,半导体器件包括:
衬底100。
位于所述衬底100一侧表面且叠加设置的多个结构层200,所述多个结构层包括至少一个导电层201,所述导电层201包括有效组件2011且至少一个所述导电层201包括辅助被动组件2012。
需要说明的是,本发明实施例对结构层的具体结构、材质等参数不做限制,其需要根据实际应用中半导体器件的类型进行具体设计。其次,本发明实施例提供的半导体器件包括有多个导电层时,在结构层的叠加方向上,任意相邻两个导电层之间选择设置有隔离层;亦即当相邻两个导电层之间相互绝缘隔离时,相邻两个导电层之间的结构层即为绝缘层,此与现有技术相同,故本申请不做多余赘述。此外,本发明实施例提供的辅助被动组件可以制作在有效组件中的间隙区域,或者被动组件可以制作在半导体器件的边缘区域,对此本发明不做具体限制。
可以理解的,本发明实施例提供的半导体器件中,在半导体器件中的有效组件无法满足需求时,可以将半导体器件的有效组件与辅助被动组件相应连接,进而减少甚至无需将有效组件外接被动组件,改善了半导体器件需要外接被动组件的情况,简化了集成电路的制程,同时减小了集成电路的占用面积。
在本发明一实施例中,本发明所提供的所述辅助被动组件包括辅助电阻。如图2所示,为本发明实施例提供的另一种半导体器件的结构示意图,其中辅助被动组件2012包括有辅助电阻2013。在半导体器件的有效组件2011的电阻不符合需求而需要外接串联或并联电阻器件时,或者有效组件2011需要外接电阻而满足有效组件2011的实现功能时,通过互连线2014将有效组件2011与所需的辅助电阻2013相电连接。如图2所示,在有效组件2011的连接端与辅助电阻2013位于同一导电层201时,互连线2014同样可以通过该导电层201制作而成,而使互连线2014直接与有效组件2011与辅助电阻2013相连接。
或者,如图3所示,为本发明实施例提供的又一种半导体器件的结构示意图,在有效组件2011的连接端与辅助电阻2013位于不同导电层201时,互连线2014包括有一穿透两个导电层201之间结构层200的过孔2015,进而通过互连线实现有效组件2011与辅助电阻2013相连接。
可以理解的,本发明实施例提供的半导体器件中,在半导体器件中的有效组件中电阻无法满足需求时,或者需要有效组件连接电阻实现其功能时,可以将半导体器件的有效组件与辅助电阻相应连接,进而减少甚至无需将半导体器件外接电阻,改善了半导体器件需要外接电阻的情况,简化了集成电路的制程,同时减小了集成电路的占用面积。
可选的,所述辅助电阻包括块状电阻、折线状电阻中至少之一者。如图4所示,为本发明实施例提供的一种辅助电阻的结构示意图,其中,辅助电阻2013可以为块状电阻。或如图5所示,为本发明实施例提供的另一种辅助电阻的结构示意图,其中,辅助电阻2013可以为折线状电阻。在本发明其他实施例中,本发明提供的辅助电阻还可以为其他形状,对此本发明不做具体限制。
本发明实施例提供的辅助被动组件还可以为辅助电容。即本发明实施例提供的多个所述导电层包括辅助被动组件,所述辅助被动组件包括辅助电容;其中,所述辅助电容的第一极板和第二极板分别位于不同所述导电层。如图6所示,为本发明实施例提供的又一种半导体器件的结构示意图,其中,半导体器件包括的所有结构层200中包括多个导电层201,相邻两个半导体层201之间结构层200可以为绝缘隔离层。其中,辅助被动组件2012包括有辅助电容2016,辅助电容2016的两个极板分别位于不同导电层201。
可以理解的,本发明实施例提供的半导体器件中,在半导体器件中的有效组件中电容无法满足需求时,或者需要有效组件连接电容实现其功能时,可以将半导体器件的有效组件与辅助电容相应连接,进而减少甚至无需将半导体器件外接电容,改善了半导体器件需要外接电容的情况,简化了集成电路的制程,同时减小了集成电路的占用面积。
在本发明上述任意一实施例中,本发明提供的所述导电层的材质包括导体材质和半导体材质中的至少之一者;其中导体可以为金属等。其中辅助电阻可以为金属电阻或半导体电阻等。可选的,所述导电层的材质包括W、Cu、Co、Al、Ru、TiN、TaN、多晶硅中的至少之一者。本发明实施例对于导电层的材质不做具体限制,其需要根据实际应用进行具体选取。
相应的,基于相同的发明构思,本发明实施例还提供了一种集成电路,所述集成电路包括上述任意一实施例所提供的半导体器件。
相应的,基于相同的发明构思,本发明实施例还提供了一种电子设备,所述电子设备包括上述任意一实施例所提供的集成电路。
相较于现有技术,本发明实施例提供的技术方案至少具有以下优点:
本发明实施例提供了一种半导体器件、集成电路及电子设备,包括:衬底;位于所述衬底一侧表面且叠加设置的多个结构层,所述多个结构层包括至少一个导电层,所述导电层包括有效组件且至少一个所述导电层包括辅助被动组件。本发明实施例提供的半导体器件中,在半导体器件中的有效组件无法满足需求时,可以将半导体器件的有效组件与辅助被动组件相应连接,进而减少甚至无需将有效组件外接被动组件,改善了半导体器件需要外接被动组件的情况,简化了集成电路的制程,同时减小了集成电路的占用面积。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种半导体器件,其特征在于,包括:
衬底;
位于所述衬底一侧表面且叠加设置的多个结构层,所述多个结构层包括至少一个导电层,所述导电层包括有效组件且至少一个所述导电层包括辅助被动组件。
2.根据权利要求1所述的半导体器件,其特征在于,所述辅助被动组件包括辅助电阻。
3.根据权利要求2所述的半导体器件,其特征在于,所述辅助电阻包括块状电阻、折线状电阻中至少之一者。
4.根据权利要求1所述的半导体器件,其特征在于,多个所述导电层包括辅助被动组件,所述辅助被动组件包括辅助电容;
其中,所述辅助电容的第一极板和第二极板分别位于不同所述导电层。
5.根据权利要求1所述的半导体器件,其特征在于,所述导电层的材质包括导体材质和半导体材质中的至少之一者。
6.根据权利要求5所述的半导体器件,其特征在于,所述导电层的材质包括W、Cu、Co、Al、Ru、TiN、TaN、多晶硅中的至少之一者。
7.一种集成电路,其特征在于,所述集成电路包括权利要求1-6任意一项所述的半导体器件。
8.一种电子设备,其特征在于,所述电子设备包括权利要求7所述的集成电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010806679.9A CN111933614A (zh) | 2020-08-12 | 2020-08-12 | 一种半导体器件、集成电路及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010806679.9A CN111933614A (zh) | 2020-08-12 | 2020-08-12 | 一种半导体器件、集成电路及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111933614A true CN111933614A (zh) | 2020-11-13 |
Family
ID=73310723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010806679.9A Pending CN111933614A (zh) | 2020-08-12 | 2020-08-12 | 一种半导体器件、集成电路及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111933614A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112685987A (zh) * | 2020-12-23 | 2021-04-20 | 泉芯集成电路制造(济南)有限公司 | 一种参数化单元及其实现方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150221714A1 (en) * | 2014-01-31 | 2015-08-06 | Qualcomm Incorporated | Metal-insulator-metal (mim) capacitor in redistribution layer (rdl) of an integrated device |
US20170207147A1 (en) * | 2009-11-10 | 2017-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package having integrated capacitor |
US20170256489A1 (en) * | 2015-07-15 | 2017-09-07 | Apple Inc. | Soc with integrated voltage regulator using preformed mim capacitor wafer |
CN107978597A (zh) * | 2017-11-23 | 2018-05-01 | 华进半导体封装先导技术研发中心有限公司 | 一种集成被动元件的芯片封装结构及封装方法 |
-
2020
- 2020-08-12 CN CN202010806679.9A patent/CN111933614A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170207147A1 (en) * | 2009-11-10 | 2017-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package having integrated capacitor |
US20150221714A1 (en) * | 2014-01-31 | 2015-08-06 | Qualcomm Incorporated | Metal-insulator-metal (mim) capacitor in redistribution layer (rdl) of an integrated device |
US20170256489A1 (en) * | 2015-07-15 | 2017-09-07 | Apple Inc. | Soc with integrated voltage regulator using preformed mim capacitor wafer |
CN107978597A (zh) * | 2017-11-23 | 2018-05-01 | 华进半导体封装先导技术研发中心有限公司 | 一种集成被动元件的芯片封装结构及封装方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112685987A (zh) * | 2020-12-23 | 2021-04-20 | 泉芯集成电路制造(济南)有限公司 | 一种参数化单元及其实现方法 |
CN112685987B (zh) * | 2020-12-23 | 2023-04-07 | 泉芯集成电路制造(济南)有限公司 | 一种参数化单元及其实现方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7274085B1 (en) | Capacitor structure | |
KR101025999B1 (ko) | 회로기판 장치 및 집적회로 장치 | |
KR100550480B1 (ko) | 다중 계층 어레이 커패시터 및 그 제작 방법 | |
US6445564B1 (en) | Power supply bypass capacitor circuit for reducing power supply noise and semiconductor integrated circuit device having the capacitor circuit | |
US20070184609A1 (en) | Multivoltage thin film capacitor | |
US11756989B2 (en) | Capacitor integrated structure | |
EP3828924A1 (en) | Vertical interconnection structure of a multi-layer substrate | |
US7671704B2 (en) | LC resonant circuit | |
US7746198B2 (en) | Electric circuit device | |
US10453774B1 (en) | Thermally enhanced substrate | |
CN111933614A (zh) | 一种半导体器件、集成电路及电子设备 | |
CN102379016A (zh) | 固体电解电容器 | |
US7504908B2 (en) | Electric circuit device and substrate used therefor | |
CN103167748A (zh) | 电路板的制造方法 | |
JPH0547586A (ja) | コンデンサ部品 | |
US20090296313A1 (en) | Capacitor structure and metal layer layout thereof | |
CN108172565B (zh) | 一种mom电容及集成电路 | |
JP2001177056A (ja) | 半導体集積回路装置 | |
CN108550531B (zh) | 封装基板的制造方法 | |
JP2006005309A (ja) | キャパシタ装置 | |
JP4565964B2 (ja) | コンデンサ、半導体装置、デカップリング回路及び高周波回路 | |
US20240079314A1 (en) | Multilayer capacitors with interdigitated fingers | |
CN218647936U (zh) | 半导体电容结构 | |
US11640875B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
US20210304964A1 (en) | Capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201113 |
|
RJ01 | Rejection of invention patent application after publication |