CN112685987A - 一种参数化单元及其实现方法 - Google Patents

一种参数化单元及其实现方法 Download PDF

Info

Publication number
CN112685987A
CN112685987A CN202011538554.9A CN202011538554A CN112685987A CN 112685987 A CN112685987 A CN 112685987A CN 202011538554 A CN202011538554 A CN 202011538554A CN 112685987 A CN112685987 A CN 112685987A
Authority
CN
China
Prior art keywords
layer
shearing
region
adjusting
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011538554.9A
Other languages
English (en)
Other versions
CN112685987B (zh
Inventor
江照燿
刘学刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Original Assignee
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanxin Integrated Circuit Manufacturing Jinan Co Ltd filed Critical Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority to CN202011538554.9A priority Critical patent/CN112685987B/zh
Publication of CN112685987A publication Critical patent/CN112685987A/zh
Application granted granted Critical
Publication of CN112685987B publication Critical patent/CN112685987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种参数化单元及其实现方法，包括：提供参数化单元，所述参数化单元包括至少一个器件，所述器件包括多个膜层结构；根据预设的器件结构确定任一膜层结构待剪切的区域，所述预设的器件结构满足所述参数化单元的最小设计规则；根据所述待剪切的区域调整剪切层的图层设定，以使所述剪切层对所述待剪切的区域进行剪切，从而可以在符合最小设计规则的情况下，有限度开放定义剪切层的设计，进而可以根据需求调整器件的特性，使得器件能够应用于更多不同的应用场景中。

Description

一种参数化单元及其实现方法
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地说，涉及一种参数化单元及其实现方法。
背景技术
随着工艺的持续演进，类似格栅和剪切(Grating and Cut)的工艺，越来越频繁地应用在参数化单元各种关键层的设计中，例如，应用在鳍式场效应晶体管的栅极等图层的设计中。
按照设计规则手册设计参数化单元时，通过剪切工艺或者说通过剪切层(CutLayer)的应用，可以有效地减缓LER(Line End Roughness，线端粗糙)等所带来的问题。但是，按照现有的设计规则手册设计剪切层时，在符合最小规则的定义下，仅能提供一种固定样式的剪切层设计，不利于剪切层的应用。
发明内容
有鉴于此，本发明提供了一种参数化单元及其实现方法，以对参数化单元内剪切层进行调整，使得剪切后的器件的性能更优。
为实现上述目的，本发明提供如下技术方案：
一种参数化单元的实现方法，包括：
提供参数化单元，所述参数化单元包括至少一个器件，所述器件包括多个膜层结构；
根据预设的器件结构确定任一膜层结构待剪切的区域，所述预设的器件结构满足所述参数化单元的最小设计规则；
根据所述待剪切的区域调整剪切层的图层设定，以使所述剪切层对所述待剪切的区域进行剪切。
可选地，调整剪切层的图层设定包括：
调整剪切层的图层设定，使所述剪切层向至少一个方向延伸或缩减，以使所述剪切层对所述待剪切的区域进行剪切。
可选地，所述膜层结构待剪切的区域包括第一区域和第二区域，根据所述待剪切的区域调整剪切层的图层设定包括：
调整与所述第一区域对应的第一剪切层的图层设定，使所述第一剪切层向第一方向延伸第一预设距离；
调整与所述第二区域对应的第二剪切层的图层设定，使所述第二剪切层向第二方向延伸第二预设距离，所述第一方向和所述第二方向相反。
可选地，所述器件包括鳍式场效应晶体管；所述膜层结构包括栅极层、导电金属层和鳍式结构层。
一种参数化单元，采用如上任一项所述的方法实现。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的参数化单元及其实现方法，参数化单元包括至少一个器件，器件包括多个膜层结构，根据预设的器件结构确定任一膜层结构待剪切的区域后，即可根据待剪切的区域调整剪切层的图层设定，以使剪切层对待剪切的区域进行剪切，从而可以在符合最小设计规则的情况下，有限度开放定义剪切层的设计，进而可以根据需求调整器件的特性，使得器件能够应用于更多不同的应用场景中。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明一个实施例提供的参数化单元的实现方法的流程图；
图2为本发明一个实施例提供的一种参数化单元的结构示意图；
图3为本发明一个实施例提供的参数化单元的一种剪切层图层设定调整方式的示意图；
图4为本发明一个实施例提供的参数化单元的另一种剪切层图层设定调整方式的示意图；
图5为本发明另一个实施例提供的参数化单元的一种剪切层图层设定调整方式的示意图；
图6为本发明另一个实施例提供的参数化单元的一种剪切层图层设定调整方式的示意图；
图7为本发明另一个实施例提供的参数化单元的一种剪切层图层设定调整方式的示意图。
具体实施方式
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种参数化单元的实现方法，如图1所示，包括：
S101：提供参数化单元，参数化单元包括至少一个器件，器件包括多个膜层结构；
本发明实施例中，以参数化单元包括的器件为鳍式场效应晶体管为例进行说明，但是，本发明并不仅限于此，在其他参数化单元中，也可以采用本发明实施例提供的方法对重复结构进行调整。
如图2所示，参数化单元包括至少一个器件，该器件包括多个膜层结构。可选地，该器件为鳍式场效应晶体管，其具有的多个膜层结构包括栅极层10、导电金属层11和鳍式结构层12等。其中，栅极层10不仅包括栅极101还包括位于栅极101周围的虚拟栅极102，虚拟栅极102与栅极101的结构相同，但是，虚拟栅极102不与鳍式结构等具有连接关系。虚拟栅极的作用是减缓因工艺带来的LDE(Layout Dependent Effect，布局依赖效应)等问题，且虚拟栅极数量越多，器件的特性越佳。
其中,鳍式场效应晶体管中的栅极、源极和漏极分别覆盖部分鳍式结构，栅极与鳍式结构之间具有栅电介层(图中未示出)，源极与鳍式结构上的源极区电连接，漏极与鳍式结构上的漏极区电连接，其中，源极区和漏极区是通过对鳍式结构进行掺杂形成的。
S102：根据预设的器件结构确定任一膜层结构待剪切的区域，预设的器件结构满足参数化单元的最小设计规则；
如图3所示，以膜层结构为栅极层10为例进行说明，在形成栅极层10之后，由于栅极101和虚拟栅极102的端部长短不一或者说端部不平齐，因此，需要剪切层对端部进行剪切。若不对剪切层的图层设定进行调整，则所有的器件的端部只能对框A1内的区域进行剪切，但是，对于不同的器件而言，所需的剪切后的栅极101和虚拟栅极102的长度不同，因此，若采用固定样式的剪切层进行剪切，会对器件的性能产生影响，使得器件性能不能满足需求。
基于此，本发明实施例中，根据预设的器件结构确定任一膜层结构待剪切的区域，当然，预设的器件结构满足参数化单元的最小设计规则，或者说，确定待剪切的区域的过程满足参数化单元的最小设计规则。
S103：根据待剪切的区域调整剪切层的图层设定，以使剪切层对待剪切的区域进行剪切。
确定待剪切的区域之后，根据待剪切的区域调整剪切层的图层设定，即根据待剪切的区域调整剪切层的参数，以使剪切层对待剪切的区域进行剪切。
其中，调整剪切层的图层设定包括：
调整剪切层的图层设定，使剪切层向至少一个方向延伸或缩减，以使剪切层对待剪切的区域进行剪切。
如图3所示，调整后的剪切层的区域为框A2内的区域，相比框A1，框A2向下延伸了ΔA的距离，当然，本发明并不仅限于此，在另一个实施例中，如图4所示，调整后的剪切层的范围为框A3内的区域，相比框A1，框A3向上缩减了ΔA的距离。当然，本发明的其他实施例中，调整后的剪切层还可以向左延伸或缩放一定距离，或者，向右延伸或缩放一定距离，在此不再赘述。
本发明一些实施例中，膜层结构待剪切的区域包括第一区域和第二区域，根据待剪切的区域调整剪切层的图层设定包括：
调整与第一区域对应的第一剪切层的图层设定，使第一剪切层向第一方向延伸第一预设距离；
调整与第二区域对应的第二剪切层的图层设定，使第二剪切层向第二方向延伸第二预设距离，第一方向和第二方向相反。
如图5所示，栅极层10待剪切的区域包括第一区域和第二区域，调整之前，与第一区域对应的第一剪切层为A1，与第二区域对应的第二剪切层为A4，调整第一剪切层和第二剪切层的图层设定之后，使第一剪切层A1向第一方向即向下延伸第一预设距离成为A2，使第二剪切层向第二方向即向上延伸第二预设距离成为A5，第一方向和第二方向相反。其中，第一预设距离和第二预设距离可以相等，也可以不相等，在此不再赘述。
或者，如图6所示，导电金属层11待剪切的区域包括第一区域和第二区域，调整之前，与第一区域对应的第一剪切层为A6，与第二区域对应的第二剪切层为A8，调整第一剪切层和第二剪切层的图层设定之后，使第一剪切层A6向第一方向即向下延伸第一预设距离成为A7，使第二剪切层A8向第二方向即向上延伸第二预设距离成为A9。需要说明的是，导电金属层11的作用是实现鳍式结构12与晶体管外部电路的电连接。
或者，如图7所示，鳍式结构12待剪切的区域包括第一区域和第二区域，调整之前，与第一区域对应的第一剪切层为A10，与第二区域对应的第二剪切层为A12，调整第一剪切层和第二剪切层的图层设定之后，使第一剪切层A10向第一方向即向下延伸第一预设距离成为A11，使第二剪切层A12向第二方向即向上延伸第二预设距离成为A13。
本发明实施例还提供了一种参数化单元，采用如上任一实施例提供的方法实现。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种参数化单元的实现方法，其特征在于，包括：
提供参数化单元，所述参数化单元包括至少一个器件，所述器件包括多个膜层结构；
根据预设的器件结构确定任一膜层结构待剪切的区域，所述预设的器件结构满足所述参数化单元的最小设计规则；
根据所述待剪切的区域调整剪切层的图层设定，以使所述剪切层对所述待剪切的区域进行剪切。
2.根据权利要求1所述的方法，其特征在于，调整剪切层的图层设定包括：
调整剪切层的图层设定，使所述剪切层向至少一个方向延伸或缩减，以使所述剪切层对所述待剪切的区域进行剪切。
3.根据权利要求1所述的方法，其特征在于，所述膜层结构待剪切的区域包括第一区域和第二区域，根据所述待剪切的区域调整剪切层的图层设定包括：
调整与所述第一区域对应的第一剪切层的图层设定，使所述第一剪切层向第一方向延伸第一预设距离；
调整与所述第二区域对应的第二剪切层的图层设定，使所述第二剪切层向第二方向延伸第二预设距离，所述第一方向和所述第二方向相反。
4.根据权利要求1所述的方法，其特征在于，所述器件包括鳍式场效应晶体管；所述膜层结构包括栅极层、导电金属层和鳍式结构层。
5.一种参数化单元，其特征在于，采用权利要求1～4任一项所述的方法实现。
CN202011538554.9A 2020-12-23 2020-12-23 一种参数化单元及其实现方法 Active CN112685987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011538554.9A CN112685987B (zh) 2020-12-23 2020-12-23 一种参数化单元及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011538554.9A CN112685987B (zh) 2020-12-23 2020-12-23 一种参数化单元及其实现方法

Publications (2)

Publication Number Publication Date
CN112685987A true CN112685987A (zh) 2021-04-20
CN112685987B CN112685987B (zh) 2023-04-07

Family

ID=75451047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011538554.9A Active CN112685987B (zh) 2020-12-23 2020-12-23 一种参数化单元及其实现方法

Country Status (1)

Country Link
CN (1) CN112685987B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101446993A (zh) * 2007-11-29 2009-06-03 国际商业机器公司 在电路设计阶段期间自动优化器件结构
CN102156794A (zh) * 2011-05-26 2011-08-17 中国科学院微电子研究所 参数化单元的实现方法及由该参数化单元构成的系统
CN103178016A (zh) * 2011-12-20 2013-06-26 阿尔特拉公司 形成用于减少泄漏的栅极结构的方法
US20140001564A1 (en) * 2012-06-27 2014-01-02 Tae-Joong Song Semiconductor integrated circuit, method of designing the same, and method of fabricating the same
CN103838930A (zh) * 2014-03-12 2014-06-04 中国科学院微电子研究所 一种基于图形技术编辑器实现参数化单元的方法及系统
US20150205901A1 (en) * 2014-01-22 2015-07-23 Samsung Electronics Co., Ltd. Layout design system for generating layout design of semiconductor device
US20150286765A1 (en) * 2014-04-08 2015-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Cut mask design layers to provide compact cell height
CN106021650A (zh) * 2016-05-07 2016-10-12 浙江大学 一种图元结构剪取与贴合的基准融合方法
CN106339515A (zh) * 2015-07-07 2017-01-18 中国科学院微电子研究所 差分电路及其参数化单元的生成方法及生成系统
CN106897536A (zh) * 2016-12-30 2017-06-27 北京华大九天软件有限公司 一种基于最小设计规则邻接参数化单元的方法
CN107910296A (zh) * 2017-12-08 2018-04-13 京东方科技集团股份有限公司 一种柔性显示面板母板及其切割方法、柔性显示面板、显示装置
CN111008511A (zh) * 2019-11-25 2020-04-14 上海华力微电子有限公司 鳍式晶体管版图参数抽取计算方法及其抽取计算系统
CN111079369A (zh) * 2019-12-11 2020-04-28 成都九芯微科技有限公司 一种利用可变参数化单元对实例进行缩放的方法
CN111859312A (zh) * 2020-08-06 2020-10-30 泉芯集成电路制造(济南)有限公司 一种参数初始值的保护方法与装置
CN111933614A (zh) * 2020-08-12 2020-11-13 泉芯集成电路制造(济南)有限公司 一种半导体器件、集成电路及电子设备

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101446993A (zh) * 2007-11-29 2009-06-03 国际商业机器公司 在电路设计阶段期间自动优化器件结构
CN102156794A (zh) * 2011-05-26 2011-08-17 中国科学院微电子研究所 参数化单元的实现方法及由该参数化单元构成的系统
CN103178016A (zh) * 2011-12-20 2013-06-26 阿尔特拉公司 形成用于减少泄漏的栅极结构的方法
US20140001564A1 (en) * 2012-06-27 2014-01-02 Tae-Joong Song Semiconductor integrated circuit, method of designing the same, and method of fabricating the same
US20150205901A1 (en) * 2014-01-22 2015-07-23 Samsung Electronics Co., Ltd. Layout design system for generating layout design of semiconductor device
CN103838930A (zh) * 2014-03-12 2014-06-04 中国科学院微电子研究所 一种基于图形技术编辑器实现参数化单元的方法及系统
US20150286765A1 (en) * 2014-04-08 2015-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Cut mask design layers to provide compact cell height
CN106339515A (zh) * 2015-07-07 2017-01-18 中国科学院微电子研究所 差分电路及其参数化单元的生成方法及生成系统
CN106021650A (zh) * 2016-05-07 2016-10-12 浙江大学 一种图元结构剪取与贴合的基准融合方法
CN106897536A (zh) * 2016-12-30 2017-06-27 北京华大九天软件有限公司 一种基于最小设计规则邻接参数化单元的方法
CN107910296A (zh) * 2017-12-08 2018-04-13 京东方科技集团股份有限公司 一种柔性显示面板母板及其切割方法、柔性显示面板、显示装置
CN111008511A (zh) * 2019-11-25 2020-04-14 上海华力微电子有限公司 鳍式晶体管版图参数抽取计算方法及其抽取计算系统
CN111079369A (zh) * 2019-12-11 2020-04-28 成都九芯微科技有限公司 一种利用可变参数化单元对实例进行缩放的方法
CN111859312A (zh) * 2020-08-06 2020-10-30 泉芯集成电路制造(济南)有限公司 一种参数初始值的保护方法与装置
CN111933614A (zh) * 2020-08-12 2020-11-13 泉芯集成电路制造(济南)有限公司 一种半导体器件、集成电路及电子设备

Also Published As

Publication number Publication date
CN112685987B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US8286114B2 (en) 3-dimensional device design layout
US7592676B2 (en) Semiconductor device with a transistor having different source and drain lengths
JP7042261B2 (ja) 縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス
CN105428349A (zh) 集成电路结构
CN107210297B (zh) 中心偏离栅极切割
US10121896B2 (en) FinFet with heterojunction and improved channel control
EP3642881B1 (en) Layout technique for middle-end-of-line
US8859416B2 (en) Software and method for via spacing in a semiconductor device
CN102194814A (zh) 集成电路及其形成方法
US20200043791A1 (en) Semiconductor device
CN112685987B (zh) 一种参数化单元及其实现方法
US10002800B2 (en) Prevention of charging damage in full-depletion devices
CN107112281A (zh) 半导体装置以及其设计方法
CN107408556B (zh) 用于n/p调谐的鳍式fet器件
US20200136619A1 (en) Reduction of dynamic switching current in high-speed logic
US6842886B2 (en) Basic cell of gate array semiconductor device, gate array semiconductor device, and layout method for gate array semiconductor device
CN112507491B (zh) 一种鳍式场效应晶体管中参数化单元及其实现方法
US8309458B2 (en) Semiconductor device comprising variable-sized contact, method of forming same, and apparatus comprising same
JPH10171855A (ja) 回路パラメータ抽出装置及び遅延計算方法
US9418932B1 (en) Integrated circuit system with tunable resistor and method of manufacture thereof
CN113394215A (zh) 一种鳍式场效应晶体管标准单元结构
KR100443518B1 (ko) 디램 셀 트랜지스터 제조방법
US10672861B1 (en) Memory chip design for manufacturing
US11978738B2 (en) Digital blocks with electrically insulated and orthogonal polysilicon layers
CN111916443A (zh) 一种鳍式场效应晶体管及其版图结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant