CN1716477A - 叠层电容器 - Google Patents

叠层电容器 Download PDF

Info

Publication number
CN1716477A
CN1716477A CNA2005100810264A CN200510081026A CN1716477A CN 1716477 A CN1716477 A CN 1716477A CN A2005100810264 A CNA2005100810264 A CN A2005100810264A CN 200510081026 A CN200510081026 A CN 200510081026A CN 1716477 A CN1716477 A CN 1716477A
Authority
CN
China
Prior art keywords
electrode
width
along
stacked
stacked capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100810264A
Other languages
English (en)
Other versions
CN100511508C (zh
Inventor
富樫正明
福永达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1716477A publication Critical patent/CN1716477A/zh
Application granted granted Critical
Publication of CN100511508C publication Critical patent/CN100511508C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种叠层电容器，包括：介电元件、多个内部电极、多个引出电极和多个外部电极。该介电元件是由多个叠置的介电层形成的叠层元件，并有一侧表面。各内部电极与各介电层交替叠置。各引出电极的宽度为W1并从内部电极被引出到所述侧表面。所述外部电极的宽度为W2，并在第一侧表面处与引出电极相连。各引出电极彼此分开间隔P。宽度W1和W2以及间隔P被设定为满足关系0.6P≤W1＜W2，以及0.7P≤W2＜P。

Description

叠层电容器
技术领域
本发明涉及一种能减低等效串联电感(ESL)的叠层电容器。
背景技术
近年来，为减少电能消耗，电源对设在数字电子设备中的中央处理单元(CPU)提供低电压。另一方面，随着当今CPU工作频率的不断增大，必须给CPU提供较大的负载电流。
当电流流过CPU中的引线时，会因引线的电感引起电压降。如果负载电流突然变化，就会引起较大的电压降。如果电源给CPU提供较低的电压，就不能忽略这种电压降，因为电压的稍微改变就可能导致CPU的故障。因此，稳定电压的重要性就增大。
在CPU中，被称做退耦电容器的叠层电容器与电源相连，用以稳定电源。当负载电流发生快速瞬变时，通过电容器的快速充电和放电，从叠层电容器通加给CPU电流，从而抑制电源电压的变化。
然而，所述退耦电容器具有等效串联电感(ESL)。电压变化ΔV被表示为ΔV＝ESL×di/dt(这里的di/dt表示电流变化)。另一方面，随着当今CPU工作频率的继续提高，电流变化di/dt更大，而且发生得更快。因此，由于电流变化di/dt大，退耦电容器自身的ESL极大地影响着电压的变化。由于通过减小这个ESL可使电源中电压的变化受到抑制，所以提出能够减小ESL的各种形式的叠层电容器。
一般地说，叠层电容器具有与内部电极呈交替叠置之片状介电层的介电元件结构，所述内部电极的表面面积小于所述介电层的表面面积。引出电极从内部电极引出到介电元件的外表面。当通过引出电极把电流提供给内部电极时，就会因流过内部电极的电流产生ESL。
譬如，日本专利申请公开No.2000-208361中揭示的一种普通叠层电容器，通过加大引出电极的宽度，同时减小其间的间隙，使电流流过的路径缩短。缩短电流路径减少了电流所产生的磁通量，从而减小ESL。
日本专利申请公开No.2001-185441中揭示的另一种叠层电容器，试图通过优化各引线电极的长度L与宽度W之比而减小ESL。日本专利申请公开No.2001-284171中揭示的又一种叠层电容器，通过设置具有相反极性的相邻引线电极，使各相邻引线电极因流过的电流所致产生的磁通量互相抵销而减小ESL。
发明内容
然而，随着近年来数字信号的传送更快，已经突显出各种数字器件可以工作的时钟频率超过1GHz。由于电容器的电感成分阻碍电容器的快速充电和放电，在如此高的时钟频率下工作的数字器件所用的耦合电容必须具有较小的电感成分，以支持快速变化和大电流。当在工作于1GHz或更高频率下的CPU的电源电路中采用退耦电容器时，最好使ESL为100pH或更小。
鉴于上述，本发明的目的在于提供一种叠层电容器，用以给CPU等提供稳定的电压，同时使ESL被抑制在不超过100pH。
为了实现上述目的，本发明提供一种叠层电容器，它包括：介电元件、多个内部电极、多个引出电极和多个外部电极。所述介电元件具有至少一个侧表面，并包括多个叠置的片状介电层，每个介电层限定一个预定的表面面积。所述多个内部电极与各介电层交替叠置。每个内部电极有一导体，它落在预定的表面面积内，并具有位于一个侧表面附近的第一边缘。各介电层和内部电极限定叠层的方向。每个引出电极从每一个第一边缘延伸到一个侧表面，而互相不接触，并且在沿着与所述叠层方向正交的方向在一个侧表面处的宽度为W。沿与叠层方向正交的方向，各相邻引出电极的宽度中心之间限定一个间隔为P。沿所述叠层方向在所述侧表面上设置所述多个外部电极，并沿正交方向排布它们。所述多个外部电极沿正交方向在所述表面上的宽度为W2，并与相应的引出电极连接。宽度W1和W2以及间隔P被设定为满足关系0.6P≤W1＜W2，以及0.7P≤W2＜P。
所述叠层电容器最好还具有多个绝缘层，它们形成于所述侧表面上并且每个都位于相邻的外部电极之间。
最好从每个内部电极伸出至少两个引出电极。
附图说明
从以下结合附图详细描述优选实施例，将使本发明的上述以及其它目的、特点和优点变得愈为清晰，其中：
图1是表示本发明一种优选实施例叠层电容器的透视图；
图2是第一实施例叠层电容器的分解透视图；
图3是表示当宽度W1和W2在规定的范围内变化时ESL变化的实验数据表；
图4(a)是表示当ESL大于100pH时电压V与电流A之间关系的曲线；
图4(b)是表示当ESL小于等于100pH时电压V与电流A之间关系的曲线；
图5是所述优选实施例第一种改型的叠层电容器的透视图，其中的叠层数目增多；
图6是表示所述优选实施例第二种改型例的叠层电容器的透视图，其中从单独一个内部电极引出多个引出电极。
具体实施方式
以下将参照图1和2描述本发明一种优选实施例的叠层电容器1。如图1和2所示，所述叠层电容器1包括介电元件2和第一至第八电极10-17。由叠置的片状介电层2A-2I构成所述介电元件2，这些介电层实质为矩形形状。介电元件2具有第一侧表面21和第二侧表面22，它与第一侧表面21相对(图2中只对介电层2A有所表示)。通过叠置用作介电层的陶瓷坯片2A-2I并烧结已叠置的结构而制成介电元件2。为了用经烧结的组件作为电容器，随后在介电元件2的各侧面上形成外部电极40-47。
由镍或镍合金、铜或铜合金等基本金属或者具有这些金属之一为主要成分的金属合金制成第一至第八电极10-17。将第一至第八电极10-17设置于每个介电层2B-2I的顶部上面，但不在介电层2A上。按照这种方式，使介电层2A-2I与电极10-17彼此交叠叠置。把所述第一至第八电极10-17中的每一个设置成使内部电极10A-17A与引出电极10B-17B一一对应。内部电极10A-17A当中每一个的形状实质上相似，并落在介电层2A-2I的表面面积内，使得沿叠层方向实质上互相重叠。内部电极10A-17A当中的每一个都被设置成使位于第一侧表面21附近的第一边缘10C-17C以及位于第二侧表面22附近的第二边缘10D-17D一一对应。
引出电极10B-13B在沿叠层方向不重叠的位置处，从第一边缘10C-13C引至介电元件2的第一侧表面21。引出电极14B-17B在沿叠层方向不重叠的位置处，从第二边缘14D-17D引至介电元件2的第二侧表面22。这些沿叠层方向彼此邻近的引出电极还在沿与该叠层方向正交的方向(下称“正交方向”)上在第一侧表面21上也彼此邻近。
所述各引出电极10B-17B的形状实质上是一致的，并有两个边缘30，沿所述正交方向确定引出电极10B-17B的宽度W1。另一方面，沿所述正交方向相邻的各引出电极沿该正交方向分开一个间隔P。该间隔P表示沿正交方向相邻引出电极中心之间的距离。
各外部电极40-43被设置在第一侧面21上，并沿正交方向隔开一定的间隔，而且与相应的引出电极10B-13B一一对应地连接。各外部电极44-47被设置在第二侧面22上，并沿正交方向隔开一定的间隔，而且与相应的引出电极14B-17B一一对应地连接。各外部电极40-47的形状实质上一致，它们每一个沿正交方向的宽度为W2。宽度W1和W2以及间隔P被设定为满足关系0.6P≤W1＜W2，以及0.7P≤W2＜P。在相邻外部电极之间还设置绝缘层50。在装配过程中，这些绝缘层50可以防止因跨过相邻外部电极之间的缝隙而形成的焊桥等所引起的短路。
采用这种结构，叠层电容器1用外部电极40、42、44和46与电源相连，而以外部电极41、43、45和47接地。
接下去说明设定宽度W1和W2与间隔P满足关系0.6P≤W1＜W2，以及0.7P≤W2＜P的理由。电流产生磁通量。本实施例中，由于电流在彼此相邻的各引出电极内在叠层方向上沿着相反的方向流动，所以，在彼此相邻的各引出电极内在沿叠层方向上沿相反方向产生磁通量。因此，各引出电极中的磁通量互相抵销，从而在叠层电容器1中减小了ESL。希望的是把所述间隔P设定得尽可能短，以增强磁耦合，从而使被抵销磁通量的量加大。
另一方面，还希望把宽度W1设定得宽些。加宽宽度W1，就使沿正交方向的引出电极之间的缝隙变窄，同时就使被抵销磁通量的量加大。出于与加宽宽度W1同样的理由，也应加宽外部电极的宽度W2。
然而，如果宽度W1并不小于宽度W2，则外部电极就不能完全覆盖各引出电极，加大了在引出电极之间可能发生焊桥，这可能导致短路。因此，必须将宽度W1设定得小于宽度W2。另一方面，如果宽度W2大于等于间隔P，则相邻外部电极就可能彼此接触。所以，必须把宽度W2设定得小于间隔P。因此，本发明的发明人研究了当在上述规定的范围内改变宽度W1和W2时叠层电容器1的ESL的变化。
图3表示有关ESL变化研究的发现。这种研究中使用2012尺寸的叠层电容器，其中把间隔P设定在500μm。这里的2012的意思是产品线度为2.0×1.25×1.25mm。如图3所示，只有在宽度W1大于等于0.6P并且宽度W2大于等于0.7P时ESL才低于100pH。
图4(a)表示当ESL大于100pH时，加给在低压下且为1GHz或更高频率下工作的数字器件的电压V与电流A之间的关系。图4(b)表示当ESL小于等于100pH(W1≥0.6P且W2≥0.7P)时，加给在低压下且为1GHz或更高频率下工作的数字器件的电压V与电流A之间的关系。如图所示，比起ESL小于等于100pH时来，当ESL超过100pH时，随着电流A变化的电压V的变化更大。其中，为了控制电压的波动，将W1设定得大于等于0.6P，并且W2设定得大于等于0.7P。
根据这些发现，将宽度W1和W2与间隔P设定成满足关系0.6P≤W1＜W2，以及0.7P≤W2＜P，就可以保持ESL的值小于等于100pH，而防止在2012尺寸的叠层电容器中因焊桥所引起的短路。相应地，这种结构可以控制加给CPU的电压的变化。
图5示出第一种改型，其中对原有的叠层附加给另一组图2所示的介电层2B-2I。另外，图6示出第二种改型，其中上半部是这种叠层电容器的透视图，下半部是这种叠层电容器的分解透视图。在第二种改型中，从单独一个内部电极引出多个引出电极。在这种情况下，从同一内部电极引出的引出电极具有相同的极性。
虽然已经参照特定的实施例详细描述了本发明，但对于那些熟悉本领域的人而言应能理解，可以作出多种改型和变换，而不致脱离本发明的精髓，由所附各权利要求限定它的范围。

Claims (3)

1.一种叠层电容器，它包括：
具有至少一个侧表面的介电元件包含多个叠置的片状介电层，每个介电层限定一个预定的表面面积；
与各介电层交替叠置的多个内部电极，每个内部电极包含一落在预定的表面面积内的导体，并具有位于一个侧表面附近的第一边缘，所述各介电层和内部电极限定叠层的方向；
多个引出电极，每个引出电极都从各第一边缘延伸到一个侧表面，而互相不接触，并且沿着与所述叠层方向正交的方向在一个侧表面处的宽度为W1；沿与叠层方向正的交方向，各相邻引出电极的宽度中心之间限定间隔P；
在所述侧表面上设置多个外部电极，并沿所述叠层方向延伸，而且沿正交方向排布它们；每个外部电极沿正交方向在所述侧表面上的宽度为W2，并与相应的引出电极连接；
其中，宽度W1和W2以及间隔P被设定为满足关系0.6P≤W1＜W2，以及0.7P≤W2＜P。
2.如权利要求1所述的叠层电容器，其中，还包括多个绝缘层，它们形成于所述侧表面上并且每个都位于相邻的外部电极之间。
3.如权利要求1所述的叠层电容器，其中，从每个内部电极伸出至少两个引出电极。
CNB2005100810264A 2004-06-29 2005-06-28 叠层电容器 Active CN100511508C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004192071A JP2006013383A (ja) 2004-06-29 2004-06-29 積層コンデンサ
JP2004192071 2004-06-29

Publications (2)

Publication Number Publication Date
CN1716477A true CN1716477A (zh) 2006-01-04
CN100511508C CN100511508C (zh) 2009-07-08

Family

ID=35505424

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100810264A Active CN100511508C (zh) 2004-06-29 2005-06-28 叠层电容器

Country Status (5)

Country Link
US (1) US6995967B2 (zh)
JP (1) JP2006013383A (zh)
KR (1) KR100702641B1 (zh)
CN (1) CN100511508C (zh)
TW (1) TWI269326B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131895B (zh) * 2006-08-21 2011-01-05 Tdk株式会社 层叠型贯通电容器阵列
CN101236839B (zh) * 2007-01-30 2012-04-18 Tdk株式会社 层叠电容器
CN108231415A (zh) * 2015-01-20 2018-06-29 三星电机株式会社 多层陶瓷电子组件、其制造方法和具有其的电路板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7961453B2 (en) * 2007-01-09 2011-06-14 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN202275713U (zh) * 2011-09-09 2012-06-13 国碁电子(中山)有限公司 多层陶瓷电子元件
KR20130053878A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP5867421B2 (ja) * 2012-05-08 2016-02-24 株式会社村田製作所 セラミック電子部品及び電子装置
CN103578763B (zh) * 2012-08-10 2017-03-01 株式会社村田制作所 层叠电容器的安装构造体以及层叠电容器
KR101422945B1 (ko) * 2012-12-11 2014-07-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101823174B1 (ko) * 2013-06-14 2018-01-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9396879B2 (en) 2013-10-29 2016-07-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
JP2014239204A (ja) * 2014-01-31 2014-12-18 株式会社村田製作所 電子部品及び電子部品の実装構造体
KR20160098780A (ko) * 2015-02-11 2016-08-19 삼성전기주식회사 전자부품 및 전자부품의 실장 기판

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3401338B2 (ja) * 1994-10-27 2003-04-28 ローム株式会社 積層セラミックコンデンサアレイ
JP3322169B2 (ja) * 1997-06-12 2002-09-09 株式会社村田製作所 エネルギー閉じ込め型厚み縦圧電共振子
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3514195B2 (ja) 1999-12-27 2004-03-31 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP3336954B2 (ja) 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ
JPH11340081A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2000114100A (ja) 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd 多連型電子部品
JP4000701B2 (ja) * 1999-01-14 2007-10-31 株式会社村田製作所 積層コンデンサ
JP3692258B2 (ja) * 1999-05-31 2005-09-07 京セラ株式会社 コンデンサ
US6692598B1 (en) * 1999-10-18 2004-02-17 Murata Manufacturing Co. Ltd Method of producing ceramic green sheet and method of manufacturing multilayer ceramic electronic part
JP3563665B2 (ja) 2000-03-30 2004-09-08 Ｔｄｋ株式会社 積層型電子回路部品
JP4864271B2 (ja) * 2002-10-17 2012-02-01 株式会社村田製作所 積層コンデンサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131895B (zh) * 2006-08-21 2011-01-05 Tdk株式会社 层叠型贯通电容器阵列
CN101236839B (zh) * 2007-01-30 2012-04-18 Tdk株式会社 层叠电容器
CN108231415A (zh) * 2015-01-20 2018-06-29 三星电机株式会社 多层陶瓷电子组件、其制造方法和具有其的电路板
CN108231415B (zh) * 2015-01-20 2019-09-03 三星电机株式会社 多层陶瓷电子组件、其制造方法和具有其的电路板

Also Published As

Publication number Publication date
CN100511508C (zh) 2009-07-08
TW200614295A (en) 2006-05-01
TWI269326B (en) 2006-12-21
JP2006013383A (ja) 2006-01-12
KR100702641B1 (ko) 2007-04-02
KR20060048707A (ko) 2006-05-18
US6995967B2 (en) 2006-02-07
US20050286205A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
CN100511508C (zh) 叠层电容器
CN100533614C (zh) 叠层电容器
US7292429B2 (en) Low inductance capacitor
US6765781B2 (en) Multilayer capacitor
CN101154503B (zh) 叠层电容器
US7196897B2 (en) Multilayer capacitor
US6661640B2 (en) Multilayer ceramic electronic device
CN1705047A (zh) 积层电容器
CN1716474A (zh) 叠层电容器
CN100521006C (zh) 叠层电容器
KR20080092891A (ko) 랜드 그리드 피드쓰루 로우 이에스엘 테크놀로지
CN101154504B (zh) 叠层电容器
KR20160099880A (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR20160099881A (ko) 적층 세라믹 전자부품 및 그 실장 기판
US7420452B1 (en) Inductor structure
KR101053410B1 (ko) 적층형 칩 커패시터
CN115579243A (zh) 多层电容器
CN104112592A (zh) 多层陶瓷电容器及其安装板
KR20090073037A (ko) 적층 콘덴서
KR102127804B1 (ko) 적층 세라믹 전자부품
KR20220072410A (ko) 적층형 커패시터 및 그 실장 기판
US11640875B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
KR20190116137A (ko) 적층형 커패시터 및 그 실장 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant