JP4953877B2 - コンデンサ及び高周波部品 - Google Patents

コンデンサ及び高周波部品 Download PDF

Info

Publication number
JP4953877B2
JP4953877B2 JP2007084510A JP2007084510A JP4953877B2 JP 4953877 B2 JP4953877 B2 JP 4953877B2 JP 2007084510 A JP2007084510 A JP 2007084510A JP 2007084510 A JP2007084510 A JP 2007084510A JP 4953877 B2 JP4953877 B2 JP 4953877B2
Authority
JP
Japan
Prior art keywords
region
dielectric
electrode layer
layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007084510A
Other languages
English (en)
Other versions
JP2008085291A (ja
Inventor
謙司 瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007084510A priority Critical patent/JP4953877B2/ja
Priority to US12/439,384 priority patent/US20110058305A1/en
Priority to PCT/JP2007/066945 priority patent/WO2008026708A1/ja
Priority to EP07806422.7A priority patent/EP2063441B1/en
Publication of JP2008085291A publication Critical patent/JP2008085291A/ja
Application granted granted Critical
Publication of JP4953877B2 publication Critical patent/JP4953877B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、誘電体層を薄膜形成方法により形成したコンデンサ及び高周波部品に関するものである。
可変容量コンデンサは、薄膜誘電体層の材料としてチタン酸バリウムストロンチウム((BaSr1−xTi1−y3−z,ただし0<y<1,0≦z<3)などを用いて、上部電極層と下部電極層との間に所定のバイアス電位を与えることにより薄膜誘電体層の誘電率を変化させて容量を変化させるものである(例えば、特許文献1を参照)。
構造は、電気絶縁性を有した支持基板上に、薄膜の下部電極層、薄膜誘電体層および薄膜の上部電極層がこの順に積層された構造を有し、下部電極層および上部電極層がそれぞれスパッタリング法や真空蒸着法等で形成されており、薄膜誘電体層はスパッタリング法やゾルゲル法等で形成されている。各層のパターニング方法は、通常、フォトリソグラフィの手法が用いられる。まず、電気絶縁性の支持基板の上面全体に下部電極層となる導体層を形成した後、必要部のみをフォトリソグラフィによってパターニングしたフォトレジストで覆い、その後、ウェットエッチングまたはドライエッチングで不要部を除去して、所定形状の下部電極層を形成する。次に、この支持基板上に薄膜誘電体層となる誘電体を全面に形成し、下部電極層と同様に、不要部を除去して所定形状の誘電体層を形成する。そして、上部電極層となる導体層を全面に形成し、不要部を除去して所定形状の上部電極層を形成する。また、保護層やハンダ端子部を形成することにより、表面実装が可能な可変容量コンデンサになる。このような容量形成部における構造および形成方法は、半導体集積回路装置の一部に形成される強誘電体キャパシタにもみられる。
この可変容量コンデンサでは、薄膜誘電体層に直流バイアス電圧を印加することでその誘電率が変化し、その結果として容量が変化するが、この容量変化は高周波領域にも及び、高周波領域でも可変容量コンデンサとして利用可能となる。このような高周波領域での可変容量コンデンサの容量変化を利用して、直流バイアス電圧の印加により周波数特性を変化させることができる有用な電子部品が得られる。例えば、上述の可変容量コンデンサと薄膜インダクタとを組み合わせた電圧制御型薄膜共振器では、直流バイアスの印加により共振周波数を変化させることができる。また、可変容量コンデンサもしくは電圧制御型薄膜共振器と、薄膜インダクタ,薄膜キャパシタとを組み合わせた電圧制御型薄膜帯域通過フィルタでは、直流バイアス電圧の印加により通過帯域を変化させることができる。また、可変容量コンデンサはマイクロ波用の電圧制御型電子部品にも利用可能である(例えば、特許文献2を参照)。
これまでの薄膜コンデンサの構造、特に誘電体層の段部の形状は、例えば特許文献3の図面の図4に示されるように、上部電極層の側面は誘電体膜の側面より内側に位置していると共に誘電体層の側面は下部電極層の側面よりも内側に位置し、上部電極層の側面と誘電体層の上面との交点と誘電体層の側面と下部電極層との交点との間に存在する誘電体層の表面の長さLと、誘電体層の厚さDとの間にL>=2Dの関係が成り立つ構成がとられてきた。このようにすることで、誘電体層の側面を介したリーク電流の発生を抑制し、キャパシタ全体のリーク電流を大幅に低減してキャパシタの耐圧を向上するとされている。
また、例えば特許文献4の図面の図14に示されるような、上部電極層の側面と誘電体層の上面との交点と誘電体層の側面と下部電極層との交点との間において、誘電体層の途中に形成された段部が設けられていた。このようにすることで上部電極と下部電極との間で短絡を起こす危険が少なく、歩留まりが高くなるとされている。さらに、同じく特許文献4の図面の図17に示されるように、誘電体層の側面が斜めにエッチングされて、誘電体層の側面と上部電極層とが互いに離間していない段部が形成されていた。
特開平11−260667号公報 特表平8−509103号公報 特開平8−340090号公報 特開平6−188386号公報
本発明が解決しようとする課題は、上部電極層と下部電極層との間に形成される誘電体層におけるリーク電流と絶縁破壊である。可変容量コンデンサでは、高誘電率の誘電材料を使用する必要があるため、高い結晶性の誘電体層を成長させなければならない。薄膜誘電体層をスパッタリング法などで形成する場合、膜組織は数十nm〜数百nm程度のサイズのグレインから構成される。このようなグレインは柱状もしくは塊状に成長しており、膜の表面は各グレインの凹凸により粗くなっている。図11にグレイン成長した誘電体層の表面の凹凸を誇張した断面図を示す。高い結晶性の誘電体層を成長させた場合、グレインが成長し、このような粗い表面を持った誘電体層となる。ここで、1は支持基板,2は下部電極層,3は誘電体層,4は上部電極層をそれぞれ示す。なお、以下の図面においても同様の箇所は同一の符号を付している。このような誘電体層3に対して、上部電極層4を成膜し、フォトリソグラフィ工程を用いて、上部電極層4をウェットエッチングすると、図11に示すような上部電極層4の側面が誘電体層3の側面より内側に位置していると共に誘電体層3の側面が下部電極層2の側面よりも内側に位置し、上部電極層4の側面と誘電体層3の上面との交点と誘電体層3の側面と下部電極層2との交点との間に存在する誘電体層3の表面の長さLと、誘電体層3の厚さDとの間にL>=2Dの関係が成り立つ断面構成とすることができる。ここで問題となるのが、リーク電流経路と絶縁耐圧である。グレイン成長した膜のリーク電流経路は、主にグレインバンダリーになる。これは、グレイン内部と比べてグレインバンダリー部の結晶性は低く、また、不純物などが析出しているためリーク電流が流れやすい状態になっているためである。また、グレインバンダリーは凹部にあたるため電界強度が局所的に強いことに相当する。したがって、表面が粗い誘電体層3に対して、これまでの図11に示すようなa−b−d−e−fの断面形状とすると、上部電極層4の側面が、誘電体層3のグレインバンダリーを横切ることとなり、上部電極層4の端部に集中する電界によって図11中のb−c間のグレインバンダリーが主なリーク電流経路となり、最終的には絶縁破壊するという問題が発生する。これは特に、直流と交流を同時に印加する高周波用途の可変容量コンデンサにおいて顕著になる。
また、表面が粗い誘電体層3に対して、上部電極層4を成膜し、フォトリソグラフィ工程を用いて上部電極層4をドライエッチングし、下部電極層2まで一枚のマスクで一括加工すると、図12中a−b−c−d面に示されるように、誘電体層3の側面が斜めにエッチングされて、誘電体層3の側面と上部電極層4および下部電極層2とが互いに離間していない段部を形成することができる。ここで問題となるのが、下部電極層2加工時に発生する図12中b−c側面に再付着するリデポジションによる電気的短絡である。
可変容量コンデンサをフィルタ、共振器などの構成部品として使用するためにはリーク電流が小さいことが求められている。これは、可変容量薄膜コンデンサは定常的に外部電圧を印加して使用されるので、わずかなリーク電流も素子のショートや誘電特性劣化の原因となるからである。特に、誘電体層3が非常に薄くなった場合、リーク電流は増大する傾向にあり、リーク電流経路の改善が求められていた。特に誘電体層3におけるリーク電流および絶縁耐圧は、上部電極層4、誘電体層3及び下部電極層2の形状および表面粗さに依存していた。
本発明は上述の諸問題に鑑みて案出されたものであり、本発明の目的は、誘電体層におけるリーク電流および絶縁破壊を低減し、コンデンサの絶縁性を向上することにある。
さらに本発明の他の目的は、本発明のコンデンサを用いて、絶縁性の高い高周波用の電圧制御型薄膜共振器,電圧制御型薄膜高周波フィルタ,電圧制御型整合回路素子,電圧制御型薄膜アンテナ共用器等の電子部品を提供することにある。
本発明のコンデンサは、支持基板と、前記支持基板上に設けられた下部電極と、前記下部電極上に設けられた誘電体と、前記誘電体上に設けられた上部電極と、を備えたコンデンサであって、前記誘電体の上面は、前記上部電極に覆われた第一領域と、前記第一領域以外の第二領域とを備え、前記第一領域の結晶性は、前記第二領域に比べて高いものである。
また、本発明のコンデンサは、支持基板と、前記支持基板上に設けられた下部電極と、
前記下部電極上に設けられた誘電体と、前記誘電体上に設けられた上部電極と、を備えたコンデンサであって、前記誘電体の上面は、前記上部電極に覆われた第一領域と、前記第一領域以外の第二領域とを備え、前記第一領域の表面粗さが、前記第二領域の表面粗さよりも大きいものである。
また、本発明のコンデンサは、上記構成において、前記誘電体は、Ba,Sr,Tiを含有するペロブスカイト型酸化物結晶である。
また、本発明のコンデンサは、上記構成において、前記誘電体は、前記第一領域の表面粗さが、前記第二領域の表面粗さよりも大きいものである。
また、本発明のコンデンサは、上記構成において、前記誘電体は、前記第二領域における厚さが、前記第一領域における厚さに比べて薄くなっている段差部を有するものである。
また、本発明のコンデンサは、上記構成において、前記第二領域は、前記第一領域の周囲を囲むように設けられているものである。
また、本発明のコンデンサは、上記構成において、前記誘電体は、前記第二領域が、前記第一領域に比べてArを多く含有しているものである。
また、本発明のコンデンサは、前記誘電体の前記第二領域上に、前記誘電体よりも低い誘電率を有する絶縁体がさらに備えられているものである。
また、本発明の高周波部品によれば、配線導体が形成された配線基板と、前記配線導体に、前記上部電極及び前記下部電極が接続された、上記構成のいずれかに記載のコンデンサと、を含むものである。
本発明のコンデンサによれば、誘電体の上面は、上部電極に覆われた第一領域と、第一領域以外の第二領域とを備え、第一領域の結晶性は、第二領域に比べて高いものであることから、容量を形成する第一領域においては結晶性を高くして高い誘電率を実現する一方で、上部電極の端部に集中した電界が第二領域にかかっても、結晶性が低いことからグレインバンダリーが不鮮明になっていたり、上部電極から下部電極までのグレインバンダリーを介した経路が長くなっていたりするので、グレインバンダリーを介したリーク電流を抑制することができ、絶縁耐圧を高めることができる。その結果、良好な絶縁性を有するコンデンサを提供することができる。
また、本発明のコンデンサによれば、誘電体層の第二領域の表面粗さが、誘電体層の第一領域の表面粗さよりも小さいことにより、高い誘電率を得るために高い結晶性の誘電体膜を成長させ、誘電体層の表面が粗くなった場合でも、上部電極の側面が粗い表面を横切ることがなくなって、さらに上部電極の端部に集中した電界が誘電体膜の凹部にかからないため、誘電体の第二領域において発生するリーク電流を抑制し、絶縁耐圧を高めることができ、良好な絶縁性を有するコンデンサを提供することができる。
また、本発明のコンデンサによれば、誘電体は、Ba,Sr,Tiを含有するペロブスカイト型酸化物結晶であるときには、誘電率の高いものとすることができる。
また、本発明のコンデンサによれば、誘電体は、第一領域の表面粗さが、第二領域の表面粗さよりも大きいときには、上部電極の端部に集中した電界が、誘電体膜の凹部にかからないため、誘電体の第二領域において発生するリーク電流を抑制し、絶縁耐圧を高めることができ、良好な絶縁性を有するコンデンサを提供することができる。
また、本発明のコンデンサによれば、誘電体は、第二領域における厚さが、第一領域における厚さに比べて薄くなっている段差部を有するときには、上部電極の側面から誘電体の表面を通り下部電極まで到達するリーク電流の経路を長くとることができるため、絶縁耐圧を高めることができ、良好な絶縁性を有するコンデンサを提供することができる。
また、本発明のコンデンサによれば、上記構成において、第二領域は、第一領域の周囲を囲むように設けられているときには、電界が集中する上部電極の全端部において、リーク電流を抑制する第二領域が形成されていることから、絶縁性に優れたコンデンサを提供することができる。
また、本発明のコンデンサによれば、上記構成において、誘電体層は、第二領域が、第一領域に比べてArを多く含有していることから、第二領域の誘電体層の結晶性は低下し、成長していた各グレイン間のバンダリーも不鮮明なものとなる。これにより、誘電体層にあったグレインバンダリーを介したリーク電流経路を遮断することとなるために、誘電体層において発生するリーク電流がさらに抑制され、絶縁耐圧が高められる。その結果、良好な絶縁性を有するコンデンサを提供することができる。
また、本発明のコンデンサによれば、上記構成において、誘電体の第二領域上に、誘電体よりも低い誘電率を有する絶縁体がさらに備えられているときには、寄生容量の発生を抑制することができる。
また、本発明の高周波部品によれば、配線導体が形成された配線基板と、配線導体に、上部電極及び下部電極が接続された、上記構成のいずれかのコンデンサと、を含むことから、良好な絶縁性を有するコンデンサを用いることより、所望の容量を実現することができ、特性の安定したものとすることができる。
以下、本発明を実施するための形態について各図面を参照にしつつ説明する。図1において、1は支持基板であり、2は下部電極としての下部電極層であり、3は誘電体としての誘電体層であり、4は上部電極としての上部電極層であり、5は絶縁体としての絶縁層であり、6は引出し電極層であり、7は保護層であり、8は半田拡散防止層であり、9A,9Bは半田端子である。以下の図面において、同様の箇所には同一の符号を付し、重複する説明を省略する。
なお、容量形成領域(容量形成部)は、誘電体層3を下部電極層2と上部電極層4で挟持している対向部分である。容量形成部においては、断面構成や表面状態を誇張して示した図2を用いて説明する。図2において、1は支持基板であり、2は下部電極層であり、3は誘電体層であり、4は上部電極層である。第一領域とは、上部電極層4が被膜している誘電体層3のa−b領域に相当する。また、第二領域とは、上部電極層4が被膜していない誘電体層3のb−c領域に相当する。このような高誘電率薄膜を用いた容量形成領域の構造は、可変容量素子に限ったものではなく、デカップリングコンデンサやDRAMなどの薄膜コンデンサにも適用されるものである。
本発明の目的は、誘電体層の結晶性に起因する表面粗さによって生じる誘電体層におけるリーク電流および絶縁破壊を抑制し、コンデンサの絶縁性を向上することにある。
図1,2を用いて、本発明の第1実施形態について説明する。
図2に、本発明のコンデンサの容量形成部の要部拡大図を示す。図2において、誘電体層3の第一領域(a−b領域)の結晶性は、第二領域(b−c領域)に比べ、高くなっている。すなわち、容量を形成する第一領域の結晶性を高めることで、高誘電率の誘電体とすることができ、コンデンサとしての性能を高めることができる。一方で、容量の形成に関与しない第二領域では、結晶性を低くすることで、グレインバンダリーを介したリーク電流の発生を抑制することができる。特にアモルファス状態としたときには、明確なグレインバンダリーが無くなり、リーク電流の起点となる凹部がなくなるため好ましい。また、第二領域の結晶性が悪いことから、誘電率が低くなり、寄生容量の発生を抑制することもできる。なお、第一領域,第二領域は、誘電体層3の上面であり、誘電体層3の厚み方向全体において、上記の関係が成立する必要はない。
近年、コンデンサは小型・低背化が進むとともに、低電圧駆動が要求されるため、誘電体層3の厚みも薄くなっている。このため、誘電体層3が良好な結晶性を有する場合には、厚み方向において1つの柱状の結晶粒のみで構成されることもある。このような構成の場合には、よりグレインバンダリーを介したリーク電流の影響が大きくなる。そこで、電界が集中する上部電極層4の側面に接する誘電体層3の上面(第二領域)における結晶性を低くし、グレインバンダリーを介したリーク電流の発生を抑制することが、コンデンサの絶縁性を高めるために有効である。
ここで、結晶性が高いとは、結晶性が高いとは、単位面積あたりの単結晶化率が高いことを言う。理論上、単結晶では結晶格子が一定間隔で並んでいるので、本実施形態の第1領域における結晶格子が一定間隔で並んだ領域が、第2領域のそれよりも大きい。さらに、結晶格子はある一定の結晶方位に配向していることが望ましい。実デバイスにおいては、第1領域における結晶粒の大きさが、第2領域のそれよりも大きい場合に結晶性が高い、と判断することができる。もしくは第1領域において結晶粒が確認されるのに対して、第2領域においてはアモルファス状態となり結晶粒が確認できない場合も同様に判断することができる。
このように、第一領域に比べて第二領域の結晶性を低くする方法として、例えば、誘電体層3を形成した後に、その表面を改質する方法や、誘電体層3の下地となる下部電極層2の表面状態を改質して、その上に形成される誘電体層3の結晶性を変化させる方法等がある。誘電体層3の表面を改質する場合には、プラズマ或いはイオンを該当の部位に照射して処理を行えばよい。すなわち、誘電体層3全面にわたり第一領域と同様の結晶性を有するように作製した後に、第一領域を除く部位(第二領域)にECR(Electron Cyclotron Resonance)装置等で上面からダメージを与えて、アモルファス状態にしたり、結晶性に起因する表面の凹凸をなだらかにしたりすることで、第二領域における結晶性を低くすることができる。さらに、下部電極層2側から改質する場合には、下部電極層2に同様のプラズマ或いはイオンを該当の部位に照射すればよい。下部電極層2のうち表面の平滑な部分には結晶性の高い誘電体層3を成長させることができ、それ以外の部分には結晶性の低い誘電体層3を成長させることができる。
次に各部位について詳述する。
<支持基板>
支持基板1は、Al,SiO/Si,MgO,LaAlO,SrTiOなどが使用可能であり、十分な平坦度と表面粗さを保有していることが好ましい。下部電極層2の直下の層(基板)が絶縁性を有するものであれば特に、材料を限定するものではない。
<下部電極層>
この支持基板1上に、下部電極層2が形成されている。下部電極層2の導体材料としては、高Qのために、抵抗率の小さな金属を用いる場合、銅、アルミニウム、金、銀などが挙げられる。また、酸化物誘電体薄膜の耐還元性の観点からは、酸化物導電体であるIrO/IrやSrRuOなどが挙げられる。いずれの材料を用いる際もその上に高誘電率薄膜である誘電体層3を形成する過程において、高温の熱履歴を伴うため、高誘電率薄膜である誘電体層3に拡散や反応して、リーク電流が増大するといった問題が発生しないように注意する必要がある。このため、高融点材料である、Ptを用いることが好ましい。膜厚は、周波数や高抵抗な材料において電極による損失が増大しないように考慮して設定する必要がある。これらは、スパッタ法、真空蒸着法などの気相合成法により作製して得られ、フォトリソ工程とドライエッチング工程により加工される。
<誘電体層>
誘電体層3の材料としては、高い誘電率を持つものが好ましく、しかも、外部の印加電圧により、その誘電率が大きく変化し得る誘電体材料、例えばBaTiO、SrTiO、(Ba,Sr)TiOなどのペロブスカイト型酸化物が挙げられる。特に、Bi,Sr,Tiを含有するペロブスカイト型結晶を用いた場合には、誘電率の高いものとすることができるので好ましい。これらは、ゾルゲル法等の溶液法やスパッタ法やレーザーアブレーション法などの気相合成法等薄膜作製手法により形成することができる。コンデンサでは、高誘電率の誘電材料を使用する必要があるため、高い結晶性の誘電体膜を成長させなければならない。このため高い成膜温度あるいは成膜後の高温アニールが必要となる。また、下地となる下部電極層2を平坦にすることでも、高い結晶性の誘電体膜を形成することができる。このためには、下部電極層2を成膜後に誘電体層3を形成するための高い温度で基板を一定時間保持することが有効である。また、誘電体層3の第一領域と第二領域との結晶性を変えるために、下部電極層2の第一領域のみにプラズマまたはイオン照射をして表面の平坦化を行なってもよい。誘電体層3をスパッタリング法などで形成する場合、膜組織は数十nm〜数百nm程度のサイズのグレインから構成される。このようなグレインは柱状もしくは塊状に成長しており、膜の表面は各グレインの凹凸により粗くなる。図2の第一領域にグレインが成長して表面が凹凸になった誘電体膜の表面を誇張して示す。高い結晶性の誘電体膜を成長させた場合、グレインが成長し、このような粗い表面を持った誘電体膜となる。誘電体層3は、例えば、下部電極層2の表面を覆うように形成され、その後、容量発生領域を除いたウエットエッチングまたはドライエッチングにより除去される。高誘電率薄膜(誘電体層3)の膜厚は、薄ければ薄いほど電界強度が大きくなるため、高い容量変化率が得られるという利点がある。一方で、膜厚が薄い場合、リーク電流が増大したり、実効比誘電率が低下するといった問題が発生するため、適宜膜厚を設定する必要がある。
特に、誘電体層3としてBi,Sr,Tiを含有するペロブスカイト型結晶を用いた場合には、柱状結晶が成長することが多い。このため、良好な結晶性を有し、大きい柱状結晶が成長している場合には、リーク電流が流れる粒界のパス(経路)が短くなる。このような構成の場合には、本発明により特にリーク電流の発生を抑制できるものとなる。
<上部電極層>
上部電極層4は、電極の抵抗や密着性、耐還元性などを考慮し、Au、Cu、Ag、Ptなどの金属やIrOやRuOなどの導電性酸化物が挙げられる。上部電極層4を含めた下部電極層2、誘電体層3を同一バッチで、大気に曝すことなく形成すれば、各界面における異物や油脂などの余分な付着を防ぐことができ、密着性が改善され、水分の侵入などを防止することができ、耐湿性を大幅に改善することができ、安定した特性を生み出すことが可能となる。
<絶縁層>
絶縁層5は上部電極層、誘電体層、下部電極層の構造を全て覆うように成膜され、上部電極層4と下部電極2との絶縁の確保およびそこに発生する寄生容量を小さくするために必要である。このため、特に、誘電体層3の第二領域上を覆うことが必要である。絶縁層5の材料としては、BCB(ベンゾシクロブテン)やポリイミドなどの有機材料やSiO,Siなど無機材料で、絶縁性が高く寄生容量を小さくするために誘電体層3の材料よりも低誘電率であることが望ましい。これらの成膜方法は、立体的な複雑形状を持つ下地に対しても比較的均一な膜厚が得られるCVD法が好ましい。上部電極層4直上に開口部を形成するため、フォトレジストをマスクとしたドライエッチングを行う。また、下部電極層2をコンデンサ上面に露出させる開口部も同時に形成する。
<引出し電極層>
次いで、引出し電極層6を形成する。引出し電極層6は、上部電極層4と一方の端子を接続し、上部電極を端子に引き出すものである。材料としては、Au,Cuなどの低抵抗な金属を用いることが望ましい。絶縁層5との密着性を考慮して、Ti、Niなどの密着層を使用することは、上部電極層4の抵抗を大きく増大させない範囲内で差し支えない。
<保護層>
次に、保護層7を形成する。保護層7は、下部電極層2の端子と上部電極層4の端子とを形成するために、一部を露出するように形成される。保護層7は、素子を外部から機械的に保護するほか、湿度や酸素との化学反応による素子材料の劣化や、ゴミなどの異物の付着による汚染、実装時の破損による劣化、薬品等による汚染、酸化等を防止から保護する。材料としては、耐熱性が高く、段差に対する被覆性に優れたものが良く、振動を不要に励振することがないように考慮する必要がある。具体的には、ポリイミドやBCB樹脂など有機系の熱硬化材料もしくは光硬化材料が用いることができる。
<端子>
半田拡散防止層8は、半田端子9を形成する際のリフローや実装の際に、半田の電極への拡散を防止するために形成する。材料としては、Niが好適である。また、半田拡散防止層8の表面には、半田濡れ性を向上させるために、半田濡れ性の高いAu,Cuなどを0.1μm程度形成する場合もある。最後に、半田端子9を形成する。これは、実装を容易にするために形成する。半田ペーストを印刷後、リフローを行い形成する。
<各層のパターン形成>
下部電極層2、誘電体層3および上部電極層4のパターン形成は、フォトレジストを塗布し、フォトリソグラフィの手法により形成したフォトレジスト層を所定の形状にパターニング加工した後、ECR装置等によりドライエッチング加工して行なう。その場合、ECRエッチングにおけるエッチング条件、特にArガス流量およびエッチングガス圧、Arイオンの加速電圧を制御することにより、下部電極層2,誘電体層3、上部電極層4の側面の形状および各層の上面の結晶性を制御することができる。例えば、上部電極層4のパターン形成と誘電体層3のパターン形成との工程との間に、上部電極層4のパターン形成を行なったときのフォトレジスト層を用いて、誘電体層3の露出部にArイオンを照射して表面状態を改質する工程を加えればよい。
第二領域が第一領域に比べてArイオンを多く含むようにエッチングすることで、第二領域の結晶性が低下し、グレインバンダリーが不鮮明となる。このことにより、上部電極層4の端部からグレインバンダリーもしくは表面の凹部に生じるリーク電流を抑制し、誘電体層4における絶縁破壊を低減させることができる。この効果は、特に直流と交流を同時に印加する高周波用途の可変容量コンデンサにおいて顕著になる。
以上のようにして、図1に示すコンデンサが形成できる。
次に、本発明のコンデンサの他の実施形態について説明する。
図3は本発明のコンデンサの第2実施形態の、容量形成部の要部拡大図である。図2に示すコンデンサは、第一領域と第二領域との結晶性の違いに着目したが、図3に示すコンデンサは、第一領域と第二領域との表面粗さ(算術平均粗さ)に着目した点で、両者は異なる。以下、図2と異なる点のみ説明する。
図3において、誘電体層3の第一領域は、第二領域に比べて算術平均粗さが大きくなっている。誘電体層3の上面の算術平均粗さは、誘電体層3を構成する結晶粒のサイズ(グレインサイズ)と相関がある。すなわち、容量を形成する第一領域は誘電率の高い結晶粒が成長しているとともに、グレインサイズも大きいことから、誘電率の低い粒界が少なくなり、高誘電率の誘電体とすることができ、コンデンサとしての性能を高めることができる。一方で、容量の形成に関与しない第二領域では、算術平均粗さを小さくすることで、リーク電流の起点となり得る凹部が少なくなるため好ましい。
また、第二領域が、グレインサイズの小さい結晶が集まった構成となっているか、アモルファス状態の構成となっていることにより、第二領域の算術平均粗さが小さくなっている場合には、結晶性が悪いことから、誘電率が低くなり、寄生容量の発生を抑制することもできる。さらに、グレインサイズが小さいことから、厚み方向において1つの結晶粒のみで構成される場合に比べて、グレインバンダリーを介したリーク電流の経路が長く、複雑になり、グレインバンダリーを介したリーク電流の発生を抑制することができる。
このように、第一領域に比べて、第二領域の算術平均粗さを小さくするには、誘電体層3の上面から、第二領域にプラズマ或いはイオンを照射すればよい。
また、図3に示すように、誘電体層3は、第二領域における厚さが、第一領域における厚さに比べて薄くなっている段差部を有していても良い。図3においては、第二領域全体が段差部となっている例について示している。このような段差部を設けることで、電界の集中する上部電極層4の端部から、下部電極層2までの距離を長くすることができるので、リーク電流の発生を抑制することができる。
このような段差部を形成するためには、以下のようにすればよい。ここで、説明のために、図4,図5を参照する。図4は、本発明のコンデンサの層構成を模式的に示す斜視図であり、図5は、容量形成部の要部を模式的に示す、図4のA−A’線断面図である。
下部電極層2、誘電体層3および上部電極層4のパターン形成の際に、ECRエッチングにおけるエッチング条件、特にArガス流量およびエッチングガス圧、Arイオンの加速電圧を制御することにより、下部電極層2,誘電体層3、上部電極層4の側面の形状および表面粗さを制御することができる。
上部電極層4のドライエッチングでは、誘電体層3の途中まで加工することにより図3に示すような上部電極層4の側面と誘電体層3の上面との交点と誘電体層3の側面と下部電極層2との交点との間において、誘電体層3の途中に形成された段部が設けられた断面構成(図5中a−b−c−d)とすることができる。さらに誘電体層3を別のマスクによってフォトリソグラフィ工程を施すと図5中c−d−e−fの段部を形成することができる。このときのエッチング条件によってb−c−d面の表面粗さを低減し、上部電極層4の端部が誘電体層3の凹部を横切らないようにする。
以上のようにして、段差部を形成することができる。
このような段差部は、図2に示す第1実施形態において設けてもよい。また、図3に示す例では、第二領域全体を段差部とした例について説明したが、第二領域の一部のみを段差部としてもよい。さらに、上述の第1,第2実施形態において、第二領域は、図4に示すように、第一領域の周囲を囲むように形成されていることが好ましい。このような構成とすることで、電界が集中する上部電極層4の端部の周囲を全てリーク電流の発生を抑制する構成とすることができるので、絶縁性の高いコンデンサを提供することができる。
次に、本発明の高周波部品について説明する。図6(a)に、本発明の高周波部品の模式的な平面図を、図6(b)に、図6(a)のB−B’線断面図を示す。
図6において、10は配線基板,11は配線基板10に形成された配線導体である。配線導体11は、信号導体11aと,信号導体11aの両側に離間して配置された接地導体11bとでコプラナー線路を形成している。信号導体11aは途中で途切れた不連続部を有し、この不連続部をつなぐように、図1に示す本発明のコンデンサの半田端子9A,9Bが信号導体11aに接続されている。このように半田端子9A,9Bを信号導体11aに形成することにより、コンデンサの下部電極層2及び上部電極層4が電気的に信号導体11aに形成されたものとなり、コンデンサが高周波回路を構成する電子部品として機能する。例えば、図6に示すように、配線導体11により形成されるインダクタ成分と、本発明のコンデンサとにより共振回路を形成する高周波部品とすることができる。このような高周波部品は、本発明のコンデンサが絶縁性に優れていることから、信頼性が高いとともに、共振周波数の安定した、即ち特性の安定したものとすることができる。
ここで、配線基板10は、例えばアルミナ等からなるセラミック多層配線基板等を用いることができる。配線導体11は、導体であれば特に材料に限定はない。
次に、本発明をより具体化した例について説明する。
まず、支持基板1としてサファイアのR基板を用い、この支持基板1上に下部電極層2の材料として用いるPtを、基板温度を約700℃にしてスパッタリング法により成膜した。また、薄膜の誘電体層3は、(Ba0.5Sr0.5)TiOからなるターゲットを用い、基板温度は約800℃、膜厚200nmの膜をスパッタリング法により成膜した。この誘電体層3の上に、Auからなる上部電極層4をスパッタリング法により成膜した。これらは、同一チャンバー内で大気開放せずに順次成膜した。
次に、フォトレジストを塗布し、フォトリソグラフィの手法により形成したフォトレジスト層を所定の形状にパターニング加工した後、ECR装置により上部電極層4、誘電体層3および下部電極層2を所定形状に順次エッチングした。ここで、ECRエッチングの条件として、Arガス流量、エッチングガス圧、Arイオンの加速電圧をそれぞれ20sccm、1Pa、0.3kVとした。上部電極層4のドライエッチング時に、誘電体層3の途中まで加工することにより図3に示すような上部電極層4の側面と誘電体層3の上面との交点と誘電体層3の側面と下部電極層2との交点との間において、誘電体層3の途中に形成された段部が設けられた断面形状(図5中a−b−c−d)とした。さらに誘電体層3を別のマスクによってフォトリソグラフィ工程を施して図5中c−d−e−fに示すような段部を形成した。このとき第二領域のb−c−d面の表面粗さを低減し、上部電極層4の端部が誘電体層の凹部を横切らないようにし、最終的な下部電極層2,誘電体層3、上部電極層4の断面形状を図3のように形成することができた。
本実施例における第一領域と第二領域の表面粗さを調べた。第一領域の表面粗さは、上部電極層4を構成するAuを剥離したときのBST膜(誘電体層3)の表面の粗さとし、1.83nmであった。上部電極層4が被覆されていない誘電体層3(図3中第二領域)の表面粗さRaは、0.25nmであり、第一領域よりも小さい表面粗さを得ることができた。表面粗さは、AFM(Atomic Force Microscope:デジタルインスツルメンツ社製、Dimension3000)によりそれぞれ測定した。
このようにECR装置により誘電体層3の表面を加工し、第二領域のArイオン量を第一領域にArイオン量よりも多く含むようにエッチングすることができた。図7に結果を示す。誘電体層3に含まれるArイオン量として、BST膜(誘電体層3)表面をXPS(X−ray Photo−electron Spectroscopy:アルバックファイ社製、Quantum2000)分析した。Ar2pピークのナロースペクトルは242eVにある。第二領域と第一領域に含まれるAr量を比べると、そのピーク強度から第二領域に含まれるAr量の方が多くすることができた。その結果、結晶性が低下し、グレインバンダリーが不鮮明となった。第一領域及び第二領域におけるグレインバンダリーを示すAFM像をそれぞれ図8、図10に示す。また、誘電体層3の第二領域の加工途中に相当するAFM像を図9(表面粗さRaは0.36nm)に示す。
次に、絶縁体層5として、SiO膜をTEOS(テトラエトキシシラン)ガスを原料とするCVD装置により成膜した。その膜上にフォトレジスト層を加工した後、RIEにより所定の形状にエッチングを行なった。
次に、引出し電極層6として、NiおよびAuをスパッタリング法にて順次積層して成膜し、所定の形状にパターニング加工を施した。
最後に、保護層7,半田拡散防止層10,半田端子9Aおよび9Bを順次形成した。保護層7にはポリイミド樹脂を、半田拡散防止層8にはNiをそれぞれ用いた。
このようにして得られた本発明のコンデンサにおいて、下部電極層2および上部電極層4の側面形状を断面SEM(Scanning Electron Microscopy:走査型電子顕微鏡)にて観察した結果、いずれの層も上面が下面より小さく、上部電極層4に覆われていない第二領域のBST膜厚が、上部電極層4に覆われている第一領域よりも薄くなっている段差部を有していることを確認した。
このことにより、上部電極の端部からグレインバンダリーもしくは表面の凹部に生じるリーク電流を抑制し、誘電体段部における絶縁破壊を低減させることができた。この効果は、特に直流と交流を同時に印加する高周波用途の可変容量コンデンサにおいて顕著になると思われる。
また、従来例の図11、12に示すような段差構造の場合の薄膜コンデンサについて絶縁性の評価を行なったところ、誘電体段部における絶縁破壊が多くみられ、本発明の効果を確認することができた。
なお、上記の例では、誘電体層3の第一領域及び第二領域の結晶性,表面粗さ等を誘電体層3の上面(表面)からAFMにより測定したが、結晶性については、薄膜X線回折により半値幅を測定して比較してもよい。
また、上部電極層4の剥離により誘電体層3の表面状態が変化する恐れがある場合には、コンデンサの断面観察を行ない、TEM(透過型電子顕微鏡)観察,電子線回折・反射電子回折により測定してもよい。例えば、TEM観察により判定する場合には、結晶粒の大きさ(平均結晶サイズ)を確認するか、第二領域においてアモルファス状態になっていることを確認すればよい。電子線回折や反射電子回折により判定する場合には、回折パターンより単結晶,多結晶,アモルファス,その割合等を判断すればよい。この場合は、例えば、図4のA−A’線でミクロトームやFIB(集束イオンビーム)などで断面を作製すればよい。なお、第一領域と第二領域とを分けて断面を作製してもよい。さらに、測定箇所は、第一領域,第二領域であれば特に場所は限定されないが、平面視で上部電極層4の端部から互いに同距離離間した位置とすればよい。
本発明のコンデンサの実施の形態の一例を模式的に示す断面図である。 本発明のコンデンサの第1実施形態の容量形成部を模式的に示す断面図である。 本発明のコンデンサの断面構成と第一の領域と第二の領域とを説明する断面図である。 本発明のコンデンサの層構成を模式的に示す斜視図である。 本発明のコンデンサの表面状態と段部を模式的に示す図4のA−A’線の断面図である。 (a),(b)はそれぞれ、本発明の高周波部品の平面図および断面図である。 本発明のコンデンサの誘電体層内に含まれるAr量についてXPS分析した結果である 本発明のコンデンサの第一領域における誘電体層表面の粗さ像である。 本発明のコンデンサの第二領域における加工途中の誘電体層表面の粗さ像である。 本発明のコンデンサの第二領域の形成後の誘電体層表面の粗さ像である。 従来のコンデンサの表面状態と段部を模式的に示す断面図である。 従来のコンデンサ表面状態と段部を模式的に示す他の断面図である。
符号の説明
1・・・支持基板
2・・・下部電極層
3・・・誘電体層
4・・・上部電極層
5・・・絶縁層
6・・・引出し電極層
7・・・保護層
8・・・半田拡散防止層
9・・・半田端子

Claims (8)

  1. 支持基板と、
    前記支持基板上に設けられた下部電極と、
    前記下部電極上に設けられた誘電体と、
    前記誘電体上に設けられた上部電極と、を備えたコンデンサであって、
    前記誘電体の上面は、
    前記上部電極に覆われた第一領域と、前記第一領域以外の第二領域とを備え、
    前記第一領域の結晶性は、前記第二領域に比べて高く、
    前記第一領域の表面粗さが、前記第二領域の表面粗さよりも大きいコンデンサ。
  2. 前記誘電体は、Ba,Sr,Tiを含有するペロブスカイト型酸化物結晶である、請求項1に記載のコンデンサ。
  3. 前記誘電体は、厚み方向において1つの柱状の結晶粒でなる、請求項2に記載のコンデンサ。
  4. 前記誘電体は、
    前記第二領域における厚さが、前記第一領域における厚さに比べて薄くなっている段差部を有する請求項1乃至請求項のいずれかに記載のコンデンサ。
  5. 前記第二領域は、前記第一領域の周囲を囲むように設けられている請求項1乃至請求項のいずれかに記載のコンデンサ。
  6. 前記誘電体は、
    前記第二領域が、前記第一領域に比べてArを多く含有している請求項1乃至請求項5のいずれかに記載のコンデンサ。
  7. 前記誘電体の前記第二領域上に、前記誘電体よりも低い誘電率を有する絶縁体がさらに備えられている請求項1乃至請求項6のいずれかに記載のコンデンサ。
  8. 配線導体が形成された配線基板と、
    前記配線導体に、前記上部電極及び前記下部電極が接続された請求項1乃至請求項7のいずれかに記載のコンデンサと、を含む高周波部品。
JP2007084510A 2006-08-30 2007-03-28 コンデンサ及び高周波部品 Expired - Fee Related JP4953877B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007084510A JP4953877B2 (ja) 2006-08-30 2007-03-28 コンデンサ及び高周波部品
US12/439,384 US20110058305A1 (en) 2006-08-30 2007-08-30 Capacitor and High Frequency Component
PCT/JP2007/066945 WO2008026708A1 (fr) 2006-08-30 2007-08-30 Condensateur et composant haute fréquence
EP07806422.7A EP2063441B1 (en) 2006-08-30 2007-08-30 Capacitor and high frequency component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006233297 2006-08-30
JP2006233297 2006-08-30
JP2007084510A JP4953877B2 (ja) 2006-08-30 2007-03-28 コンデンサ及び高周波部品

Publications (2)

Publication Number Publication Date
JP2008085291A JP2008085291A (ja) 2008-04-10
JP4953877B2 true JP4953877B2 (ja) 2012-06-13

Family

ID=39135991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007084510A Expired - Fee Related JP4953877B2 (ja) 2006-08-30 2007-03-28 コンデンサ及び高周波部品

Country Status (4)

Country Link
US (1) US20110058305A1 (ja)
EP (1) EP2063441B1 (ja)
JP (1) JP4953877B2 (ja)
WO (1) WO2008026708A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5398315B2 (ja) * 2009-03-13 2014-01-29 富士フイルム株式会社 圧電素子及びその製造方法並びにインクジェットヘッド
KR101813374B1 (ko) 2016-05-13 2017-12-28 삼성전기주식회사 박막 커패시터 및 그 제조방법
US11532698B2 (en) * 2019-09-11 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in top electrode to increase break down voltage
JP7471861B2 (ja) * 2020-02-27 2024-04-22 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板
JP7534898B2 (ja) 2020-09-16 2024-08-15 Tdk株式会社 誘電体薄膜素子および電子回路装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330164B1 (en) * 1985-10-18 2001-12-11 Formfactor, Inc. Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
DE68906219T2 (de) * 1988-08-25 1993-08-05 Matsushita Electric Ind Co Ltd Duennfilmkapazitaet und verfahren zur herstellung einer integrierten hybridmikrowellenschaltung.
US5192871A (en) * 1991-10-15 1993-03-09 Motorola, Inc. Voltage variable capacitor having amorphous dielectric film
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
WO1994013028A1 (en) * 1992-12-01 1994-06-09 Superconducting Core Technologies, Inc. Tunable microwave devices incorporating high temperature superconducting and ferroelectric films
JP3076507B2 (ja) 1995-06-13 2000-08-14 松下電子工業株式会社 半導体装置、半導体集積回路装置及びその製造方法
US5943580A (en) * 1997-12-15 1999-08-24 Motorola, Inc. Method of forming a capacitor or an inductor on a substrate
JP3599558B2 (ja) 1998-03-10 2004-12-08 シャープ株式会社 高周波用容量可変素子の製造方法及び高周波用容量可変素子
JP2000022083A (ja) * 1998-07-03 2000-01-21 Mitsubishi Electric Corp Mimキャパシタ及びその製造方法
JP2001189544A (ja) * 1999-12-27 2001-07-10 Ando Electric Co Ltd プリント基板及びその電気部品実装方法
JP2003224033A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 薄膜コンデンサ
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
US7009276B2 (en) * 2003-09-26 2006-03-07 Kyocera Corporation Thin film capacitor, thin film capacitor array and electronic component
JP2006196871A (ja) * 2004-12-15 2006-07-27 Kyocera Corp 薄膜コンデンサおよび可変容量コンデンサならびに電子部品
JP2006173367A (ja) * 2004-12-16 2006-06-29 Matsushita Electric Ind Co Ltd 誘電体容量素子の製造方法
JP4461386B2 (ja) * 2005-10-31 2010-05-12 Tdk株式会社 薄膜デバイスおよびその製造方法
JP2007184499A (ja) * 2006-01-10 2007-07-19 Tdk Corp 薄膜デバイスの製造方法

Also Published As

Publication number Publication date
WO2008026708A1 (fr) 2008-03-06
EP2063441A4 (en) 2012-08-01
EP2063441A1 (en) 2009-05-27
JP2008085291A (ja) 2008-04-10
EP2063441B1 (en) 2016-05-25
US20110058305A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
US6806553B2 (en) Tunable thin film capacitor
US8487718B2 (en) Capacitor, resonator, filter apparatus, communication device, and electric circuit
US7326989B2 (en) Thin film capacitor and its manufacture method
JP4882457B2 (ja) 薄膜キャパシタおよびこれを有する半導体装置
JP4953877B2 (ja) コンデンサ及び高周波部品
JP2006196871A (ja) 薄膜コンデンサおよび可変容量コンデンサならびに電子部品
JP2017204630A (ja) 薄膜キャパシター及びその製造方法
JP2006196704A (ja) 可変容量コンデンサ,回路モジュールおよび通信装置
JP6593209B2 (ja) 電子部品
JP5407792B2 (ja) 薄膜コンデンサ及び薄膜コンデンサの製造方法
JP4604939B2 (ja) 誘電体薄膜、薄膜誘電体素子およびその製造方法
JP3898638B2 (ja) 容量可変薄膜コンデンサ及び高周波部品
CN107045917A (zh) 电子部件
JP6620637B2 (ja) 誘電体薄膜素子
JP2008277425A (ja) コンデンサ
JP2007201158A (ja) コンデンサ
JP2004103906A (ja) 薄膜積層型電子部品の製造方法および薄膜積層型電子部品
JP2009260301A (ja) 誘電体素子及びその製造方法
JP2005136074A (ja) コンデンサおよび直列コンデンサならびに可変コンデンサ
MORITO et al. Fabrication technology of high-dielectric SrTiO3 thin film capacitors for microwave circuits
JP4183200B2 (ja) 薄膜コンデンサの製造方法
JP2002329640A (ja) 可変容量コンデンサおよび製造方法
JP2005108885A (ja) 薄膜コンデンサおよびコンデンサ装置
JP2005340470A (ja) 可変コンデンサ,回路モジュールおよび通信装置
森戸健太郎 et al. Special Issue Ceramics Integration. Fabrication Technology of High-Dielectric SrTiO3 Thin Film Capacitors for Microwave Circuits.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent or registration of utility model

Ref document number: 4953877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees